Está en la página 1de 11

CONVERSIN DAC, ADC Y MEMORIAS RAM, ROM

Quinatoa Vinocunga Erika Vanessa


e-mail: vaneq_17@outlook.es

Semanate Esquivel Luis Clinton


e-mail: clintonl25@hotmail.com

Ingeniera Mecatrnica, 6to Nivel, Universidad de las Fuerzas Armadas ESPE


- Extensin Latacunga, Mrquez de Maenza S/N Latacunga, Ecuador.

Fecha de presentacin: 12 de agosto del 2015


RESUMEN: El presente documento se explicar
las tcnicas y conceptos de conversin anlogodigital y digital-anloga. Las diferentes tcnicas, sus
ventajas y desventajas. La eleccin de acuerdo a
su utilizacin y modo de trabajo. Tambin se va a
exponer acerca de las memorias RAM Y ROM, los
tipos, funcionamiento y estructura lgica.
PALABRAS CLAVE: Seal, conversin, Byte,
Celda, Direccin, Capacidad.

1. INTRODUCCIN
CONVERSORES
El desarrollo de los microprocesadores y
procesadores digitales de seal, ha permitido
realizar tareas que durante aos fueron hechas por
sistemas electrnicos analgicos. El mundo real es
anlogo, una forma de enlazar las variables
analgicas con los procesos digitales es a travs de
los sistemas llamados conversores de analgico digital (ADC) y conversores digital - analgico
(DAC). El objetivo bsico de un ADC es transformar
una seal elctrica anloga en un nmero digital
equivalente. De la misma forma, un DAC
transforma un nmero digital en una seal elctrica
anloga
Una cantidad analgica puede adoptar cualquier
valor sobre un intervalo continuo de valores y lo
que es ms importante, su valor exacto es
significativo. Cada valor posible de una cantidad
analgica tiene un significado distinto. Los sistemas
digitales realizan todas sus operaciones usando
circuitera digital y operaciones digitales. Cualquier
informacin que se ingrese a este tipo de sistemas
primero se debe poner en forma digital. De manera
similar su salida.

MEMORIAS
En la terminologa informtica, normalmente el

trmino memoria hace referencia a las memorias


RAM y ROM y el trmino almacenamiento hace
referencia al disco duro, a los discos flexibles y al
CD-ROM. En este captulo se estudian las
memorias semiconductoras, y los medios de
almacenamiento magntico y ptico. [5]

2. CARACTERSTICAS GENERALES
La memoria es la parte de un sistema que
almacena datos binarios en grandes
cantidades. Las memorias semiconductoras
estn formadas por matrices de elementos de
almacenamiento que pueden ser latches o
condensadores. [5]

2.1 UNIDADES DE DATOS


BINARIOS

Bit, es la unidad menor de datos binarios.


Bytes, dato en unidades de 8 bits.
Nibbles, es la divisin de 4bits de un byte.
Palabra, es la unidad completa de
informacin.

Algunas memorias almacenan datos en


grupos
de 9 bits; un grupo de 9 bits
consta de un byte ms un bit de paridad. [5]

2.2 LA OPERACIN DE ESCRITURA


La operacin de escritura simplificada. Para
almacenar un byte de datos en memoria, se
introduce en el bus de direcciones un cdigo
que se encuentra almacenado en el registro
de direcciones. Una vez que el cdigo de
direccin est ya en el bus, el decodificador
de direcciones decodifica la direccin y
selecciona
la
posicin
de
memoria
especificada. La memoria recibe entonces una
orden de escritura y los datos almacenados en
el registro de datos se introducen en el bus de
datos, y se almacenan en la direccin de

memoria especificada, completndose as la


operacin de escritura [5] ver Fig 1.

Fuente Floy, [5].

2.4

Figura 1. Ilustracin de la operacin de escritura.


bits.
Fuente Floy, [5].

ESTRUCTURA LGICA

Figura 3. Divisin lgica de la memoria RAM.


Fuente Floy, [5].

3. DESARROLLO
2.3 OPERACIN DE LECTURA
La operacin de lectura simplificada. De nuevo,
se introduce en el bus de direcciones un cdigo
almacenado en el registro de direcciones. Una
vez que el cdigo de direccin se encuentra en
el bus, el decodificador de direcciones decodifica
la direccin y selecciona la posicin especificada

3.1 CONVERSION DE DIGITAL A


ANALOGICA (DAC)
La conversin D/A es el proceso de tomar un
valor representado en cdigo digital (como
binario o en BCD) y convertirlo en un voltaje o
corriente que se proporciona al valor digital [1]
ver Fig 4.

de la memoria. La memoria recibe entonces una


orden de lectura, y una copia del byte de datos
almacenado

en

la

direccin

de

memoria

seleccionada se introduce en- el bus de datos y


se carga en el registro de datos, finalizando as
la operacin de lectura. Cuando se lee un byte
de datos de una direccin de memoria, ste
sigue almacenado en dicha direccin [5].ver Fig
2

Figura 4.Simbolo de un convertidor D/A comn de


cuatro bits
Fuente: Tocci, 2003, [1].
Convertidor Digital - Analgico de 4 bits, cada
entrada digital puede ser slo un "0" o un "1". A
es el bit menos significativo (LSB) y D es el ms
significativo (MSB). [2]
El voltaje de salida analgica tendr uno de 16
posibles valores dados por una de las 16
combinaciones de la entrada digital. [2]

3.1.1 Resolucin (tamao de escaln)

Figura 2. Ilustracin de la operacin de escritura.


bits.

Primero se define el nmero mximo de bits de


salida (la salida digital). Este dato permite
determinar
el
nmero
mximo
de
combinaciones en la salida digital. Este nmero

mximo est dado por:


nmero de bits. [2]

donde n es el

Tambin la resolucin se entiende como el


voltaje necesario (seal analgica) para lograr
que en la salida (seal digital) haya un cambio
del bit menos significativo (LSB). [2]
La resolucin es la misma que el factor de
proporcionalidad en la relacin entrada-salida
del DAC. [1]

[1]
Otra forma de interpretar la expresin de la
ecuacin 1 es, la entrada digital es igual al
nmero de escalones, k es la cantidad de
voltaje (o corriente) por escaln y la salida
analgica es el producto de los dos. [1]
[1]
Dnde:
.- Es la salida analgica a plena escala
.- Es el nmero de bits.

3.1.2

Porcentaje de resolucin

[1]

3.2
CIRCUITERIA DE UN
CONVERTIDOR D/A

Figura 5. Circuito bsico de un tipo de DAC de


cuatro bits.
Fuente: Tocci, 2003, [1].
La salida del amplificador se puede expresar como:
(

[1]

La presencia del signo negativo de debe a que el


amplificador sumador es un amplificador inversor
de polaridad; pero para estos fines no tiene
importancia. [1]

3.2.1

Exactitud de la conversin

Debe estar claro que las entradas digitales no se


pueden tomar de manera directa de las salidas de
los FFs o compuertas lgicas, porque los niveles
lgicos varan en intervalos especficos. Por tal
razn, es necesario agregar alguna circuitera entre
casa entrada digital y su resistencia de entrada al
amplificador sumador ver Fig 6. [1]

No es importante familiarizarse con los diversos


esquemas de circuitos ya que los conversores D/A
se encuentran disponibles como circuitos
integrados o como paquetes encapsulados.[2]
Circuito bsico de un tipo de DAC de cuatro bits,
las entradas A, B, C y D son entradas binarias que
suponen valores de 0 o de 5 V. El amplificador
operacional empleado es un amplificador sumador
que produce la suma de ponderaciones de estos
voltajes de entrada ver Fig 5. [2]

Figura 6.DAC completo de cuatro bits incluyendo


un voltaje de referencia de precisin.
Fuente: Tocci, 2003, [1].

3.2.2

DAC con salida de corriente

DAC de cuatro bits en el que se emplean


resistencias ponderadas binariamente. El circuito
usa cuatro trayectorias paralelas de corriente, cada
una se controla mediante un interruptor
semiconductor. El estado del interruptor se controla
por niveles de entrada binarias ver Fig 7. [1]

Figura 8 .Diagrama general de una clase de ADC.


Fuente: Tocci, 2003, [1].

ADC DE RAMPA DIGITAL (ADC


3.5
DE TIPO CONTADOR)
Figura 7 .DAC bsico con salida de corriente.
Fuente: Tocci, 2003, [1].

3.3

APLICACIONES DEL DAC

Control
Pruebas automticas
Reconstruccin de la seal
Conversor A/D
DACS seriales

Se llama ADC de rampa digital porque la forma de


onda en
es una rampa (en realidad una
escalera) escaln por escaln ver Fig 9. [1]
Un ADC de rampa digital contiene un controlador,
un DAC, un comparador analgico y una compuerta
AND de control.[1]

CONVERSIN DE ANALGICO
3.4
A DIGITAL (ADC)
El convertidor analgico- digital toma un voltaje
analgico de entrada y despus de cierto tiempo
produce un cdigo digital de salida que representa
la entada analgica.
La sincronizacin para la operacin se proporciona
por medio de la seal de entrada de reloj (CLK). La
unidad de control contiene la circuitera lgica para
generar la secuencia adecuada de operaciones en
respuesta al COMANDO DE INICIA, que empieza
el proceso de conversin ver Fig 8. [1]

Figura 9.Convertidor ADC de rampa digital.


Fuente: Tocci, 2003, [1].

3.5.1

Tiempo de conversin, tc

Para un convertidor de N bits esto ser: [1]


[1]
Tiempo promedio de conversin mximo para el
convertidor de rampa digital [1]

[1]

CI REAL: EL ADC DE
3.6
APROXIMACIONES SUCESIVAS
ADC0804
Un CI CMOS de 20 pines que realiza conversin
A/D usando el mtodo de aproximaciones
sucesivas ver Fig 10. [1]

Figura 10. ADC0804 de aproximaciones


sucesivas de 8 bits con salida de triestado.
Fuente: Tocci, 2003, [1].

3.6.1

3.6.2 Funciones de entradas y salidas de


CI ADC0804.

Seleccin de chip . Esta entrada debe


estar eb su estado activo en BAJO para
que las entradas y tengan algn
efecto, caso contrario no puede llevarse
ninguna conversin.[1]

LEER . Esta entrada se usa para


habilitar los bferes de salida digitales.
Con
los pines de salida
digital tendrn niveles lgicos que
representan los resultado de la ltima
conversin A/D.[1]

WRITE . Se aplica pulso BAJO a esta


entrada para sealar el inicio de una
nueva conversin. [1]

INTERRUPCIN . Esta seal de


salida pasara a ALTO al inicio de una
conversin y retornara a BAJO para
sealar el final de la conversin.

Esta es una entrada opcional que


se puede usar para reducir el voltaje
interno de referencia y por lo tanto cambia
el intervalo analgico de entrada que el
convertidor puede manejar.[1]

CLK OUT. Para utilizar el reloj interno se


conecta una resistencia a este pin y la
seal de reloj aparece en este.[1]

CLK IN. Se usa para entrada externa de


reloj o para una conexin de un capacitor
cuando se usa el reloj interno.[1]

Caractersticas del CI ADC0804


Tiene do entradas analgicas,
y
, que permite tener entradas
diferenciales.
.
como voltaje
de referencia y la entrada analgica puede
variar de 0 a 5V a lmite de escala.[1]
Convierte el voltaje analgico de entrada a
una salida digital de ocho bits. Las salidas
digitales tienen bferes de triestado de
modo que pueden conectar con facilidad
en una configuracin de bus de datos.[1]

Tiene un circuito interno generador de reloj


que produce una frecuencia de
.[1]

Si se usa una frecuencia de reloj de 606


kHz el tiempo de conversin es de
aproximadamente
[1]

Tiene conexiones a tierra separadas para


voltajes digitales y analgicos.[1]

3.7
MEMORIAS DE ACCESO
ALEATORIO (RAM)
La memoria RAM (Random-Access Memory,
memoria de acceso aleatorio) es un tipo de
memoria en la que se tarda lo mismo en acceder a
cualquier direccin de memoria y stas se pueden
seleccionar en cualquier orden, tanto en una
operacin de lectura como de escritura. Todas las
RAM poseen la capacidad de lectura y escritura. [5]
Debido a que las memorias RAM pierden los datos
almacenados
cuando
se
desconecta
la
alimentacin, reciben el nombre de memorias
voltiles. [5]
Cuando una unidad de datos se lee de una
determinada direccin de la RAM, los datos de esa
direccin permanecen almacenados y no son
borrados por la operacin de lectura. Esta
operacin no destructiva de lectura se puede
entender como una copia del contenido de una
direccin, dejando dicho contenido intacto. La RAM
se utiliza habitualmente para almacenamiento de

datos a corto plazo, ya que no puede conservar los


datos almacenados cuando se desconecta la
alimentacin. [5]

SRAM asncrona bsica, es aqulla en la que su


funcionamiento no est sincronizado con un reloj de
sistema. [5]
Las lneas de entrada y salida de datos
son las mismas lneas. Durante la operacin de
lectura, stas actan como lneas de salida
y durante la operacin de escritura actan
como lneas de entrada
[5]

Figura 11. Memoria RAM.


Fuente: Floy, [5].

3.7.1 Tipos de memorias RAM

Figura 11. Tipos De memorias RAM.


Fuente: Floy, [5].
RAM esttica (SRAM), Todas las RAM estticas
se caracterizan por las celdas de memoria latch.
ver Fig 12. Cuando se aplica alimentacin continua
a una celda de memoria esttica se puede
mantener un estado 1 o 0 indefinidamente. Si se
retira la alimentacin, el bit de datos almacenado se
perder.[5]

Figura 12. Celda tpica de memoria latch de una


SRAM. Fuente: Floy, [5].

Figura 13. Diagrama


asncrona de 32 k 8.
Fuente: Floy, [5].

lgico

de

una

SRAM

SRAM sncrona de rfaga, A diferencia de la


SRAM asncrona, una SRAM sncrona est
sincronizada con el reloj del sistema. Por ejemplo,
en un sistema informtico, la SRAM sncrona opera
con la misma seal de reloj que el
microprocesador. [5] ver Fig 15.

Figura 15. Diagrama de bloques bsico de una


SRAM de rfaga sncrona.
Fuente: Floy, [5].

conjunto de chips de memoria independiente,


externo al procesador, y usualmente dispone de
una capacidad de almacenamiento mayor que una
cach L1. La cach L2 tambin se conoce con el
nombre de cach secundaria. [5]

Operacin en modo rfaga ver Fig 16.

RAM dinmica (DRAM), Es el tipo de memoria


ms comn y econmica, construida con
capacitores por lo que necesitan constantemente
refrescar el dato que tengan almacenado, haciendo
el proceso hasta cierto punto lento. [5]
Una celda tpica de una DRAM, formada por un
nico transistor MOS (MOSFET) y un condensador.
[5] ver Fig 18.
Figura 16. Lgica de la rfaga de direcciones.
Fuente: Floy, [5].
Al comenzar la secuencia de rfaga, el contador se
encuentra en su estado 00 y los dos bits menos
significativos de la direccin se aplican a las
entradas de las puertas XOR. Suponiendo que
tanto A0 como A1 sean 0, los dos bits menos
significativos de la secuencia de direcciones interna
seran 00, 01, 10 y 11.[5]
SRAM / Cach, Memoria RAM muy veloz y
relativamente cara, construida con transistores, que
no necesitan de proceso de refresco de datos.
Anteriormente haba mdulos de memoria
independientes, pero actualmente solo se
encuentra integrada dentro de microprocesadores y
discos duros para hacerlos ms eficientes. [5] ver
Fig 17.

Figura 18. Celda de una RAM dinmica MOS.


Fuente: Floy, [5].
Ciclos de lectura y escritura. Al inicio de cada ciclo
de memoria de lectura o escritura, y se
activan (nivel BAJO) para multiplexar las
direcciones de fila y columna hacia los latches y
decodificadores. Durante el ciclo de lectura, la
entrada est a nivel ALTO. Durante el ciclo de
escritura, la entrada est a nivel BAJO. [5]

Figura 17. Diagrama de bloques mostrando


memorias cach L1 y L2 en un sistema informtico.
Fuente: Floy, [5].
Cachs L1 y L2. Las cachs de nivel 1 (cach L1)
estn usualmente integradas en el chip del
procesador
y tienen
una
capacidad de
almacenamiento muy limitada. La cach L1 se
conoce tambin con el nombre de cach primaria.
Una cach de nivel 2 (cach L2) es un chip o

a) Escritura de un 1 en la celda de memoria

b) Escritura de un 0 en la celda de memoria

Figura 20. Diagrama de bloques simplificado de


una DRAM de 1M 1.
Fuente: Floy, [5].

c) Lectura de un 1 desde la celda de memoria

Figura 21. Diagrama de bloques simplificado de


una DRAM de 1M 1.
Fuente: Floy, [5].
d) Refresco de un 1 almacenado

Figura 19. Funcionamiento bsico de una celda de


una DRAM.
Fuente: Floy, [5].

3.7.2

Tipos de memorias DRAM

FPM DRAM ("Fast Page Mode Dinamic Random


Access Memory", memoria dinmica de paginacin
de acceso aleatorio), Tecnologa opcional en las
memorias RAM utilizadas en servidores, que
aumenta el rendimiento a las direcciones mediante
pginas. [5]

Figura 22. Registro de desplazamiento con entrada


serie-salida paralelo.
Fuente: Varios, [10].

3.8.1

Tipos de memorias ROM

EDO RAM ("Extended Data Out Random Access


Memory", memoria de acceso aleatorio con salida
de datos extendida), Tecnologa opcional en las
memorias RAM utilizadas en servidores, que
permite acortar el camino de la transferencia de
datos entre la memoria y el microprocesador. [5]
BEDO RAM ("Burst EDO Random Access
Memory", memoria de acceso aleatorio con salida
de datos extendida y acceso Burst), Tecnologa
opcional; se trata de una memoria EDO RAM que
mejora su velocidad gracias al acceso sin latencias
a direcciones contiguas de memoria. [5]
SDRAM ("Synchronous Dinamic Random Access
Memory", memoria dinmica de acceso aleatorio),
Tecnologa DRAM que utiliza un reloj para
sincronizar con el microprocesador la entrada y
salida de datos en la memoria de un chip. Se ha
utilizado en las memorias comerciales como SIMM,
DIMM, y actualmente la familia de memorias DDR
(DDR, DDR2, DDR3, DDR4, GDDR, etc.), entran
en esta clasificacin. [5]

Figura 23. La familia de memorias ROM.


Fuente: Floy, [5].
La ROM de mscara, Normalmente, la ROM de
mscara se denomina simplemente ROM. Es
una memoria programada de forma permanente
durante el proceso de fabricacin, para
proporcionar funciones estndar de uso
extendido, tales como conversiones populares,
o para proporcionar funciones especificadas por
el usuario.

3.8
MEMORIA DE SLO LECTURA
(ROM)
"Read Only Memory", memoria de solo lectura.
Memoria que permite un nmero indeterminado de
lecturas pero no puede ser modificada. [5]
Una ROM almacena datos que se utilizan
repetidamente en las aplicaciones, tales como
tablas, conversiones o instrucciones programadas
para la inicializacin y el funcionamiento de un
sistema. Las ROM mantienen los datos
almacenados
cuando
se
desconecta
la
alimentacin y son, por tanto, memorias no
voltiles. [5]

Figura 24. Celdas ROM.


Fuente: Floy, [5].

Figura 25. Representacin de una matriz ROM de


16 8 bits.
Fuente: Floy, [5].

ROM que
permite una programacin y
posteriormente un nmero indeterminado de
lecturas pero no puede ser modificada. [5] ver Fig
28.

3.8.2 Organizacin interna de la ROM

Figura 26. Smbolo lgico de una ROM de 256 4.


Fuente: Floy, [5].

3.8.3 Tiempo de acceso de la ROM


El tiempo de acceso de una ROM, ta, es el tiempo
que transcurre desde que se aplica un cdigo de
direccin vlido en las lneas de entrada hasta que
aparecen los datos vlidos en las lneas de salida.
[5]

Figura 28. Matriz PROM MOS con hilos fusibles.


Generalmente, todos los drenadores se conectan a
VDD.
Fuente: Floy, [5].
EPROM ("Erasable Programmable Read Only
Memory", memoria programable y borrable de solo
lectura),
Memoria
PROM
que
permite
reprogramacin por medio de un dispositivo
especial y borrado por medio de luz ultravioleta. [5]

Figura 29. Encapsulado de una PROM borrable por


rayos ultravioleta.
Fuente: Floy, [5].

Figura 27. Tiempo de acceso de una ROM (ta)


desde el cambio de direccin hasta la salida de
datos,con la entrada de habilitacin del chip activa.
Fuente: Floy, [5].
MEMORIAS ROM PROGRAMABLES (PROM Y
EPROM)
PROM ("Programmable Read Only Memory",
memoria programable de solo lectura), Memoria

Figura 29. Smbolo lgico de una UV EPROM 2048


8. Fuente: Floy, [5].

Figura 30. Diagrama de tiempos de un ciclo de


programacin de una UV EPROM 2048 8, que indica
los tiempos de establecimiento (ts) y de mantenimiento
(th) crticos.

Fuente: Floy, [5].

CONCLUSIONES Y
RECOMENDACIONES

Los sistemas ADC nos permiten obtener


informacin que en su mayora son
anlogas y convertirlas a un lenguaje
manipulable.

Los ADC y DAC nos ayudan a la


comunicacin entre equipos.

En los sistemas ADC y DAC podemos


saber el voltaje de salida y cdigos lgicos
mediante frmulas respectivamente para

cada sistema.
La memoria RAM es una memoria voltil
mientras no se le desconecta la fuente de
alimentacin guarda los datos, caso
contrario borrar todo.

La memoria ROM es una memoria no


voltil mantiene la informacin que
previamente fue escrita con o sin fuente
de alimentacin.
Algunas ROM se puede reescribir la
informacin pero son caras la mayora de
ROM que son las comerciales no se
pueden cambiar la informacin q poseen.

REFERENCIAS
[1] Tocci, Ronald J. y Widmer, Neal S.,
Sistemas Digitales ,8 edicin, Pearson
Educacion, pp. 590-629. Mxico, 2003.
[2] Recuperado(03/08/2015)en:
http://www.unicrom.com/tut_DAC.as
p
[3] Angulo, Martnez I., Garca, Zuba J. y
Angulo, Usategui J., Sistemas Digitales y
Tecnologa de Computadores. ,2 edicin,
Thomson, pp. 338-339.
[4] Van Nostrand Reinhold Company.,
Circuitos integrados y sistemas. ,2
edicin, REVERT, S.A., pp. 378-387.New
York, 1975.
[5] T. Floyd. Fundamentos de sistemas
dgitales, ed., Prentice Hall, NJ, 2006.
[6] Morris Mano, Diseo Digital,3 edicin,
Pearson Educacion, Mxico, 2003.
[7] Charles H Roth Jr, Fundamentos de
diseo lgico, 5 edicin,
Thomson,
Buenos aires, 2005.
[8] E. Mandado. Sistemas electrnicos
digitales, ed., Alfomega grupo editor, S.A.
2008.
[9] Recuperado(03/08/2015)en:
https://sites.google.com/site/electronicadigi
taluvfime/5-1tipos-de-memorias-ram-romdram-sram
[10] Recuperado(03/08/2015)en:
http://www.informaticamoderna.com/Memo
ria_RAM.htm