PRCTICA 5

El amplificador fuente comn

OBJETIVO:
Que el alumno conozca y domine el manejo del amplificador FET en fuente comn para
seales pequeas.
INTRODUCCION
La figura 5.1 muestra un amplificador FET en conexin de fuente comn con circuiteria de
polarizacin requerida. Este es un circuito equivalente para seales pequeas.

Figura 5.1 Circuito amplificador de fuente comn

En el siguiente desarrollo se omitirn demostraciones de frmulas claves para poder
calcular los componentes del circuito, ya que supondremos que esta teora se ha visto ya en
clases.
Ahora se mostrar un ejercicio el cual tendr todos sus datos que son reales para que el
alumno aprenda a desarrollar amplificadores fuente comn, cabe aclarar que a pesar que
los FETs son de la misma matrcula cada uno tendr diferentes caractersticas para
obtener el punto Q. Ya que el fabricante no ha podido superar defectos en su fabricacin.
Enseguida se muestra la lista de material y equipo a utilizar para esta prctica:

Transistor 2N5457
Rs = 1.2k
RL = 15k
R1 = 36k
R2 = 900
C1, C2, C3 = 55f
Osciloscopio
Generador de seales
Fuente de alimentacin Vcd

EJEMPLO:
En el siguiente ejercicio se mostrarn todos los pasos a seguir con sus explicaciones para
que alumno pueda calcular y desarrollar un amplificador en fuente comn.
Pasos a desarrollar:
1.-Obtener con la ayuda del trazador de curvas la familia de curvas caractersticas
correspondientes al FET a utilizar en el circuito para obtener los parmetros de
polarizacin del FET (iDS, VDS).
2.-Identificar IDSS y Vpo
3.-A partir de los datos anteriores graficar la curva de transconductancia respecto a los
valores obtenidos de las Curvas caractersticas del FET, obtendremos que IDSS = 0.72mA y
un Vpo de 1.5v con esto tendremos que respecto a nuestro punto Q elegiremos I DSQ =
0.36mA para un Vi = 150mV y un Vcc de 10v. Si tenemos que:
V

i DS I DSS 1 GS
1.5

Ahora a partir de los datos arbitrarios de VDS la ecuacin se tabula de la siguiente forma:
VDS
0
-.2
-.6
-1
-1.4

iDS
.54mA
.25mA
.08mA
.0032mA
.72mA

Se grafica esta ecuacin a partir de la tabla de tabulacin anterior, as mismo, por medio de
la grfica se obtendr la pendiente mediante los siguientes clculos:
m

Pendiente:
Y RS

I
0.36mA

8.5 10 4
v
0.44v

1
1

1222.22 as tendremos que Rs = 1.2kvalor comercial).

m 8.5 10 4

Con Rs comercial sacar la nueva pendiente de Rs = 1.2k, IDSQ = 0.36mA

m2=1/Rs entonces m2 = -8.33x10-4
as:
gm

2 I DSS
VPO

VGSQ

VPO

2(0.72mA)
0.44
1
1mS

1.5
1.5

Y en base a RL determinaremos RD:

VP
2083
I DSS

RD

Si tenemos que rd es la resistencia dinmica y su valor estimado estar comprendido entre

15 y 20k aproximadamente.
En seguida determinaremos la ganancia:
AV gm R D R L rd 1mS (2k 15k 20k) 1.62

y para nuestro voltaje de salida tendremos que:

VO AV Vi 1.62150mV 0.24V

S elegir arbitrariamente RG (valor grande) de 100kqueser igual a R1||R2

Ahora determinaremos R1 y R2 en donde VGG tendr un valor aleatorio de 3V este valor es
elegido para que VDD no sea un valor muy alto y se pueda polarizar nuestro FET.
Con esto tendremos que R1 ser
V
R1 RG CC
VGG
y por lo tanto:

R2

RG
V

1 GG

V
CC

CLCULO DE LOS CAPACITORES

Para el clculo de los capacitores Gs ser:
RD rds
RS
1

Gs

donde = gm rds

Recordando que la frecuencia mnima para los FET en un funcionamiento determinado por
la aplicacin prctica es de 50Hz.
1 2f1 2 (50 Hz ) 314.16
teniendo todos los datos requeridos nuestro capacitor ser de un valor de
10( gm Gs) 101mS (8.18 10 4 )
CS

26nF
1
314.16

Ejercicio para el alumno

Para la siguiente tabla determinar el valor de iDS y graficar respecto a estos valores. Si
tenemos un FET 2N5457 con las siguientes caractersticas IDSS=.75mA ,Vpo=2v y
suponiendo que IDSQ = .43mA
Recordando que:
iDS

V
I DSS 1 GS
VPO

Y una vez habiendo llenado esta tabla hacer su desarrollo grficamente en hojas
milimtricas (preferentemente).
Obtener tambin los valores de Rs, R1, R2, RD y de los capacitores C1, C2 y C3 para
comparar las caractersticas del amplificador y compararlo con los resultados tericos.

VGS
-5
-4,5
-4
-3,5
-3
-2,5
-2
-1,5
-0,5
0

IDS