Documentos de Académico
Documentos de Profesional
Documentos de Cultura
1: Funcionamiento de las
Compuertas Lgicas
Objetivos:
1. Utilizar correctamente los catlogos
2. Identificar el orden de los pines del CI
3. Comprobar el funcionamiento de las compuertas
lgicas OR, AND, NOT, NOR, NAND.
I. INTRODUCCIN
Una familia lgica es el conjunto de circuitos integrados los
cuales pueden ser interconectados entre si sin ningn tipo de
Interface o aditamento, es decir, una salida de un CI puede
conectarse directamente a la entrada de otro CI de una misma
familia. Se dice entonces que son compatibles [1]-[3].
Las familias lgicas se definen de acuerdo al circuito bsico
con el que se construyen las compuertas. Las familias pueden
clasificarse en bipolares y MOS. podemos mencionar algunos
ejemplos. Familias bipolares: RTL, DTL, TTL, ECL, HTL,
IIL. Familias MOS: PMOS, NMOS, CMOS. Las tecnologas
TTL (lgica transistor- transistor) y CMOS (metal oxidosemiconductor complementario) son los mas utilizadas en la
fabricacin de CI SSI y MSI[1].
Una de las familias ms populares es la TTL (Transistor
Transisitor Logic).
Esta familia ofrece comercialmente toda una gama de
compuertas en circuitos SSI (SSI: Small Scale of Integration,
de baja escala de integracin) y circuitos MSI (MSI: Medium
Scale of Integration, escala media de integracin)[1].
SIMBOLOGA DE LOS CI
TENSIN
DE
ALIMENTACIN
NIVELES
LGICOS
TTL
Est comprendida
entre los 4.75 [V] y
5.25 [V]
Estn
definidos por
el rango de
tensin
comprendida
entre 0.2 [V]
y 0.8 [V]
para el estado
L (bajo) y los
2.4 [V] y Vcc
para el estado
H (alto).
CMOS
PRECAUCIONES EN
INTEGRADOS CMOS
LA
Estn
definidos por
el rango de
tensin
comprendida
entre 0.2 [V]
y 0.8 [V]
para el estado
L (bajo) y los
2.4 [V] y Vcc
para el estado
H (alto).
VELOCIDAD
DE
TRANSMISIN
La velocidad de
transmisin entre
los
estados
lgicos es su
mejor base
III.
MATERIALES Y EQUIPOS
TABLA 1.2
MATERIALES Y EQUIPOS UTILIZADOS
El CMOS tiene
ms aplicaciones
por su velocidad
de transmisin
UTILIZACIN
Equipos
Materiales
Proto Board
Resistencias
($10.00)
(0.03) USD
Fuente Variable
DC
Integrados TTL
(1.70 USD)
DE
LOS
DIP
SWIPCHES(0.
30 USD)
Pulsantes (0.15
USD)
IV. PROCEDIMIENTO
Fig.1.6 Circuito
Fig.1.4 Circuito
TABLA 1.5
TABLA DE LA VERDAD
TABLA 1.3
TABLA DE LA VERDAD
A
0
0
1
1
B
0
1
0
1
A
0
0
1
1
C
0
1
1
1
B
0 [V]
5 [V]
0 [V]
5 [V]
A
0 [V]
0 [V]
5 [V]
5 [V]
Q
0.14 [V]
4.42 [V]
4.42 [V]
4.42 [V]
B
0 [V]
5 [V]
0 [V]
5 [V]
B
0 [V]
5 [V]
0 [V]
5 [V]
Q
0.15 [V]
0.15 [V]
0.15 [V]
4.42 [V]
TABLA 1.7
SIMULACIONES
TABLA 1.4
SIMULACIONES
A
0 [V]
0 [V]
5 [V]
5 [V]
C
0
0
0
1
TABLA 1.6
MEDICIONES
TABLA 1.3
MEDICIONES
A
0 [V]
0 [V]
5 [V]
5 [V]
B
0
1
0
1
A
0 [V]
0 [V]
5 [V]
5 [V]
Q
0 [V]
5 [V]
5[V]
5 [V]
B
0 [V]
5 [V]
0 [V]
5 [V]
Fig.1.7 Simulacin
Fig.1.5 Simulacin
3
0
0
0
5
Q
[V]
[V]
[V]
[V]
Fig.1.10 Circuito
TABLA 1.11
TABLA DE LA VERDAD
Fig.1.8 Circuito
A
0
0
1
1
TABLA 1.8
TABLA DE LA VERDAD
A
0
1
B
1
0
TABLA 1.9
MEDICIONES
A
5 [V]
0 [V]
B
0
1
0
1
C
1
0
0
0
TABLA 1.12
MEDICIONES
Q
0.13 [V]
4.45 [V]
A
0 [V]
0 [V]
5 [V]
5 [V]
TABLA 1.10
SIMULACIONES
A
5.0 [V]
0 [V]
Q
0 [V]
5.0 [V]
B
0 [V]
5 [V]
0 [V]
5 [V]
Q
4.44 [V]
0.18 [V]
0.18 [V]
0.17 [V]
TABLA 1.13
SIMULACIONES
A
0 [V]
0 [V]
5 [V]
5 [V]
B
0 [V]
5 [V]
0 [V]
5 [V]
Fig.1.9 Simulacin
NOTA: Punto blanco arriba cero y punto blanco abajo 1.
Fig.1.11 Simulacin
Q
5 [V]
0 [V]
0 [V]
0 [V]
V.
ANLISIS DE RESULTADOS
Fig.1.12 Circuito
TABLA 1.14
TABLA DE LA VERDAD
A
0
0
1
1
B
0
1
0
1
C
1
1
1
0
5.1 COMPUERTA OR
En esta compuerta los valores esperados de voltaje y los
medidos no coincidieron en su totalidad esto debido a las
caractersticas del circuito integrado.
TABLA 1.15
MEDICIONES
A
0 [V]
0 [V]
5 [V]
5 [V]
B
0 [V]
5 [V]
0 [V]
5 [V]
Q
4.44[V]
4.44 [V]
4.44 [V]
0.17 [V]
V.
A
0
0
5
5
TABLA 1.10
SIMULACIONES
A
0 [V]
0 [V]
5 [V]
5 [V]
B
0 [V]
5 [V]
0 [V]
5 [V]
5
5
5
0
Q
[V]
[V]
[V]
[V]
TABLA 2.1
ESPERADO VS. V. MEDIDO
V. Esperado [V]
B
0
5
0
5
Q
0
5
5
5
A
0
0
5
5
V. Medido [V]
B
Q
0
0.14
5
4.42
0
4.42
5
4.42
A
0
0
5
5
Fig.1.13 Simulacin
TABLA 2.2
ESPERADO VS. V. MEDIDO
V. Esperado [V]
B
0
5
0
5
Q
0
0
0
5
A
0
0
5
5
V. Medido [V]
B
Q
0
0.15
5
0.15
0
0.15
5
4.42
Recomendacin,
cuando se manipule estos circuitos
integrados debemos tener presente que los pines del IC en las
diferentes
TABLA 2.3
ESPERADO VS. V. MEDIDO
V. Esperado
A
0
5
Q
5
0
A
0
5
V. Medido
Q
4.45
0.13
A
0
0
5
5
CONCLUSIONS
TABLA 2.4
ESPERADO VS. V. MEDIDO
V. Esperado [V]
B
0
5
0
5
Q
5
0
0
0
A
0
0
5
5
V. Medido [V]
B
Q
0
4.44
5
0.18
0
0.18
5
0.17
A
0
0
5
5
TABLA 2.5
ESPERADO VS. V. MEDIDO
V. Esperado [V]
B
0
5
0
5
Q
5
5
5
0
A
0
0
5
5
V. Medido [V]
B
Q
0
4.44
5
4.44
0
4.44
5
0.17
VII. REFERENCIAS
VI. CONCLUSIONES
Libros:
[1]
[2]
Reportes Tcnicos:
[3]
[4]
[5]