Está en la página 1de 4

FLIP FLOPS ACTIVADOS POR NIVEL

Dentro de los biestables sncronos activados por nivel estn los tipos RS y D.
FLIP-FLOPS RS
Este es el flip - flop bsico, su smbolo es el siguiente:

Figura 1: Smbolo lgico de un flip-flop SR


El flip-flop tiene dos entradas R (reset) y S (set), se encuentran a la
izquierda del smbolo. Este flip-flop tiene activas las entradas en el nivel
BAJO, lo cual se indica por los circulitos de las entradas R y S. Los flip-flop
tienen dos salidas complementarias, que se denominan Q y 1, la salida Q es
la salida normal y 1 = 0.
El flip-flop RS se puede construir a partir de puertas lgicas. A continuacin
mostraremos un flip-flop construido a partir de dos puertas NAND, y al lado
veremos su tabla de verdad correspondiente.

Figura 2: Circuito equivalente de un flip-flop SR

Tabla 1: Tabla de verdad del flip-flop SR


Observar la realimentacin caracterstica de una puerta NAND a la entrada
de la otra. En la tabla de la verdad se define la operacin del flip-flop.
Primero encontramos el estado "prohibido" en donde ambas salidas estn a
1, o nivel ALTO.

Luego encontramos la condicin "set" del flip-flop. Aqu un nivel BAJO, o cero
lgico, activa la entrada de set(S). Esta pone la salida normal Q al nivel alto,
o 1. Seguidamente encontramos la condicin "reset". El nivel BAJO, o 0,
activa la entrada de reset, borrando (o poniendo en reset) la salida normal
Q.
La cuarta lnea muestra la condicin de "inhabilitacin" o "mantenimiento",
del flip-flop RS. Las salidas permanecen como estaban antes de que
existiese esta condicin, es decir, no hay cambio en las salidas de sus
estados anteriores. Indicar la salida de set, significa poner la salida Q a 1, de
igual forma, la condicin reset pone la salida Q a 0.
La salida complementaria nos muestra lo opuesto. Estos flip-flop se pueden
conseguir a travs de circuitos integrados.

FLIP-FLOP D
Resulta muy til cuando se necesita almacenar un nico bit de datos (1 o 0).
Si se aade un inversor a un flip-flop S-R obtenemos un flip-flop D bsico. El
funcionamiento de un dispositivo activado por el flanco negativo es, por
supuesto, idntico, excepto que el disparo tiene lugar en el flanco de bajada
del impulso del reloj. Recuerde que Q sigue a D en cada flanco del impulso
de reloj.
Para ello, el dispositivo de almacenamiento temporal es de dos estados (alto
y bajo), cuya salida adquiere el valor de la entrada D cuando se activa la
entrada de sincronismo, C. En funcin del modo de activacin de dicha
entrada de sincronismo, existen dos tipos:
Activo por nivel (alto o bajo), tambin denominado registro o cerrojo (latch
en ingls).
Activo por flanco (de subida o de bajada).
La ecuacin caracterstica del biestable D que describe su comportamiento
es:

y su tabla de verdad:

Esta bscula puede verse como una primitiva lnea de retardo o una
retencin de orden cero (zero order hold en ingls), ya que los datos que se
introducen, se obtienen en la salida un ciclo de reloj despus. Esta
caracterstica es aprovechada para sintetizar funciones de procesamiento
digital de seales (DSP en ingls) mediante la transformada Z.
Ejemplo: 74LS74

FLIP-FLOP MAESTRO-ESCLAVO
Un flip-flop maestro-esclavo se construye con dos FF, uno sirve
de maestro y otro de esclavo. Durante la subida del pulso de reloj se
habilita el maestro y se deshabilita el esclavo. La informacin de
entrada es transmitida hacia el FF maestro. Cuando el pulso baja
nuevamente a cero se deshabilita el maestro lo cual evita que lo
afecten las entradas externas y se habilita el esclavo. Entonces el
esclavo pasa al el mismo estado del maestro. El comportamiento del
flip-flop maestro-esclavo hace que los cambios de estado coincidan
con la transicin del flanco negativo del pulso.

BIESTABLE JK MAESTRO-ESCLAVO

Smbolos normalizados: Biestable JK Maestro-Esclavo a) activo por nivel alto y b)


activo por nivel bajo
Aunque an puede encontrarse en algunos equipos, este tipo de biestable, denominado
en ingls J-K Flip-Flop Master-Slave, ha quedado obsoleto ya que ha sido reemplazado
por el tipo anterior.
Su funcionamiento es similar al JK activo por flanco: en el nivel alto (o bajo) se toman
los valores de las entradas J y K y en el flanco de bajada (o de subida) se refleja en la
salida.

Otra forma de expresar la tabla de verdad del biestable JK es mediante la denominada


tabla de excitacin:
q

0
0
1
1

0
1
0
1

0
1
X
X

X
X
1
0

Siendo q el estado presente y Q el estado siguiente.


La ecuacin caracterstica del flip flop jk es: Q(t+1)=JQ+KQ la cual se obtiene de la
tabla caracterstica del flip flop.