PROJETO DE CONVERSORES MCD SEPIC E FLYBACK PARA CORREO

DO FATOR DE POTNCIA E CONTROLE DE POTNCIA

Diego Dias Pinheiro, Rafael Lira Bolzan, Willian Eduardo Rech
Universidade Tecnolgica Federal do Paran UTFPR Engenharia Eltrica Brasil
Pato Branco - PR
e-mail: diego.npn@gmail.com, rafael.lbolzan@gmail.com, willian.e.rech@hotmail.com

Resumo O objetivo deste trabalho, consiste em

agregar maiores conhecimentos em conversores
estticos, contendo soluo para correo do fator de
potncia e controle de potncia, dedues matemticas
no modo de conduo descontnua dos conversores sepic
e flyback e anlise de normas como IEC61000-3-2 com
relao s harmnicas de corrente injetadas na rede
pblica de alimentao e anlise das etapas de operao
dos conversores. Este documento tambm apresenta o
dimensionamento dos semicondutores utilizados na
elaborao dos projetos dos conversores. E resultados
obtidos no ambiente de simulao PSIM valida o
funcionamento dos conversores.
Palavras-Chave Conversores de Potncia (sepic e
flyback), Correo do fator de potncia e Controle de
Potncia.
I. INTRODUO
Diversos trabalhos tm sido publicados pela comunidade
cientfica a fim de proporcionar um fator de potncia
aproximadamente unitrio e baixo consumo e contedo
harmnico na corrente de linha, estando dentro de normas
vinculadas as harmnicas[1]. Um dos conversores mais
utilizados para esse tipo de aplicao o conversor boost
[1], [2]
A norma IEC (Internacional Electrotechnical
Commission) uma entidade que cria recomendaes
tcnicas na rea de eletricidade. A norma IEC 61000-3-2
responsvel por regularizar um sistema, com a presena de
harmnicas, referente as limitaes das harmnicas de
correntes injetadas na rede pblica de alimentao. Aplicase a equipamentos eltricos e eletrnicos que tenham uma
corrente de entrada de at 16A por fase, conectado a uma
rede pblica de baixa tenso alternada, de 50 ou 60 Hz [3]
[4]. Porm, para o projeto de correo do fator de potncia
(CFP), no so todos os conversores que atendem a norma
IEC 6100-3-2 para toda faixa de tenso de entrada, a
exemplo dos conversores buck e boost [4].
Algum dos conversores CC-CC que podem ser
empregados para a CFP so: buck-boost, flyback, sepic e
cuk, sendo apresentados suas principais caractersticas na
Tabela 1 [5], variando de aplicao e necessidade do
projeto.
Atualmente, exigido no Brasil para as lmpadas
fluorescentes a correo do fator de potncia. A correo do
fator de potncia pode ser realizada de duas formas: ativa
ou passiva.

A correo passiva de fator de potncia, deve-se a

introduo de elementos passivos (resistores, capacitores,
indutores) para aumentar o fator de potncia. Se o fator de
potncia da carga mudar, o circuito compensador projetado
ser tornar ineficiente, e esses circuitos passivos so mais
robustos, mas so volumosos e pesados.
A correo ativa de fator de potncia, baseia-se em
elementos ativos (conversores) para aumentar o fator de
potncia. Se o fator de potncia da carga mudar, o circuito
compensador poder se ajustar e continuar eficiente. Esses
circuitos ativos so menos robustos, mas so mais leves e
menos volumosos.
Este artigo dividido na seguinte forma: na seo II
apresentado a metodologia do trabalho, contendo a estrutura
a ser executada e a prova matemtica de que no modo de
conduo descontnua (MCD), o conversor para correo
do fator de potncia (CFP) funciona como uma fonte de
potncia; a seo III apresenta as dedues das equaes
para o projeto dos conversores e anlise das etapas de
operao, clculo das resistncias equivalentes dos
conversores, projeto do filtro de entrada do conversor CFP
e o dimensionamento dos semicondutores ; a seo IV so
apresentados os resultados obtidos em simulao pelo
software PSIM da topologia implementada e na seo V so
apresentadas as concluses deste trabalho.
II. METODOLOGIA
Nesta seo apresentada a metodologia de projeto dos
conversores para correo do fator de potncia e controle de
potncia.
A Figura 1 apresenta o diagrama geral do projeto a ser
executado, sendo uma estrutura composta por um conversor
sepic responsvel pela correo do fator de potncia e o
flyback pelo controle de potncia.

CA

Correo do
Fator de
Potncia
(CFP)

Controle de
Potncia

Carga

Figura 1- Diagrama do Projeto de Conversores CPF e CP.

O circuito apresenta uma tenso de alimentao de 127

V com frequncia de 60 Hz. Os estgio que compem o
projeto so: CFP atendendo as normas vigentes com relao

as harmnicas de correntes injetadas na rede pblica de

alimentao e controle de potncia (CP) entregue carga.
O estgio CFP implementado por um conversor sepic
operando no modo de conduo descontnua. Com uma
tenso de sada (barramento) de 300V e potncia de sada
de 35W. O prximo estgio CP implementado por um
conversor flyback, com tenso de sada de 200V,
rendimento 100% e frequncia de comutao de 40 kHz.
Na prxima seo ser apresentado o projeto dos
conversores, dedues e
dimensionamento dos
semicondutores.

(4)

Figura 2 - Anlise de Circuito do Conversor CC-CC

Partindo da premissa da eq. (1), isolando a resistncia

tem-se a equao (2):

III. DESENVOLVIMENTO
Para a CFP na literatura so apresentado diversos
conversores CC-CC como: buck. boost, buck-boost,
flyback, cuk, zeta e sepic [6]- [7], onde cada um apresenta
suas vantagens em determinadas aplicaes especficas, de
acordo com as exigncias de projeto: isolao do circuito,
tenso de sada, frequncia de comutao e etc. O conversor
utilizado para CFP atende norma IEC 61000-3-2,
mantendo a tenso de sada em 200V.
A tabela 1 realiza a comparao entre os conversores CCCC para CFP, mostrando os conversores sepic e flyback,
onde apresentam caractersticas favorveis para a
elaborao do projeto, tais como: no apresenta inverso de
Vout [5].

(2)

Sabendo que a potncia de entrada pode ser escrita como

apresenta a eq. (3), e com a eq. (4), tem-se:
=
=

2
2

(3)
(4)

Substituindo (4) em (3), tem-se a eq. (5):

=

Tabela 1- Propriedades dos conversores CC-CC para CFP

2 2
=
2
2

(5)

Fonte:

Conversores
CC-CC
Necessita de
filtro de
entrada
Possui
Isolao
Inverso
Vout
N de
Indutores
N de
Capacitores

sepic

cuk

flyback

No

No

Sim

buckboost
Sim

Considerando o conversor ideal pode-se afirmar na eq. (6):

=

Sim/No

Sim/No

Sim

No

No

Sim

No

Sim

A. Prova matemtica MCD Fonte de Potncia

Portanto, para o CFP ser utilizado um conversor CC-CC
sepic, sendo apresentado matematicamente no modo de
descontnua, o mesmo funciona como uma fonte de
potncia, sendo a potncia entregue a carga, sendo em
funo apenas da tenso de entrada, razo cclica,
frequncia de comutao e indutncia do conversor:
A potncia entregue do conversor dado pela eq. (1):
=

Assim substituindo eq.(1) na eq. (6), tem-se a eq. (7):

2

1
1

(6)

(7)

Realizando a substituio a eq.(7) em eq.(5), tem-se a eq.

(8):
=

2 2

(8)

Sabendo que:
=

(9)

Reescrevendo a eq. (8) em funo da eq.(9), tem-se a eq.

(10):

(1)
=

2 2

(10)

onde a resistncia equivalente dado pela deduo a seguir,

sendo analisado pelo circuito equivalente na Figura 2.
B. Anlise e Deduo das Equaes e Etapas de Operao
para o Projeto do Conversor Sepic

 Primeiro estgio de operao:

Esse estgio mostrado na Figura 3. As correntes nos
indutores so definidas como na eq. (11):

Corrente Mdia de Sada

A corrente mdia de sada a corrente mdia do diodo,
como mostra a Figura 6. O valor de pico dado pela eq.
(15):

Figura 3 - Primeiro Estgio de Operao

= +

= +

(11)
Figura 6 - Corrente no Diodo

Segundo estgio de operao:

O segundo estgio mostrado na Figura 4, onde as
correntes nos indutores so definidas pela, eq. (12):

(15)

onde,

+

O valor mdio de um perodo de comutao

determinado pela eq.(16-17):
,

=


( )
=

Figura 4- Segundo Estgio de Operao

= +

= +

, =

(12)

(16)

Este estgio termina quando iL1 = -iL2, apresentado na

eq. (13):

| |
=

onde:
=

, = ,

Terceiro Estgio de Operao

Este um estgio de roda-livre, como apresenta a Figura
5. Esta etapa dura at ao incio de um novo perodo de
comutao, representado na eq.(14):

= ,

(18)

Substituindo a eq.(16) na eq. (18), tem-se a eq. (19):

(14)

onde,
=

Figura 5 - Terceiro Estgio de Operao

(17)

Corrente de Entrada
Considerando 100% de Eficincia, ou seja, Pin = Pout,
tem-se a eq. (18):

= | |

(13)

(19)

 Operao no Modo de Operao Descontnua e

Parmetros de Condies Crticas, dado pelas eq. (2021):
+ <
( +

) <

(20)

(24)

(29)

(30)

e L2

e C1

(23)

Substituindo a eq. (17) na eq.(23), tem-se a eq.(24):

(28)

Portanto, o indutor L1,L2 e C1 pode ser obtido,

considerando o ripple da mxima corrente, apresentado nas
eq. (29-31):

(22)

Por outro lado, a corrente mdia de sada dada pela eq.

(23):
, =

(21)

A situao mais crtica, ocorre quando t = 90.

Portanto, para a operao MCD, tem-se a eq. (22):

<
+

+ )

(31)

C. Controle de Potncia Conversor Flyback

Deduo matemtica do conversor Flyback, sendo o
responsvel pelo controle de potncia entregue a carga, a
Figura 8 apresenta o circuito do mesmo:

onde, Ka um parmetro de projeto para o conversor sepic

dado pela eq. (25):
=

(25)

Com a condio das eq. (22) e (24), pode-se obter um

valor crtico para Ka para operao MCD, e pode ser
encontrado na eq.(26):
, =

( + )

(26)

Projeto dos indutores L1, L2 e C1

A indutncia equivalente Leq, pode ser obtida utilizando
a eq. (25), isolando a mesma tem-se a eq.(27):
=

Figura 8 - Conversor Flyback

Anlise de circuito Chave Fechada

=

(27)

O projeto dos indutores L1 e L2 so realizados,

considerando o valor de ripple da corrente de entrada.
Considerando a corrente de entrada apresentada na figura 7,
apresentado na equao (28):

(32)

Corrente na chave sw:

1 = 2 = 0
=

(33)

Corrente de pico:
, =

(34)

Tenso de bloqueio:
Figura 7 - Ripple da Corrente de Entrada

2 + + 0 = 0
= 2 0
1
=
0
2

(35)

Corrente no capacitor:

Pelo balano de potncia possvel deduzir o ganho

esttico:

(36)
=
= 0 0
( ) 02
=
2

Anlise de circuito Chave Aberta

0 1
=

2
=

(37)

0 1
2

(37)

2 = 0

(38)

D. Dimensionamento dos Semicondutores Utilizados no

Flyback

1
1 = 0
2

(39)

Tenso de bloqueio
= + 0

1
2

(40)

2 + + 0 = 0
1 0
=

= + .
= 300 + 200.0,655 = 430,9
= (

(41)
= (

Corrente no diodo
, = ,

1
2

(42)

(43)

1 = 2 = 0
= 0

(44)

=
2
=
2

300
) 200 = 658,3
0,655

= .
= 0,75.0,655 = 0,5

Anlise de Circuito Chave e diodo aberto

=

.
.

300.0,3
= 0,75
3. 103 . 40. 103

Corrente no capacitor

= 2

(46)

(45)

Diodo 1N4007
ID_CPF = 2,64A
VD_CPF = 400V
Mosfet IRF820
ISW_CPF = 2,5A
VSW_CPF = 500V

Figura 9 - Projeto de Conversores CC-CC para CFP e CP

E. Resistncia Equivalente do Conversor Flyback

=

(47)

2
2

(48)

(2 . )
1 .
= (
)
1
2.
( 2 . )
2 .
= (
)
2
2.

A potncia pode-se ser escrita da seguinte forma:

=

(49)

Realizando substituio das eq. acima (52-54),

determina-se a seguinte equao (55), sem depender da razo
cclica, frequncia de operao e da carga.

A resistncia equivalente pode ser expressa, pela

seguinte eq.(50):
=

(50)

Substituindo as equaes (47-49) na eq.(50), tem-se a

equao (51) da resistncia equivalente:
=

2
2

(55)

Ou ainda,

1 =

2 . 1
.
2

(56)

(51)
IV. RESULTADOS DA SIMULAO

Resistncia equivalente no conversor:

=

1 = 2 1

O circuito projetado apresentado na Figura 9, onde a

primeira parte composta pelo conversor sepic CPF e outra
parte o conversor flyback CF.

240
= 2,67
(0,3)

F. Prova Matemtica dos Conversores em MCD

Nesta seo apresentado que ambos os conversores
operam no modo de conduo descontnua e que a tenso de
barramento (sada do conversor CFP), depende apenas da
relao entre indutncias dos conversores, sendo
independente da razo cclica, frequncia de operao e da
carga.
Iniciando-se a deduo, apresentando o ganho esttico
de ambos conversores:

Anlise do CFP
Para o funcionamento adequado do conversor, em
aplicaes de fator de potncia, necessrio que a tenso
aplicada na entrada esteja em fase com a corrente que
fluir para a carga. A Figura 10 demostra os resultados
obtidos no projeto do CFP.

SEPIC
1
2 2
=
1
4

(52)
Figura 10 Tenso e Corrente na entrada do CPF.

Nesta anlise foi apresentada a tenso aplicada no

CPF e a corrente no indutor L1 do CPF.

FLYBACK
2
2
=
2
2

(53)

A sada do conversor sepic a entrada para o conversor

flyback, portanto a relao a seguir verdadeira:
1 = 2

(54)

Como a tenso de sada do conversor sepic independe da

carga, pode-se afirmar que RoutSEPIC = RoutFLYBACK. Com
isso, temos igualdades nas duas equaes de ganho esttico:

Figura 11 Tenso Retificada e Corrente na entrada do CPF.

A Figura 11 demostra o comportamento da tenso (aps

a ponte retificadora) e corrente aplicada na entrada do
conversor, o objetivo desse conversor a correo do fator
de potncia, ou seja, a tenso de entrada deve estar em fase
com a corrente solicitada pelo circuito, sendo comprovado
pela Figura 11.
Outro critrio que o CFP deve atender a tenso de sada
de 300 V com uma ondulao de 5%. A figura 12 apresenta
o resultado obtido.

Figura 14 Potncia de sada do CP.

A potncia obtida na sada do CP foi entorno de 34W,

um pouco abaixo do especificado, isso foi consequncia da
tenso de sada que tambm ficou um pouco abaixo do valor
estabelecido. Porm ficou muito prximo do valor ideal
(35W), como pode ser observado na Figura 14.
Dimensionamento do Semicondutores Sepic.
Figura 12 Tenso na sada do CFP.

No projeto foi especificado um tenso de 300 V e na

simulao obteve-se 293 V o qual muito prximo do valor
especificado. O ondulao da tenso especificada foi de 5%
o que equivale a 15 V, e como apresentado na Figura 12, o
resultado ficou dentro dos valores estabelecidos.

O dimensionamento dos semicondutores foi feito a

partir dos dados de tenso e corrente que os mesmos esto
sujeitos. A figura 15 apresenta o comportamento da tenso
e corrente na chave sw do sepic.

Anlise do CP
A outra etapa do trabalho consiste em projetar um
conversor flyback, para controle de potncia. O conversor
tem como especificao 200 V de tenso de sada e uma
ondulao da tenso de at 0,5%. A Figura 13 apresenta os
resultados obtidos.

Figura 15 Tenso e Corrente na Chave do CFP.

Posteriormente realizado o mesmo procedimento

para o conversor Flyback.

Figura 13 Tenso na sada do CP.

Na simulao obteve-se a tenso de sada de 196 V, e

uma ondulao um pouco acima do valor calculado, em torno
de 2%.
Outro ponto do projeto a potncia na sada, como o
conversor foi projetado com um rendimento de 100 % a
potncia na sada do conversor deve ser a mesma da entrada,
o qual foi fornecida pelo CFP, sendo uma especificao de
35W.

Figura 16 Tenso e Corrente na Chave do CP.

Pelas anlises feitas nas figuras 15 e 16, possvel

determinar a tenso e corrente que as chaves esto sujeitas,
como pode ser visto na tabela 2.
Tabela 2 Tenso e Corrente nas Chave.

Conversor
CFP
CP

Tenso (V)
458,2
426,8

Corrente (A)
2,28
0,76

Posteriormente foi realizada a anlise da tenso e

corrente nos diodos dos conversores. A figura 17 apresente
os resultados do conversor sepic.

Figura 17 Tenso e Corrente no Diodo do CFP.

Em seguida analisou-se o conversor flyback, apresentado

na figura 18 e sendo apresentado na tabela 3.

Figura 18 Tenso e Corrente no Diodo do CP.

Tabela 3 Tenso e Corrente no Diodos.

Conversor
CFP
CP

Tenso (V)
-478,4
-651,6

Corrente (A)
2,11
0,517

A partir dos dados das tabelas 2 e 3 foram escolhidos os

semicondutores.
Mosfet IRFPE40
Diodo 1N4007
Na figura 19 foi possvel analisar as harmnicas contidas no
sistema, onde apresenta a 3,5,7 e 9 harmnica.

Figura 19 - Anlise das Harmnicas

V. ANLISE DA NORMA IEC 61000-3-2

Essa norma refere-se s limitaes das harmnicas de
corrente injetadas na rede pblica de alimentao. Aplica-se
a equipamentos eltricos e eletrnicos que tenham uma

corrente de entrada de at 16 A por fase, conectado a uma rede

pblica de baixa tenso de 50 ou 60 Hz, com fase-neutro entre
220 e 240V.
Os equipamentos so classificados em quatro partes:
ClasseA: Equipamentos com alimentao trifsica
equilibrada; aparelhos de uso domstico, excluindo classe D.
ClasseB: Ferramentas portteis.
ClasseC: Dispositivos de iluminao.
ClasseD: Computadores pessoais, monitores de vdeo e
aparelhos de televiso, caso a corrente de entrada apresente a
forma de onda quadrada. A potncia ativa de entrada deve ser
igual ou inferior a 600W.
Os valores de cada harmnica so obtidos aps a passagem
do sinal por um filtro passa-baixa de primeira ordem com
constante de tempo de 1,5 s. Aplica-se a transformada discreta
de Fourier (DFT), com uma janela de medio de 4 a 30 ciclos
da fundamental. Calcula-se a mdia aritmtica dos valores da
DFT durante todo o perodo de observao.
A medio da potncia ativa feita de maneira anloga,
devendo-se tomar o mximo valor que ocorrer dentro do
perodo de observao. Esse o valor que um fabricante deve
indicar em seu produto.
As correntes harmnicas com valor de inferior a 0,6% da
corrente de entrada ou inferiores a 5mA no so consideradas.
Para a componente de ordem 21 ou superior, o valor
individual para cada uma delas pode exceder 50 % desde que
a corrente harmnica parcial de ordem mpar medida no
exceda o valor terico.
A Tabela 4 indica os valores mximos para os harmnicos
de corrente.
Tabela 4 - Harmnicos de Correntes

Ordem
da
Harmnica
Harm.
mpares
3
5
7
9
11
13
15n39

Classe
A

Corrente [A]

Classe
BCorrente [A]

Classe C %
da
fundamental

Classe
D

[mA/W]

2,3
1,14
0,77
0,40
0,33
0,21
0,15 =
15 / n

3,45
1,71
1,115
0,60
0,495
0,315
0,225 =
15 /n

30.FP
10
7
5
3
3
3

3,4
1,9
1,0
0,5
0,35
0,296
3,85/n

Harm.
Pares
2

1,08

1,62

0,43

0,645

0,3

0,45

8n40

0,23 =
8 /n

0,35 =
8/n

VI. CONCLUSO
Os conversores projetados tinham basicamente duas
funes principais, o conversor sepic tinha a funo de
corrigir o fator de potncia do sistema enquanto o conversor

flyback tinha a funo de garantir a potncia constante na sua

sada. No projeto do conversor sepic percebeu-se que o
principal objetivo foi atingido, ou seja, a tenso de entrada
manteve-se em fase com a corrente solicitada do circuito,
mantendo o fator de potncia unitrio. O conversor flyback
tinha como objetivo o controle de potncia, e a partir das
anlises feitas com os resultados das simulaes conclui-se
que o conversor atingiu um valor muito prximo da potncia
especificada em sua sada, dentro das especificaes.
Com a anlise da norma IEC61000-3-2 conclui-se que o
dispositivo analisado de classe C. A figura 19 indica que o
contedo harmnico do sinal de sada obedece aos requisitos
da norma, no ultrapassando os valores mximos permitidos
apresentados na tabela 4.

REFERNCIAS

[1] H. O e L. F, Harmonic Reduction in a Single Switch

Three-Phase Boost Rectifier with Order Harmonic
Injected PWM, IEEE - PESC, pp. 1266-1271, 1996.
[2] A. Prasad, Z. P.D e M. S, An Active Power Factor
Correction Technique for Three Phase Diode
Rectifiers, IEEE, pp. 58-65, 1989.
[3] S. ELTRICO, 2 - NORMAS RELATIVAS A FATOR
DE POTNCIA E DISTORO HARMNICA, 2006.
[4] A. Kirsten, Reator Eletrnico para Lmpadas de
Descarga em Alta, Santa Maria: Universidade Federal
de Santa Maria, 2011.
[5] J. Lopes, M. Menke, W. Venturini, F. Bisogno e .
Seidel, Reator Eletrnico Auto-Oscilante com Tenso
de Entrada Universal e Correo de Fator de
Potncia, Santa Maria: Universidade Federal de Santa
Maria, 2012.
[6] D. Simonetti, J. Sebastin e J. Uceda, The Discontinuos
Conduction Mode Sepic and Cuk Power Factor
Preregulators: Analysis and Design, IEEE
Transactions on Industrial Electronics, 1997.
[7] C. Moo, K. Lee, H. Cheng e W. Chen, A Single-Stage
High-Power-Factor Electronic Ballast with ZVS BuckBoost Conversion, IEEE Transactions on Industrial
Electronics , 2009.