Está en la página 1de 5

MAPA DE MEMORIAS

Es una estructura de datos, que indica cmo est distribuida la


memoria; adems la relacin entre direcciones lgicas y fsicas y
otros detalles de la arquitectura del computador. [tomado de 1]
EJERCICIO:
Se tiene un microprocesador (uP) de 16 lneas de direccin y 16 lneas de datos (64K- 16 b),
con el cual se desea controlar lo siguiente: Bloque de Memoria EPROM de 8K x 16 b; bloque
de memoria RAM de 6K x 16 b; 16 Intrerruptores; 8 leds y una conversor Anlogo Digital
(A/D) de 8 bits. Se dispone de memorias EPROM 2732 (4 k x 8b), RAM 6116 (2 k -8 b); Demux
(3 a 8); 74ls373 (latch) y 74ls244 Buffer.
1. Descripcin de elementos:
74ls373 o 74ls 374 es un latch 3 estados; est formado por FF tipo D (permite almacenar un
bit); se emplea para conectar el bus de datos con los leds.(no puedo conectar directamente los
leds ya que la informacin con el bus de datos varia constantemente y los leds cambiaria de
estado a cada instante).
E
H
H
L
X

OE
L
L
L
H

D
H
L
X
X

Q
H
L
Q0
Z

H=Alto; L=
Bajo
X= Cualquier estado
Z= Alta impedancia
Q0= estado anterior

Figura 1. [Tomada de 2]

Tabla de verdad

74ls244 : Es un buffer de tres estados y empleo para conectar los interruptores hacia el bus de
datos; mientras G este en 0L se lee los interruptores, si est en 1L la salida es Z.

G
L
L
H

A
L
H
x

B
L
H
Z

En realidad tiene la
siguiente
nomenclatura:
entrada 1A1, 1A2
hasta 2A4.
Salidas 1Y1 hasta
2Y4

Figura 2. [Tomada de 2]

Si dese mayor informacin se puede revisar el datasheet de los elementos.

Tablas de verdad:
A14 A13 A12 7 6 5 4 3 2 1 0
C
B
A
Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0
0
0
0 1 1 1 1 1 1 1 0
0
0
1 1 1 1 1 1 1 0 1
0
1
0 1 1 1 1 1 0 1 1
0
1
1 1 1 1 1 0 1 1 1
1
0
0 1 1 1 0 1 1 1 1
1
0
1 1 1 0 1 1 1 1 1
1
1
0 1 0 1 1 1 1 1 1
1
1
1 0 1 1 1 1 1 1 1

5 RD G
0 0 0
0 1 1
1 1 1
1 1 1
TV2: Tabla de verdad
para el buffer se activa
con 0L

TV1: Tabla de verdad del demux

7 WR E
0
0 0
0
1 1
1
1 1
1
1 1
TV4: Tabla de verdad
para WR del AD, en cambio de
estado a 0 empieza la conversion

7 RD G
0 0 0
0 1 1
1 1 1
1 1 1
TV5: Tabla de verdad
para RD del AD, en
cambio de 1 a 0 coloca el
dato en pines de salida

6 WR E
0
0 1
0
1 0
1
1 0
1
1 0
TV3: Tabla de verdad
para el latch se activa
con 1L en E

32 k
4k
4k
4k
4k
4k
2k
2k
2k
2k
2k
2k

Replica de todo el
proceso anterior (32 K)

LIBRE
LIBRE

L (74244)

J (2732)
H (2732)

A/D

M (74374)
K (74244)
I (2732)
G (2732)

Replica de Replica de
F
E

F (6116)

E (6116)

Replica de Replica de
D
C

D (6116)

C (6116)

Replica de Replica de
B
A

B (6116)
D15

A
D8 D7

Datos bits ms
significativos

1 x
x
x
x
x
x
x
x
x
x
x
x
x
x
x
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
1
1
1
1
1
1
1
1
1
1
1
1
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0

0
0
0
0

1
1
1
0

0
0
0
1

1
0
0
1

0
1
0
1

0
1
0
1

0
1
0
1

0
1
0
1

0
1
0
1

0
1
0
1

0
1
0
1

0
1
0
1

0
1
0
1

0
1
0
1

0
1
0
1

0
0
0
0

0
0
0
0

0
0
0
0

1
1
1
0

1
0
0
1

0
1
0
1

0
1
0
1

0
1
0
1

0
1
0
1

0
1
0
1

0
1
0
1

0
1
0
1

0
1
0
1

0
1
0
1

0
1
0
1

0
1
0
1

0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
(6116)
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
D0 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0

Datos bits menos


significativos

Lineas de
demux

Las 11 lineas de dirrecciom que conecto a la 6116 (2k)


Las 12 lineas de dirreccion que conecto a la 2732 (4k)

Depende
de A14,
A13, A12
7
6
5
4
3

0
Salida del
Demux en
OL

Se produce replicas en las memorias RAM (6116) porque es de 2K (11 lneas de direccin)y no le afecta lo que este en A11, independientemente
que este 0L o 1L (en A11) tengo acceso a la RAM.

La zona de las EPROM no hay replicas porque en este caso si utilizo las 12 lneas de direccin (Memoria de 4K)

La zona K y L se emplean para la lectura del estado de los interruptores.

La zona M empleo para la escritura en los leds (En este caso lo 8 bits ms significativos no les utilizo)

La zona N empleo para el conversor A/D y como es de 8 bits, los 8 ms significativos no utilizo.

Tanto en las zonas de los interruptores, leds y conversor AD no empleo las lneas de direccin A0 hasta A11 (no me importa en qu estado estn)
por eso
se les agrupa en 4k.

Al no utilizar A15 cuando esta est en 1L ; se va a producir rplicas de todo el proceso ya que al igual que en la zona de RAM.

BIBLIOGRAFIA.
1. http://es.wikipedia.org/wiki/Mapa_de_memoria,
2. SOTOMAYOR, Nelson; Control con Microcontroladores, EPN, 2009