Está en la página 1de 6

Universidad pontificia de Salamanca en Madrid

Facultad / Escuela Universitaria de Informtica


Circuitos y Sistemas Digitales (Teora)
Alberto Azan Montero

Tema 11. Autmatas construidos con memorias.


11.1. Introduccin.
Se puede sacar mucha ventaja de las particularidades de los
biestables D a la hora de implementar autmatas. Recurdese que en este
tipo de biestables, el valor de la entrada sncrona pasa a ser el estado
del biestable cuando el reloj lo permita.
Una
idea
interesante
consiste
en
construir
los
bloques
combinacionales para calcular el estado siguiente y la/s salida/s del
autmata no de forma cableada (empleando puertas lgicas y mdulos MSI)
sino de forma programada (empleando memorias de tipo ROM). Puesto que,
hoy en da, existen memorias ROM que pueden reprogramarse (memorias
EEPROM), es fcil cambiar la funcionalidad del autmata sin necesidad de
cambiar el hardware, sino simplemente volviendo a programar la memoria.
11.2. Memorias ROM. Definicin, principio de funcionamiento y tipos.
Las memorias ROM (acrnimo de la denominacin sajona Read Only
Memories) son memorias de acceso individual aleatorio a los datos (tipo
RAM, de la denominacin sajona Random Access Memories), esto es,
memorias construidas de forma que, cuando se intenta acceder al dato,
ste queda disponible siempre en un tiempo determinado, que es el mismo
para todos los datos de la memoria, independientemente de su posicin.
Existen
diferentes
Fundamentalmente, son:

modalidades

de

este

tipo

de

memorias.

ROM. Se graban durante su proceso de fabricacin, y no es


posible modificar el contenido de la memoria. Su estructura
fsica se muestra en la siguiente figura.
Matriz de la memoria

.
.
.

0
1
.
.
.

n-2
n-1

0
1
.
.
.
2n-2

...
.
.
.

.
.
.

...
...
...

.
.
.

...

2n-1

...
Decodificador
direcciones

Dm-1

Dm-2... D1

D0

Fig. 11.2.1. Esquema de una memoria ROM, mostrando


tanto el decodificador de direcciones
como la matriz de bits.

Universidad pontificia de Salamanca en Madrid


Facultad / Escuela Universitaria de Informtica
Circuitos y Sistemas Digitales (Teora)
Alberto Azan Montero

Obsrvese que entre las filas y las columnas de la ROM existen


pequeos diodos que hacen que cuando se seleccione el dato
deseado, aparezca una corriente a travs de las columnas que
tienen conectado algn ctodo de diodo. En general, se suelen
emplear transistores de forma que no disminuya la corriente de
salida para aquellas filas de la matriz grabadas con muchos unos
(ello supondra tener que repartir la corriente de salida del
decodificador entre un elevado nmero de columnas). Estos
transistores toman una alimentacin ajena normalmente al
decodificador. Adems, puede implementarse internamente la
electrnica necesaria para la adaptacin de niveles lgicos para
otros dispositivos.
Existe una representacin esquemtica de los contenidos de la
memoria en forma de tabla. Para la ROM anterior,
Direcciones de memoria
010)
110)
...
2n-210)
2n-110)

Contenidos
10...0
10...1
.....
11...1
00...1

Tabla 11.2.2. Mapa de bits de la memoria

El principal inconveniente de las ROM es que debe grabarse en su


fabricacin, es decir, encargarse, y este no es un procedimiento
econmico para pequeas series. Una alternativa son las memorias

PROM (Programmable ROM). Conceptualmente hablando, son idnticas


a las anteriores, con una sla diferencia, que las hace ms
econmicas, en general, para pequeas series. Esta diferencia es
que se pueden grabar una sla vez. La PROM sale de fbrica con
todas las conexiones fila-columna establecidas con finas uniones
PN (la matriz original es de unos). Aplicando corrientes
elctricas elevadas, se pueden fundir algunas de estas uniones,
en un proceso irreversible que graba los ceros en la matriz.

Adems de estas dos, se tienen:

EPROM (Erasable-Programmable ROM). Soportan varios ciclos de


borrado (que se hace con luz ultravioleta a travs de una
ventana en su parte superior) y escritura (que se hace aplicando
tensiones adecuadas, una vez hecho el borrado).

EEROM (Electrically-Erasable ROM). Iguales que las anteriores,


pero en las que los ciclos de borrado y grabacin slo se
efectan aplicando tensiones especiales.

EAROM
(Electrically-Alterable
ROM).
Son
memorias
que,
a
diferencia de las EPROM y EEROM, no necesitan un borrado previo

Universidad pontificia de Salamanca en Madrid


Facultad / Escuela Universitaria de Informtica
Circuitos y Sistemas Digitales (Teora)
Alberto Azan Montero

antes del ciclo de grabacin. Un ejemplo de ellas, que se est


implantando cada vez con mayor fuerza, son las memorias Flash.
11.3. Diseo de autmatas con memorias ROM.
El procedimiento para disear autmatas con memorias ROM sigue los
pasos vistos en el captulo anterior, a excepcin de que normalmente, en
el paso se eligen biestables de tipo D para minimizar el ancho de
palabra de la ROM y que no es necesario el paso (lgica programada).

Identificar, del enunciado del problema, las posibles entradas al


autmata y las posibles salidas que ste puede producir. Codificar
estas entradas y salidas, con el nmero de bits adecuados. As, por
ejemplo, si se tienen N posibles entradas distintas, necesitaremos
n log2 N bits, En-1...E0 . En cambio, si se tienen L salidas
distintas, necesitaremos l log2 L bits, Zl-1...Z0.

Dibujar el diagrama de flujo (flujograma) del autmata. En este


flujograma debe recogerse la evolucin de los estados y salidas del
autmata en funcin del estado actual y sus entradas binarias.
Recurdese que en un autmata de tipo Mealy el diagrama de flujo es
considerablemente distinto del de un autmata de tipo Moore. Por
conveniencia, repetimos aqu ambos tipos de diagrama de flujo:
q(t)

q(t)

z
e/z

e/z

q(t+1)

q(t+1)

(a)

q(t+1)

q(t+1)

(b)

Fig. 11.3.1. Comparacin de los diagramas de flujo de un autmata de tipo Mealy (a), y
de un autmata de tipo Moore (b).

Efectuar la tabla de transiciones. Esta tabla recoge la informacin del


flujograma en un formato distinto, que facilita su paso a tabla de
verdad. A continuacin se ofrece el aspecto que presenta esta tabla
para un autmata de tipo Mealy y un autmata de tipo Moore.

Universidad pontificia de Salamanca en Madrid


Facultad / Escuela Universitaria de Informtica
Circuitos y Sistemas Digitales (Teora)
Alberto Azan Montero

Estado
inicial

Estado
inicial

Entradas

Entradas

Es

Es

Estado
siguiente/Salida

Estado
siguiente

Qs(t)

Qs(t)
Qs(t+1)/Zs

Salida

Zs
Qs(t+1)

(a)

(b)

Tabla 11.3.2. Comparacin de las tablas de transicin de estado de un autmata de tipo Mealy (a), y
de un autmata de tipo Moore (b).

Efectuar la minimizacin de estados, en su caso. Esto es, intentar


reducir el nmero de estados al mnimo, sin que el autmata deje por
ello de cumplir la misma funcin. Cuanto mayor sea la reduccin en el
nmero de estados, menor ser el tamao de la ROM en nmero de
palabras.

Una vez llevado a cabo el proceso de minimizacin, deducir el nmero de


estados distinguibles en los que se puede encontrar el autmata.
Codificar estos estados, eligiendo un nmero de bits adecuado. En
general, si se tienen M estados distintos, se necesitarn
m log2 M
bits, Qm-1...Q0.
Realizar la tabla de verdad del autmata, tal y como se muestra a
continuacin, eligiendo el tipo de biestables que se van a emplear para
su construccin (tipo JK, tipo T, tipo D).

Entrada/s
Es

Estado
Inicial
Qs(t)

Estado
Siguiente
Qs(t+1)

Entradas
sncronas a
los
biestables D
( T)

Salidas
Zs

Tabla 11.3.3. Tabla de verdad.

Grabar la memoria ROM con los contenidos de las columnas 4 (entradas


sncronas) y 5 (salida/s), y realimentar el circuito de memoria
(biestables) con las salidas de la ROM que implementan el cambio de
estado.

Universidad pontificia de Salamanca en Madrid


Facultad / Escuela Universitaria de Informtica
Circuitos y Sistemas Digitales (Teora)
Alberto Azan Montero

En el captulo anterior se abordaba el problema de construir un


autmata de tipo Mealy reconocedor de la secuencia 101 a travs de su
nica lnea de entrada, empleando biestables JK y puertas. Si en lugar de
tomar este tipo de biestables se tomasen biestables de tipo D, la tabla
de verdad de dicho autmata ser:

Entrada/s
E
0
0
0
0
1
1
1
1

Estado
Inicial
Q1(t) Q0(t)
0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1

Entradas
sncronas a
los
biestables
D1
D0
0
0
1
0
0
0
x
x
0
1
0
1
0
1
x
x

Estado
Siguiente
Q1(t+1)Q0(t+1)
0
1
0
x
0
0
0
x

0
0
0
x
1
1
1
x

Salida
Z
0
0
0
x
0
0
1
x

Tabla 11.3.4. Tabla de verdad del autmata anterior.

El autmata programado necesitara como recurso adicional una


memoria ROM de 8*3 (8 palabras de 3 bits cada una), que habra que grabar
como se indica en la figura:
E
ROM
8*3

Master
CK

MEMORIA
D

CK

CK

0
1
2
3
4
5
6
7

0
1
0
x
0
0
0
x

0
0
0
x
1
1
1
x

0
0
0
x
0
0
1
x

Fig. 11.3.5. Diseo final del autmata con memoria ROM.

Universidad pontificia de Salamanca en Madrid


Facultad / Escuela Universitaria de Informtica
Circuitos y Sistemas Digitales (Teora)
Alberto Azan Montero

BIBLIOGRAFA
[1] Diseo Lgico, Antonio Lloris, Alberto Prieto.
Hill, 1.996.
[2] Circuitos Lgicos, Gustavo Lpez Rubio.
2000.

Ed. McGraw-

Segunda edicin,

[3] Introduccin a las computadoras. Estructura y programacin,


Alfonso Alejandre, Luis Azorn Tobas, Gustavo Lpez Rubio.