ELECTRNICA DIGITAL

Tema:
CIRCUITOS SECUENCIALES

Nro. DD 106
Pg 1 de 10
Cdigo
Semestre
Grupo

1. OBJETIVOS

Obtener las tablas de verdad de llos Flip Flop: RS,D,JK y T .

Identificar las diferencias entre un Flip Flop y un Latch de tipo D
Observar el efecto del reloj en los Flip Flop temporizados y en la sincrona de
entrada-salidas

2. REQUERIMIENTOS

01 Mdulo WishMaker
Compuertas Lgicas, familia TTL
Software de simulacin de circuitos

3. FUNDAMENTO TERICO
Los circuitos combinatorios son parte fundamental de los sistemas digitales; pero en la mayora
de las aplicaciones se requieren de elementos de memoria que contemplen el procesamiento de
la informacin. Los sistemas que contemplan parte combinatoria y los elementos de memoria se
les conoce como circuitos secuenciales.
En un sistema de este tipo, la salida presente no depende slo de la combinacin presente a la
entrada, sino de la secuencia en que se hayan aplicado los valores de entrada anteriores. Estos
estados son almacenados precisamente en los elementos de memoria antes mencionados.

Como se observa en la figura, el circuito secuencial consta de un lazo de retroalimentacin, que

toma informacin de algn punto del circuito, la memoriza y la presenta en la entrada de tal forma
que el funcionamiento se basa en una secuencia de informaciones que en conjunto, determinan
las salidas presentes.

Primera Parte: Celdas bsicas con compuertas

Nro. DD-106
Pgina 2 de 10

ELECTRNICA DIGITAL

Celda Bsica RS
1. Implemente el circuito de la figura 1.3. Colocando LEDs a las salidas,
polarizados mediante resistencias de 220.

Figura 1.3: Celda Bsica RS con compuertas NORs

2. Obtenga la tabla de verdad caracterstica y anote los resultados en la tabla
1.1
NOTA: Verifique siempre las condiciones iniciales.

Qt

Qt+1

Qt+1

Tabla 1.1: Tabla de verdad de la celda bsica RS

Explique, que sucede cuando S=1 y R=1, con las salidas Q y Q, si se cumple en este caso
con las definicin de Flip Flop.

Nro. DD-106
Pgina 3 de 10

ELECTRNICA DIGITAL

Celda Bsica RS Temporizada

3. Modifique el circuito de la figura 1.3 para obtener el de la figura 1.4

Figura 1.4: Celda Bsica RS Temporizada.

4. Obtenga la tabla de verdad, para este circuito. Simule el pulso de reloj con
el interruptor CLK. Anote los resultados en la tabla 1.2 Compare las dos
tablas. Cul es la diferencia?. Concluya

CLK=0
Qt

Qt+1

CLK=1
Qt+1
0
1

Qt+1

Qt+1
1
1

1
0

Tabla 1.2: Tabla de verdad para la celda RS temporizada

Que sucede con las salidas Q y Q cuando CLK esta en el nivel bajo?
Que pasa con las salidas Q y Q cuando a CLK se le da un pulso de entrada (pasa de 0 a 1 y a
0), cul es la funcin principal de la entrada CLK?

Flip Flop D activado por nivel (latch)

Nro. DD-106
Pgina 4 de 10

ELECTRNICA DIGITAL

5. Modifique el circuito de la figura 1.4 para obtener el latch tipo D de la figura

1.5. Conecte sus entradas como se indica y coloque LEDs a las salidas,
polarizados mediante resistencias de 220 .

Figura 1.5: Flip Flop tipo D activado por nivel

6. Obtenga la tabla de verdad caracterstica, teniendo en cuidado de
establecer en el circuito las condiciones iniciales correctas. Anote los
resultados en la tabla 1.3.
7.
CLK

Qt

Qt+1

Qt+1
0

Tabla 1.3. Tabla de verdad para el Latch D

8. Invierta las entradas D y CLK y repita el paso 6. Analice y concluya.

Segunda Parte: Circuitos Integrados Flip Flops

Flip Flop JK

Nro. DD-106
Pgina 5 de 10

ELECTRNICA DIGITAL

Simule el circuito de la figura. Revise primero la hoja de datos del CI 7476 en

el manual ECG o bsquelo en internet. Este circuito contiene dos FF JK con
Preset y Clear.
Todo FF tiene como mnimo dos salidas complementarias (Q y Q) y una
entrada de Clock (CLK). Adems tiene dos tipos de entradas: Sncronas y
Asncronas.
El experimento constar de dos partes: obtencin de la tabla de verdad del
FF-JK y la verificacin de la operacin de las entradas asncronas Preset y
Clear.

Coloque Preset y Clear a 1 para desactivarlos. El clock (Cp) se activa con el

flanco de bajada (), esto quiere decir que cuando el Cp pase de 1 a 0 recin
se producir la funcin lgica correspondiente. Usando Logic Switch en las
entradas J y K, determine la tabla de verdad. Para poder probar la ltima
opcin J=K=1 conecte un osciloscopio y la salida de la onda cuadrada de su
modulo conctela a la entrada de la seal de clock del FF.

Q(t)

Q(t+1)

Coloque la entrada de Preset a 0 y Clear a 1 (Preset Activo) y observe Q. Ahora opere entradas
sncronas y CP. Qu sucede con Q?

ELECTRNICA DIGITAL

Nro. DD-106
Pgina 6 de 10

.
Coloque Preset a 1 y Clear a 0 (Clear Activo) y observe Q. Ahora opere entradas sncronas y CP.
Qu sucede con Q?

.
Coloque Preset a 0 y Clear a 0 y observe Q. Ahora opere entradas sncronas y CP. Qu
observa?

I.

OBSERVACIONES Y CONCLUSIONES
(Dar como mnimo 7 observaciones y 7 conclusiones)

ELECTRNICA DIGITAL

Nro. DD-106
Pgina 7 de 10

OBSERVACIONES

1.
.
2.
.
3.
.
4.
.
5.
.
6.
.
7.
.

CONCLUSIONES

1.
.
2.
.
3.
.
4.
.
5.
.
6.
.
7.
.

ANEXOS:

1. Celdas bsicas con compuertas

ELECTRNICA DIGITAL

2. Celda Bsica RS Temporizada

3. Flip Flop D activado por nivel (latch)

Nro. DD-106
Pgina 8 de 10

ELECTRNICA DIGITAL

4. Circuitos Integrados Flip Flop

Nro. DD-106
Pgina 9 de 10