2015 M1T1 Arquitectura E S

MDULO 1
Fundamentos bsicos del sistema

de entrada/salida (E/S)
Tema 1.- Arquitectura del sistema de E/S
Tema 2.- Mecanismos de sincronizacin
Tema 3.- Mtodos de transferencia de datos
Tema 4: Anlisis, seleccin y evaluacin de computadores
Actualizado:
28 enero 2015
TEMA 1: Arquitectura del sistema de E/S

La E/S en el computador
Conexin entre dispositivos de E/S, memoria y procesador
Elementos bsicos de la E/S
Interfaces
Perifricos
El sistema operativo y los dispositivos de E/S

Operaciones de E/S
Direccionamiento de la E/S
Decodificador de direcciones
Protocolos de comunicacin
Clasificacin de los dispositivos perifricos

Casos de estudio: puertos de E/S en el IBM-PC
Bibliografa:
Captulo 6 de [Stal-00] y [Patt-00]
Perifricos e Interfaces
M1T1: Arquitectura del sistema de E/S
Componentes
bsicos
de
arquitectura Von-Neumann
la
Unidad Central de Proceso (CPU)

Unidad de control + registros +
unidades funcionales
Funcin: Ejecuta las instrucciones
Mundo externo
- Entrada: Informacin a procesar
- Salida: Resultados
Memoria
Almacenamiento de instrucciones y
datos
Sistema de entrada/salida
Interfaz con el exterior. Permite el
intercambio de informacin con
dispositivos externos.
Sistema de interconexin de los

componentes
Buses de interconexin
Organizacin jerarqua de los buses
para mejorar prestaciones del sistema.
Conexin entre dispositivos de E/S, procesador y

memoria
Interconexin de los componentes
Conexin a travs de buses
Bus: Canal de comunicacin compartido, que utiliza un conjunto de cables o vas de
comunicacin para conectar mltiples subsistemas.
Mltiples buses organizados jerrquicamente para mejorar las prestaciones
Un solo bus compartido
Processor
Jerarqua de buses
Interrupts
Cache
Memory I/O bus
Main
memory
I/O
controller
Disk
Disk
I/O
controller
I/O
controller
Graphics
output
Network

Interfaces
Perifricos

Operaciones de E/S


Dos componentes bsicos:
Interfaz (o controlador) + perifrico
Interfaz (o mdulo de E/S, [Stalling-00])

Sistema mixto hardware/software que permite la conexin del perifrico a los buses del sistema
para establecer la comunicacin con el procesador y/o memoria.
De complejidad variable acorde a la aplicacin y prestaciones del computador. Denominaciones:
Controlador de E/S (microcomputadores) Interfaz de E/S canal de E/S (grandes computadores)
Ejemplo: Controlador de teclado Interfaz externa RS-232C sist. almacenamiento altas prestaciones
Perifrico
Dispositivo hardware (electrnico, mecnico u ptico) que posibilita la comunicacin del
computador con el mundo externo (un humano u otra mquina).
E/S de datos: teclado, pantalla, ratn, impresora, joystick,
Almacenamiento: disco, flash, cinta,
La conexin del sistema de E/S lleva asociado el estudio de:

Cronogramas y mecanismos de sincronizacin de las seales
Estructura y programacin de los interfaces
Los perifricos no se conectan directamente al bus del sistema: necesitan de un interfaz
Capas de software del Sistema Operativo orientadas al manejo de dispositivos de E/S (drivers).
Esquema general
Bus del sistema
Procesador
Memoria
8085
8085
Interfaz/Controlador/Mdulo de E/S
Conexin del perifrico al bus sistema
Reconoce y genera direcciones
Programador: Visible como un conjunto de registros
Complejidad variable segn prestaciones del computador
Controlador procesador de E/S
Permite conjuntamente con el Sistema Operativo una
visin simplificada del perifrico
BUS
EMA
Interfaz/
Controlador/
Mdulo E/S
Perifrico
Una operacin de E/S consiste en:
Comprobar si el dispositivo est listo (leer
registro de estado)
Enviar parmetros de la operacin (registro de
control)
Transferir el dato (registro de datos)
Terminacin (registro de control/estado)
Arquitectura y estructura de un interfaz de E/S

Lgica de interfaz
a dispositivo
externo
.
.
.
Registro de datos
Lneas de control
Lneas de datos
Lneas de direcciones
Status
Registro control/estado
Control
Datos
Status
Lgica de
control E/S
Lgica de interfaz
a dispositivo
externo
Perifricos
- Impresoras
- Discos
-Teclados
- Pantallas
-
Control
Datos
Controlador de E/S
Conexin al
bus del sistema
Conexin al perifrico
Funciones del interfaz o controlador E/S
- Protocolos comunicacin
- Sincronizacin y temporizacin
- Direccionamiento reg. controlador
- Decodificacin de rdenes
-Transferencias de datos
- Informacin de estado
Control y temporizacin
Comunicacin con el procesador
Comunicacin con los dispositivos
Almacenamiento temporal de datos para amortiguar
diferencias de velocidad entre CPU y perifrico
Deteccin de errores
Otras:
Conversin de longitud y formato de los datos.
Adaptacin de seales elctricas
las
- Tipo de interfaz: Serie o paralelo

- Sincronizacin y temporizacin
- Intercambio de:
- rdenes
- Datos
- Estado
Perifrico
Caractersticas generales
Dispositivo fsico desarrollado usando una
o mltiples tecnologas
Modelo de dispositivo externo
Elctrica, electrnica, mecnica, qumica,

etc
Permite el intercambio de datos entre el

computador y el exterior
Conexin al computador a travs del
interfaz o bus de E/S adecuado
al controlador de E/S
Control
Estado
Lgica
de control
Transductor
Convierte las seales elctricas asociadas al
dato a otra forma de energa en el caso de la
salida, y viceversa, en el caso de una
entrada.
Ejemplos:
Salida: Impresora de impacto (agujas)
Datos
Buffer
Transductor
Datos
seales especficas del perifrico

Ej: cabezal impresora
conversin de energas??
Entrada: Ratn
conversin de energas??
Ejemplo: Controlador de teclado y display de 7-seg

Interfaz o controlador
Teclado
Procesador
Bus del sistema

microcomputador
Display 7-seg
10

Interfaces
Perifricos

Operaciones de E/S

11

Objetivos bsicos de un sistema operativo (SO)
Comodidad
Hace que el computador sea ms fcil y cmodo de utilizar
Eficiencia
Permite un uso eficiente de los recursos del computador.
El SO juega un papel muy importante en la entrada/salida de un computador.

Acta como interfaz entre el hardware y el programa que pide E/S.
Se encarga del conjunto particular de instrucciones y seales de control que necesita un dispositivo de E/S
para que funcione correctamente.
El programador puede pensar simplemente en trminos de lecturas y escrituras (printf(), read(), write(), )
sin preocuparse del control a bajo nivel de los dispositivos.
Otras reas en las que el SO proporciona servicios
Creacin de programas
Ejecucin de programas
Acceso controlado a los ficheros
Acceso al sistema y gestin y control de usuarios
Deteccin de errores y respuestas
Contabilidad y estadsticas
12
Caractersticas bsicas de los sistemas de E/S

Sistema compartido
El sistema de E/S de un computador es compartido por mltiples programas que utilizan
el procesador
Uso de interrupciones
Los sistemas de E/S utilizan, con frecuencia, interrupciones para solicitar la atencin del
procesador (sincronizacin).
Las interrupciones deben ser tratadas por el SO y hacen que el procesador cambie al
modo supervisor o kernel.
Complejidad del bajo nivel

El control a bajo nivel de un dispositivo de E/S es complejo
Gestin de un conjunto de eventos concurrentes
Los requerimientos para el correcto control son con frecuencia muy detallados
Cronogramas de seales de control, datos y estado
13
Soporte del Sistema Operativo al sistema de E/S

1. Proporcionar proteccin a los recursos de E/S compartidos
Garantiza que un programa de usuario slo pueda acceder a partes de un dispositivo de

E/S en las que el usuario tiene derechos.
2. Proporcionar abstracciones (capas de software) para acceder a los dispositivos

a travs de rutinas (drivers) que tratan las operaciones de bajo nivel de los
dispositivos.
3. Manejar las interrupciones generadas por los dispositivos de E/S (de igual
forma que trata las posibles excepciones generadas por los programas)
4. Proporcionar acceso equitativo a los recursos de E/S compartidos
5. Planificar los accesos con el fin de mejorar la productividad del sistema.
14
Comunicacin entre el SO y los dispositivos de E/S

Bsicamente, se distinguen los siguientes niveles de comunicacin:
Envo de rdenes a los dispositivos de E/S
Direccionamiento de los dispositivos de E/S
Como puertos de E/S o como memoria (memory-mapped I/O)
Sincronizacin
Es necesario la sincronizacin entre procesador y perifrico debido a las diferencias de
velocidad de los mismos.
El dispositivo de E/S debe notificar al SO cuando ha completado una operacin o ha
encontrado un error.
Mtodos de sincronizacin:
Consulta (polling)
Interrupciones
Transferencia de datos entre memoria y dispositivos de E/S

Mtodos de transferencia
Por programa
Acceso directo a memoria (DMA)
Procesadores especializados de E/S
15

Interfaces
Perifricos

Operaciones de E/S

16
Operaciones de E/S
Desde la programacin a bajo nivel, los dispositivos de E/S se ven como un
conjunto de registros a travs de los que realizamos las operaciones E/S.
Aspectos involucrados en una operacin de E/S:
Direccionamiento
Cada registro del mdulo de E/S o controlador/interfaz tiene asignada una direccin
A estos registros se les suele llamar PUERTOS (ports)
La direccin de un puerto se enva a travs del bus de direcciones del sistema
Posibilidad de que las seales fsicas para direcciones y datos sean compartidas
Buses multiplexados: se necesita de una seal que indique cuando hay direcciones o datos.
8086: Address Latch Enable (ALE)
La direccin nos permite seleccionar un puerto para realizar una operacin de lectura o
escritura
Tipo de operacin
Lectura, escritura, lectura-modificacin-escritura
El tipo de operacin se indica con las seales de control del bus
Temporizacin
La transferencia de informacin se realiza de acuerdo al diagrama de tiempos o cronograma y
el protocolo que fije el bus o interfaz al que se realiza la conexin.
17
Operaciones de E/S:
Direccionamiento de puertos de E/S (I)
Puertos mapeados como E/S (port-mapped I/O)
Los espacios de memoria y de E/S estn separados
El procesador dispone de una seal de control que indica cuando se accede a uno u otro
espacio. Por ejemplo, el bus de sistema del uP8086 dispone de la seal M/IO (1:
espacio de memoria; 0: espacio de E/S).
Tipos de instrucciones para acceder a los espacios de memoria y de E/S
Seal M/IO = 1
Acceso a puertos de E/S (in-out)
1000
IN
AL,28
OUT 28, AL
; Lectura puerto 28
; escritura puerto 28
Seal M/IO = 0
Espacio de
E/S (64 KB)
Li r2, 1000 ; Carga r2 con 1000

Lw r2, 0(r2) ; Lectura posic. 1000
Sw r2, 0(r2) ; Escritura posic. 1000
Espacio de memoria (4 GB)
Acceso a memoria (load, store)
28
18
Operaciones de E/S:
Direccionamiento de puertos de E/S (II)
Puertos mapeados como memoria (memory-mapped I/O)
No se distingue entre los espacios de memoria y de E/S
Los registros de los controladores de E/S se direccionan como posiciones de memoria.
Instrucciones de Load y Store para acceder tanto a memoria como a los puertos de
E/S.
FFFF0000H
Acceso a puertos de E/S mapeados

como memoria
Li r2, FFFF0000H
Load r1, 0(r2)
Store r1, 0(r2)
Memoria
4 GB
E/S
Puertos de E/S
; Carga r2 direccin del registro de E/S

; Lectura puerto
; Escritura puerto
Proporciona cierta facilidad para el acceso a los puertos al poder

aprovechar los modos de direccionamiento de la arquitectura del
procesador en las operaciones de entrada/salida.
19
Operaciones de E/S:
Mecanismo de decodificacin de direcciones
Genera las seales de seleccin (chip select) de los mltiples dispositivos interconectados en un
sistema a partir de las seales del bus de direcciones.
Mltiples soluciones:
Decodificacin centralizada mediante decodificadores u otros dispositivos conectados al bus del
sistema.
Cada interfaz puede tener un conjunto de puentes (jumpers) que nos permite definir la direccin
donde se ubican los diferentes registros internos.
Decodificador centralizado
Decodificador en interfaz (local)
cs: 0x9E
20
Operaciones de E/S:
Protocolo
El intercambio de informacin se realiza de acuerdo a unas reglas que exige la
activacin de las diferentes seales de los buses de acuerdo a una temporizacin para
que cada dispositivo pueda enviar y recibir informacin de forma comprensible.
Funciones
Poner en atencin al otro dispositivo

Identificar/direccionar componente
Transferir datos y solicitar retransmisin de datos errneos
Finalizar una operacin de transferencia
Tipos de protocolos
Sncronos
Se incluye una seal de reloj. Las transferencias se realizan relativas al reloj.
Los dispositivos tienen que adaptarse a la velocidad que fije el reloj.
Asncronos
No se incluye seal de reloj.
Las transferencias se realizan de acuerdo a un proceso de handshake que determina el
momento en el que los dispositivos estn preparados para el intercambio de informacin.
Puede acomodar a dispositivos de diferentes velocidades.
21
Ejemplo: Protocolo asncrono

Puerto paralelo: Interfaz Centronics
RAM dinmica
22
Ejemplo: Protocolo sncrono

Memoria SDRAM
Protocolo sncrono
23

Interfaces
Perifricos

Operaciones de E/S
Rendimiento de la E/S
24
Clasificacin de los dispositivos de E/S

Caractersticas tiles para la clasificacin de los perifricos
Comportamiento
Entrada (teclado, ratn,...)
Salida (impresora, pantalla, ...)
Lectura y escritura o almacenamiento (discos y cintas magnticas)
Compaero
Segn quien introduzca o lea los datos en el otro extremo del perifrico
Mquina
Humano
Frecuencia de datos
Frecuencia mxima a la que pueden ser transferidos los datos entre procesador y perifrico o
entre memoria y perifrico.
Procesador
Dispositivos
E/S
Control
Entrada
Memoria
Camino de
datos
Cach
Gran variedad de
dispositivos
Salida
25
Ejemplos de dispositivos de entrada/salida

Caractersticas
Existe una gran variedad de dispositivos

Caractersticas de funcionamiento diferentes
Diferentes velocidades de transferencia de datos: lentos/rpidos
Formatos y tamaos de palabra diferentes
Serie, paralelo, sncrono, asncrono, codificacin,
Requieren de un mdulo de E/S para la conexin al bus del sistema

Dispositivo
Teclado
Ratn
Entrada de voz
Escner
Salida de voz
Impresora de lnea
Impresora lser
Pantalla grfica
Red-LAN
Modem
Disco flexible
Disco ptico
Cinta magntica
Disco magntico
Comportamiento
Compaero
Entrada
Entrada
Entrada
Entrada
Salida
Salida
Salida
Salida
Entrada/salida
Entrada/salida
Almacenamiento
Almacenamiento
Almacenamiento
Almacenamiento
Humano
Humano
Humano
Humano
Humano
Humano
Humano
Humano
Mquina
Mquina
Mquina
Mquina
Mquina
Mquina
Frecuencia de datos
KB/seg
0.01
0.02
0.02
400
0.6
1
200
60000
500-6000
2-8
100
1000
2000
2000-10000
26
Otros ejemplos:
Ancho de banda de perifricos
27
Ejemplo: Ratn
Dispositivo que permite controlar la posicin de un cursor en pantalla
Construccin sencilla
Una bola al desplazar el ratn se mueve y hace contacto con ruedas ubicadas en los ejes
X e Y y las hace girar. Este giro se detecta y permite actualizar unos contadores de filas
y columnas.
En una interfaz de pulsos existen cuatro tipo de pulsos: +X, -X, +Y, -Y. El ratn genera
el nmero apropiado de pulsos por estas lneas para comunicar su movimiento.
Columnas
+20 in Y
20 in X
+20 in Y
+20 in Y
+20 in X
20 in X
Initial
position
of mouse
+20 in X
20 in Y
20 in X
20 in Y
20 in Y
+20 in X
Filas
28
Ejemplo: Discos magnticos

Caractersticas
Almacenamiento no voltil
Altas capacidades de almacenamiento, barato y relativa lentitud
Nivel ms bajo de la jerarqua de memoria
Tipos de discos
Flexibles
Duros
Partes fundamentales
Plato giratorio revestido de una superficie magntica
Disco duro: Plato metlico (aluminio o vidrio)
Disco flexible: Plstico
Ventajas del disco duro frente al flexible
Puede ser mayor porque es rgido

Mayor densidad de almacenamiento
Gira ms rpido (5000-7000 rpm) -> Mayor velocidad de transferencia
Pueden incorporar ms de un plato
29
Discos magnticos
Organizacin del disco duro
Platos/discos
Pistas
500 - 2000 pistas por superficies
Sectores
Mnima unidad que se puede leer ( 32-512 sectores por pista).
Cilindros
Conjunto de pistas bajo los brazos o cabezas en un punto determinado de todas las superficies
Platters
Tracks
Platter
Sectors
Track
30
Caractersticas de los discos

Tiempo de bsqueda
Tiempo para posicionar la cabeza sobre la pista deseada
Latencia rotacional
Tiempo necesario para que el sector deseado pase por debajo de la cabeza una vez est posicionada en la pista
correcta (latencia media: tiempo para girar 0.5 vuelta)
Tiempo de transferencia
Tiempo para la transferencia de un bloque de bits (un sector).
Tiempo de controlador
Tiempo que aade el controlador del dispositivo para realizar la E/S.
Valores tpicos
Latencia rotacional
Velocidad de giro :
3600 - 7200 rpm
16 - 8 ms por revolucin o vuelta
Latencia rotacional media (0.5 vuelta): 8 (3600 rpm) - 4 ms (7200 rpm).
Tiempo de transferencia depende de:
Tamao del sector

Velocidad de giro
Densidad de almacenamiento
Dimetro de los discos
Valores tpicos: 2 - 12 MB/seg
31
Tiempo de acceso al disco

Ejemplo
Tamao del sector:

Velocidad:
Tiempo de bsqueda:
Tiempo de transferencia:
Tiempo de controlador:
512 bytes
5400 rpm
12 ms
4 MB/seg
1 ms
Tiempo de acceso al disco?

TACC= T. bsqueda + T. latencia + T. de transferencia + T. controlador
TACC= 12 ms + 0.5*60/5400 + 512/(4*1024*1024) + 1
TACC= 12 ms + 5.5 ms + 0.1 ms + 1 ms = 18.6 ms
32

Interfaces
Perifricos

Operaciones de E/S
Rendimiento de la E/S
33
Mapa de E/S en el IBM PC/AT
34
Puertos en el PC:
Placa base y chipset
35
Puertos en el PC:
Dispositivos orientados a bus
36
Puerto paralelo del IBM-PC

ndice de la presentacin
Introduccin
Conectores y seales
Arquitectura del interfaz
Puertos bidireccionales
El puerto paralelo como entrada de 8 bits de datos
Modos del puerto paralelo en la BIOS
Introduccin al puerto paralelo del IBM-PC

Puerto paralelo: Baja velocidad
Conjuntamente con los puertos serie constituyen las conexiones de baja velocidad del
PC.
Actualmente estos puertos (legacy ports) han sido sustituidos por puertos con
velocidades ms altas.
USB y FireWire
Las conexiones paralelas tienen problemas de skew y de ciertas inestabilidades en las

seales que dificultan su uso cuando se aumenta la frecuencia de transmisin y las
distancias.
Utilizado para comunicaciones paralelas de entrada/salida

Impresoras
Originalmente, hasta 3 puertos: LPT1, LPT2, LPT3
Actualmente 1 (o ninguno)
Y otros dispositivos especficos

Aplicaciones de control
Programadores
Dispositivos externos especficos
38
Modos de funcionamiento:
Norma IEEE 1284 (primera versin, 1994)
Modo estndar SPP (o Centronics)
Usa el hardware estndar disponible en el puerto paralelo original

Envo de informacin en una sola direccin
Velocidad: 50-150 KB/seg
El modo estndar tambin es conocido como el modo Centronics. Slo puede enviar
informacin en una direccin.
Modo nibble o byte

Permite la lectura o entrada de datos
Nibble: entradas de 4 bits
Byte: entrada de 8 bits (modo bidireccional)
Modos Enhanced Parallel Port (EPP) y Extended Capabilities Port (ECP)
Requieren hardware adicional encargado de implementar el handshake

Slo es necesario las instrucciones de E/S. El protocolo es implementado en hardware
El ECP puede usar canales DMA y buffers tipo FIFO
Ms rpidos : 0,5-2,7 MB/seg
Mantienen la compatibilidad hacia atrs
39
Hardware:
Conectores
Tres tipos de conectores de acuerdo a la norma IEEE 1284
1284 Type A: conector D-Type 25 pines ubicado en el conector del computador
1284 Type B: Conector Centronics de 36 pines ubicado en la impresora
1284 Type C: Similar al tipo B pero ms pequeo, mejores propiedades elctricas y ms
fcil de ensamblar
40
Hardware:
Seales del conector D-Type 25
41
Direcciones de puertos
Cada puerto LPT tiene asignadas 3 direcciones de entrada/salida que se
corresponden con registros internos del interfaz:
Reg. DATOS (direccin base)
Reg. ESTADO (direccin base +1)
Reg. CONTROL (direccin base +2)
42
BIOS y puertos LPTn

La BIOS, tras el arranque deposita la direccin asignada en memoria
La BIOS en el arranque inicia una exploracin secuencial de puertos paralelos
en orden: 3BCh 378h 278h
Segn los encuentra los va asignando a LPT1, . LPTn
Guarda esa asignacin en memoria a partir de la direccin 0000:0408
43
Registros internos del interfaz paralelo:

Modo SPP
REGISTRO DE DATOS
8 bits (salida)
Posibles direcciones
3BCh --- 378h --- 278h
44

Modo SPP
REGISTRO DE ESTADO
5 bits (entrada)
3BDh --- 379h --- 279h
45

Modo SPP
REGISTRO DE CONTROL
4 seales (salida)
3BEh --- 37Ah --- 27Ah
46
Centronics:
Envo de datos a la impresora
Estndar para enviar datos a la impresora usado por la mayora de las impresoras de interfaz paralelo.
Protocolo implementado por software a travs del interfaz
Pasos para imprimir un byte:

1 Obtener la direccin base
2 Seleccionar la impresora (lnea SLCT IN#)
2 Leer el estado. Mientras est ocupada no actuar
Salvo que alguna de las otras lneas revele un estado errneo o inactivo
3 Enviar el byte de datos
4 Activar/desactivar STROBE#
5 Esperar reconocimiento (ACKNLG#)
47
Puertos bidireccionales
Bit 5 del registro de control: habilita o deshabilita la funcin bidireccional del puerto
paralelo.
Bit 5 = 1 pines Data0-7 en alta impedancia se pueden leer datos de entrada
48
El puerto paralelo como entrada de 8 bits

Si las lneas de datos (Data7-0) no son bidireccionales an tenemos otra forma
de realizar la entrada de 8 bits
Uso de los puertos de estado (4 bits) y control (4 bits, open collector)
Enviar previamente al puerto de control el valor xxxx0100 para que la lectura sea correcta.
49
Seleccin del modo de funcionamiento del puerto

paralelo y la BIOS
Hoy en da, la mayora de los puertos paralelos del PC son multimodos
Puertos configurables por software a travs de la BIOS
Modos tpicos o frecuentes en las BIOS
Modo impresora SPP (Centronics), estndar, por defecto, normal,
Bit 5 del puerto de control sin efecto
Modo Estndar & bidireccional. Compatible SPP

Bit 5 del puerto de control controla la bidireccionalidad del puerto
Modo EPP (Enhanced Parallel Port). Compatible SPP

Se aaden registros (EPP) al interfaz. Un hardware especfico se encarga del protocolo.
Modo ECP (Extended Capabilities Port). Mantien compatibilidad con los anteriores
Registro de control ECR para especificar el modo de trabajo, aade hardware especfico,
capacidades de DMA, buffers FIFO, soporta direccionamiento de dispositivos.
50
Modo EPP: Enhanced Parallel Port
51
Modo ECP: Extended Capabilities Port
52
BIBLIOGRAFA BSICA
[Stall-09] Captulo 7 Entrada/salida
Stalling, William Organizacin y arquitectura de computadores, Pearson Educations,
S.A., Sptima Edicin, 2006.
[Patt-11] Captulo 6 Almacenamiento y otros aspectos de la E/S

Patterson, David A. and Hennessy, John L. Estructura y diseo de computadores. La
interfaz hardware/software, Editorial Revert, S.A., Cuarta Edicin, 2011
53
FIN
Preguntas?
54

2015 M1T1 Arquitectura E S

Cargado por

Información del documento

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

2015 M1T1 Arquitectura E S

Cargado por

Copyright:

Formatos disponibles

MDULO 1

Fundamentos bsicos del sistema

TEMA 1: Arquitectura del sistema de E/S

El sistema operativo y los dispositivos de E/S

Clasificacin de los dispositivos perifricos

Captulo 6 de [Stal-00] y [Patt-00]

M1T1: Arquitectura del sistema de E/S

Unidad Central de Proceso (CPU)

Sistema de interconexin de los

M1T1: Arquitectura del sistema de E/S

Conexin entre dispositivos de E/S, procesador y

Memory I/O bus

M1T1: Arquitectura del sistema de E/S

TEMA 1: Arquitectura del sistema de E/S

El sistema operativo y los dispositivos de E/S

Clasificacin de los dispositivos perifricos

M1T1: Arquitectura del sistema de E/S

Elementos bsicos de la E/S

Interfaz (o mdulo de E/S, [Stalling-00])

La conexin del sistema de E/S lleva asociado el estudio de:

M1T1: Arquitectura del sistema de E/S

M1T1: Arquitectura del sistema de E/S

Arquitectura y estructura de un interfaz de E/S

- Tipo de interfaz: Serie o paralelo

Modelo de dispositivo externo

Elctrica, electrnica, mecnica, qumica,

Permite el intercambio de datos entre el

seales especficas del perifrico

M1T1: Arquitectura del sistema de E/S

Ejemplo: Controlador de teclado y display de 7-seg

Bus del sistema

M1T1: Arquitectura del sistema de E/S

TEMA 1: Arquitectura del sistema de E/S

El sistema operativo y los dispositivos de E/S

Clasificacin de los dispositivos perifricos

M1T1: Arquitectura del sistema de E/S

El sistema operativo y los dispositivos de E/S

El SO juega un papel muy importante en la entrada/salida de un computador.

Otras reas en las que el SO proporciona servicios

M1T1: Arquitectura del sistema de E/S

Caractersticas bsicas de los sistemas de E/S

Complejidad del bajo nivel

M1T1: Arquitectura del sistema de E/S

Soporte del Sistema Operativo al sistema de E/S

Garantiza que un programa de usuario slo pueda acceder a partes de un dispositivo de

2. Proporcionar abstracciones (capas de software) para acceder a los dispositivos

M1T1: Arquitectura del sistema de E/S

Comunicacin entre el SO y los dispositivos de E/S

Transferencia de datos entre memoria y dispositivos de E/S

M1T1: Arquitectura del sistema de E/S

TEMA 1: Arquitectura del sistema de E/S

El sistema operativo y los dispositivos de E/S

Clasificacin de los dispositivos perifricos

M1T1: Arquitectura del sistema de E/S

M1T1: Arquitectura del sistema de E/S

Acceso a puertos de E/S (in-out)

Li r2, 1000 ; Carga r2 con 1000

Espacio de memoria (4 GB)

Acceso a memoria (load, store)

M1T1: Arquitectura del sistema de E/S

Acceso a puertos de E/S mapeados

; Carga r2 direccin del registro de E/S

Proporciona cierta facilidad para el acceso a los puertos al poder

M1T1: Arquitectura del sistema de E/S