Respuesas Actividades Sistemas Digitales Secuenciales

SISTEMAS DIGITALES SECUENCIALES
Act 1: Revisin de Presaberes

Revisin del intento 1
Finalizar revisin
Comenzado el
domingo, 16 de febrero de 2014, 14:34
Completado el
domingo, 16 de febrero de 2014, 14:52
Tiempo empleado
Puntos
Calificacin
17 minutos 43 segundos
5/6
8.3 de un mximo de 10 (83%)
Question1
Puntos: 1
Deseo activar o prender un led en un circuito digital (salida en Alto o "1" lgico),
utilizando una compuerta lgica de dos entradas; el circuito en sus dos entradas est
en estado bajo o "0" lgico, para que el led prenda o se active, debo emplear una
compuerta:
Seleccione al menos una respuesta.
Correcto
Puntos para este envo: 1/1.
a.
OR
b.
AND
c.
NAND
Correcto. Las compuerta

salida tienen un estado alto
entradas tienen estado bajo
lgicas NAND Y NOR.
d.
NOR
Correcto. Las compuerta

salida tienen un estado alto
entradas tienen estado bajo
lgicas NAND Y NOR.
Question2
Puntos: 1
En la UNAD hay dos entradas y en cada una de ellas se coloca un sensor para para
determinar cuando una persona pasa o ingresa; se quiere encender una luz cuando
pasan dos personas simultneamente por las dos entradas, este sistema se puede
implementar usando una compuerta:
Seleccione una respuesta.
a.
EXOR
b.
OR
c.
NOT
d.
AND
Correcto. Para el si
emplear una compuer
interna.
Correcto
Question3
Puntos: 1
De los siguientes elementos que se utilizan en los circuitos elctricos y electrnicos,
cules corresponden a combinaciones de circuitos lgicos digitales.
a.
Memorias
b.
Decodificadores
c.
Resistencias
d.
Transistores
Incorr
de sistem
Correcto
Historial de respuestas
#
Accin
1 Calificacin
Respuesta
Resistencias
Fecha
14:52:27 on 16/02/14
Puntuacin bruta
0
Calificacin
0
2 Calificacin manual
Resistencias
21:12:12 on 4/04/14
Question4
Puntos: 1
Para un circuito integrado que usa la tecnologa TTL, el voltaje mnimo para
reconocer un nivel alto es de?.
a.
2.8 voltios
b.
5 voltios
c.
2 voltios
d.
2.5 voltios
Correcto. El voltaj
alto en un circuito int
de 2 voltios.
Correcto
Question5
Puntos: 1
Cuando se tiene una funcin lgica y se pide que sea simplificada por el mtodo de
Karnaugh o mediante el Procedimiento Analtico, se concluye que:
a. Los valores de la funcn cambian al aplicar una de las dos tcnicas

de simplicaficin.
b.
Los valores de las variables cambian al simplificar la funcin.
c. El procedimiento analtico es una tcnica rpida pero los valores

cambian.
d. El mapa de karnaugh es una tcnica rpida y el resultado es el
mismo.
Incorrecto
Question6
Puntos: 1
Incorre
sistemas d
De acuerdo con el video; Los circuitos lgicos estn compuestos por elementos
digitales bsicos, entre los cuales estn las compuertas lgicas, dichas compuertas
lgicas bsicas para disear los circuitos lgicos,son:
a.
NAND, OR, XOR
b.
XOR, NAND, OR
c.
NOT, XOR, AND
d.
AND, OR, NOT
Correcto

Act 5: Quiz 1
Finalizar revisin
Comenzado el
jueves, 10 de abril de 2014, 13:47
Completado el
Correcto. Los circuitos lg

elementos digitales bsicos, e
compuertas lgicas, dichas co
disear circuitos lgicos,son:
Tiempo empleado
Puntos
Calificacin
12/15
26.4 de un mximo de 33 (80%)
Question1
Puntos: 1
Suponga que el estado inicial de las seales B y A es 0 mientras
que C es 0 y D es 1.
Para que la salida C cambie a 1, es necesario que:
a.
A cambie a 1 y B contine siendo cero
b.
A y B tomen el valor de 1
c.
A y B cambien a 1
d.
B cambie a 1 y A contine siendo en 0
Correcto
Question2
Puntos: 1
Si en el siguiente cerrojo Q = 0 y se coloca S = 0 y R = 0; entonces Q ser:
a.
Su estado ser aleatorio
b.
Un cero
c.
Un uno
d.
Permanecer igual
Correcto
Correcto
Question3
Puntos: 1
Un cerrojo (Latch) realizado con una compuerta AND almacena:

a.
Es aleatorio.
b.
No almacena
c.
Un cero
d.
Un uno
Correcto
Correcto
Question4
Puntos: 1
Si en el siguiente sistema Q est en uno, entonces cuando R se coloque en 1, Q

ser:
a.
No almacena
b.
Es aleatorio.
c.
Un uno
d.
Un cero
Incorrecto
Question5
Puntos: 1
La simplificacin de la expresin lgica
Incorrecto
A.A es igual a:
a.
b.
c.
A elevado al cuadrado
d.
Correcto
Correcto
Question6
Puntos: 1
Un circuito monoestable o One-shot es un circuito de almacenamiento digital con un
nico estado estable. Si se produce un cambio en su entrada, ste vuelve a iniicar el
ciclo de tiempo programado descartando el tiempo ya contado; sta es una
cracterstica de los One-shot tipo:
a.
Redisparable y no redisparable.
b.
One-shot astable de dos tiempos.
c.
One-shot No Redisparable.
d.
One-shot Redisparable.
Correcto
Question7
Puntos: 1
Para la inicializacin de los biestables existen seales de entradas sncronas y
asncronas, para poner la salida del biestable en "1" usando la entrada asncrona,
debo utilizar la seal de:
a.
Reset.
b.
Clear
c.
Set o Preset
d.
Clear o Reset
Correcto
Question8
Puntos: 1
La entrada de control en un cerrojo permite.
a.
Poner el cerrojo en estado SET voluntariamente.
b.
Poner el cerrojo en estado de RESET voluntariamente.
c.
Presentar un estado de no cambio.
d.
Manejar el estado de memoria.
Correcto
Question9
Puntos: 1
Un cerrojo (Latch) realizado con una compuerta OR almacena:

Correcto
Question10
Puntos: 1
a.
Un uno
b.
Es aleatorio.
c.
Un cero
d.
No almacena
Correcto
De la siguiente configuracin para el mdulo temporizador de precisin C555, es

correcto afirmar que:
a.
Est diseado para ser un multivibrador Monoastable
b.
El pin de trigger produce la descarga del condensador
c.
La resistencia de carga es menor que la resistencia de descarga
d.
El ciclo de dureza puede llegar a ser del 50%
Incorrecto
Question11
Puntos: 1
a.
Un uno
b.
Permanecer igual
c.
Un cero
d.
Su estado ser indeterminado
Incorrecto
Question12
Puntos: 1
En el lenguaje VHDL al construir algoritmos nos basamos en instrucciones que nos
permiten realizar diversos procesos, dentro de esas instrucciones encontramos wait,y
dos de sus principales funciones dentro del algoritmo VHDL, son:
Incorr
a.
Se utiliza para generar una seal de flanco de subida.
b.
Se utiliza como mtodo para describir la actuacin del re
c.
Generar retardos en el proceso.
d.
Generar una seal de reloj.
Correcto
Question13
Puntos: 1
a.
Un cero
b.
Permanecer igual
c.
Un uno
d.
Su estado ser aleatorio
Correcto
Question14
Puntos: 1
La entrada de control en un cerrojo permite

Correcto
a.
Manejar el estado de memoria
b.
Poner el cerrojo en estado de RESET voluntariamente
c.
Poner en RESET el cerrojo
d.
Poner el cerrojo en estado de SET voluntariamente
Correcto
Question15
Puntos: 1
PREGUNTA DE ANLISIS DE RELACIN

Este tipo de preguntas cosnta de dos proposiciones, as: una Afirmacin y una Razn,
unidas por la palabra PORQUE. Usted debe examinar la veracidad de cada prosicin
y la relacin tercia que las une.
La reutilizacin y adecuacin de cdigos en VHDL a distintas condiciones de contexto

de los circuitos, es posible PORQUE el lenguaje VHDL cumple caractersticas de ser
un lenguaje estndar, estable con independencia metodolgica y tecnolgica.
a.
C. La afirmacin es VERDADERA, pero la razn es una proposicin
b. A. la afirmacin y la razn son VERDADERAS y la razn es una exp

afirmacin.
c. D. La afirmacin y la Razn son VERDADERAS, pero la razn NO e

afirmacin.
d.
B. La afirmacin es FALSA, pero la razn es una proposicin VERDA
Correcto

Act 9: Quiz 2
Finalizar revisin
Comenzado el
lunes, 19 de mayo de 2014, 10:39
Completado el
Tiempo empleado
Puntos
Calificacin
12/15
26.4 de un mximo de 33 (80%)
Question1
Puntos: 1
De las siguientes afirmaciones, cuales NO son fundamentales en los algoritmos o
conjunto de instrucciones del lenguaje VHDL.
a.
Caracterizacin matemtica de los circuitos.
b.
Definicin de libreras.
c.
Sntesis automtica de circuitos.
d.
Declaracin de variables de entrada y salida.
Correcto
Question2
Puntos: 1
Para implementar un registro de desplazamiento, es indispensable usar:
a.
Flip-flops disparados por flanco
b.
Cerrojo SR asncrono
c.
Cerrojos con compuertas OR
d.
Cerrojos con compuertas NAND
Incorrecto
Question3
Puntos: 1
De la configuracin caracterstica del Flip - Flop tipo JK, es correcto afirmar que:
Incorrecto
a.
El estado Set del FF, se obtiene con J=1 y K=0.
b.
El estado Set del FF, se obtiene con J=0 y K=1.
c.
El estado de Conmutacin del FF, se obtiene con J=1 y K=1.
d.
El estado de Conmutacin del FF, se obtiene con J=0 y K=0.
Correcto
Question4
Puntos: 1
Las etapas que debemos seguir en el diseo de un contador BCD, son en su orden:
a.
Diagrama de estados, simplificacin de funciones, tabla de transicione
b.
Diagrama de estados, tabla de transiciones, simplificacin de funcione
c.
Diagrama de estados, simplificacin de funciones, tabla de transicione
d.
Tabla de transiciones, diagrama de estados, simplificacin de funcione
Correcto
Question5
Puntos: 1
Un contador, cuyas entradas de reloj son conectadas en cascada, se llama:

Correcto
a.
Contador asncrono.
b.
Registro de desplazamiento
c.
Contador sincrnico
d.
Flip-flop Maestro-Esclavo.
Question6
Puntos: 1
Un sistema secuencial, es una mquina generadora de estados, estos circuitos que
tienen cierto nmero de estados pueden ser realimentados o sincrnicos
temporizados; en cualquier caso tienen unas entradas, unas salidas y unos estados.
De acuerdo con lo anterior, la mquina de estados, en la cual las salidas slo
dependen del estado presente del circuito, corresponde a:
a.
Mquina de Moore
b.
Mquina de Oliver Twian.
c.
Mquina de McGiver
d.
Mquina del tiempo
Correcto
Question7
Puntos: 1
Del siguiente diagrama de estados de la figura, es correcto afirmar que:
a.
Tiene ms de dos estados
b.
Tiene un estado
c.
Es un sistema tipo Moore
d.
Es un sistema tipo Mealy
Correcto
Question8
Puntos: 1
De una tabla de estados de un sistema secuencial, es correcto afirmar que:
a.
Indica la transicin de un estado al siguiente.
b.
Se presentan todos los estados por los que pasa el sistema.
c.
Se presentan los estados ms importantes por los que pasa e
d.
Indica las funciones lgicas que rigen al sistema
Correcto
Question9
Puntos: 1
Un flip-flop tipo Data, se caracteriza por:
a.
La salida realimenta la entrada.
Incorrecto
b.
La salida invirte los datos de entrada.
c.
La salida nunca es igual a la entrada.
d.
La salida sigue los datos de la entrada.
Incorrecto
Question10
Puntos: 1
AL conectarse varios Flip - Flops en cascada (4 FF) se obtiene un divisor de
frecuencia, por tanto en la siguiente figura, la frecuencia de salida en Qo es:
a.
1/16 de Qo.
b.
1/8 de Qo.
c.
1/2 de Qo.
d.
1/4 de Qo.
Incorrecto
Question11
Puntos: 1
Un contador sncrono, est caracterizado, por:
a.
Existe un seal de reloj comn para cada flip-flop
b.
Su conteo siempre es descendente
Corr
c. Todos los cambios en la salida de cada uno de los flip-flops ocurre

con el mismo retrazo
d.
Cada flip-flop toma la seal de reloj del flip-flop anterior
Correcto
Question12
Puntos: 1
En la segunda unidad, se profundizan los temas de:
a.
Contadores y Registros
b.
Cerrojos y circuitos combinacionales.
c.
Memorias y mquinas de estado.
d.
Latch y compuertas.
Correcto
Question13
Puntos: 1
Un circuito Flip-Flop, puede mantener un estado binario indefinidamente (siempre y
cuando se est suministrando energa al circuito) hasta que se cambie por una seal
de entrada para cambiar su estado. Las diferentes clases o tipos de Fli-Flops son
Correct
Incorre
nuevamen
apoyo.
Correct
Incorre
nuevamen
apoyo.
Data, RS, JK y T, ya sean temporizados o no temporizados; de las siguientes

opciones, cual me identifica un Flip-Flop temporizado:
a.
Activacin por flanco de bajada.
b.
Activacin por flanco de subida.
c.
Tener una seal de reloj a la entrada.
d.
Tener ms de dos seales asncronas en su entrada.
Correcto
Question14
Puntos: 1
La memoria, es la unidad donde estan almacenados las instrucciones y los datos
necesarios para realizar un determinado proceso, est constituida bsicamente por
celdas numeradas de forma consecutiva; existen varios tipos de memoria, el tipo de
memoria que pierde la informacin una vez sea desconectado la fuente de energa
elctrica, es:
a.
Read Only Memory.
b.
Electrically Eraser Programmable Read Only Memory.
c.
Random Access Memory
d.
Programmable Read Only Memory
Correcto
Question15
Puntos: 1
Para configurar un flip-flop tipo Data a partir de un flip-flop SR ,se debe:
a. Unir las entradas S y R a travs de una compuerta

inversora.
Correct
b.
Simplemente unir S y R.
c.
Colocar una compuerta inversora en la entrada R.
d.
Colocar una compuerta inversora en la entrada S.

Act. 3: Reconocimiento Unidad 1
Finalizar revisin
Comenzado el
martes, 1 de abril de 2014, 17:00
Completado el
martes, 1 de abril de 2014, 17:20
Tiempo empleado
Puntos
Calificacin
5/6
8.3 de un mximo de 10 (83%)
Question1
Puntos: 1
El circuito integrado 74148 es un codificador con prioridad cuyas entradas son
activas en:
a.
Entradas activas en nivel alto
b.
Entradas activas en nivel bajo
c.
Entradas activas en nivel alto con retardo
d.
Entradas activas en nivel bajo con retardo
Correcto
Question2
Puntos: 1
El tiempo que transcurre entre el instante en que un circuito tiene los valores de seal
deseados a la entrada y el instante en que la seal de salida se estabiliza al valor
deseado, se denomina.
a.
Tiempo de Oscilacin.
b.
Tiempo muerto.
c.
Tiempo de Retardo.
d.
Tiempo de carga.
Correcto.
que transcur
circuito tien
entrada y el
estabiliza al
Correcto
Question3
Puntos: 1
Dentro de los circuitos combinacionales comunes estn los codificadores,

decodificadores, multiplexores, demultiplexores, etc., cada uno de ellos con
caractersticas especiales en sus variables de entrada y salida; Los decodificadores
son circuitos combinacionales que se caracterizan por:
a.
Genera productos cannicos o Mintrminos.
Correcto. Los decodific

combinacionales que se c
generan productos canni
salidas es mayor al nmer

b.
El nmero de salidas es mayor al nmero de entradas.
Correcto. Los decodific

combinacionales que se c
generan productos canni
salidas es mayor al nmer
c.
Las salidas no son mutuamente excluyentes.
Incorrecto. Se recomie
para afianzar mejor sus co
d.
El nmero de salidas es menor al nmero de entradas.
Incorrecto. Se recomie
para afianzar mejor sus co
Correcto
Question4
Puntos: 1
En las Tecnologas de los circuitos integrados estn los TTL (Lgica Transistor
Transistor) y los CMOS (Metal Oxido Semiconductor Complementario), con niveles
de integracin SSI, MSI, LSI y VLSI, una de las caractersticas que difiere entre cada
una de las escalas de integracin de los CI es el nmero de compuertas lgicas por
las cuales est conformada, el nivel de integracin LSI se caracteriza por tener el
siguiente nmero de compuertas en su interior.
a.
Entre 10 a 1000 Compuertas.
b.
Entre 10.000 a 100.000 Compuertas.
c.
Ms de 100.000 Compuertas.
d.
Entre 1 a 10 Compuertas.
Incorrecto
Question5
Puntos: 1
La siguiente funcin expresada en forma cannica,
F = (A + B + C) (A + B + C+) (A + B + C)
Incorrecto. D
corresponde a:
a.
Producto de sumas o Mintrmino.
b.
Producto de sumas o Maxtrmino.
c.
Suma de productos o Maxtrmino.
d.
Suma de Productos o Mintrmino.
Correcto. La fu
cannica corresp
maxtrmino.
Correcto
Question6
Puntos: 1
Dentro de los circuitos combinacionales comunes estn los codificadores,

decodificadores, multiplexores, demultiplexores, etc., cada uno de ellos con
caractersticas especiales en sus variables de entrada y salida; los multiplexores son
circuitos combinacionales que se caracterizan porque:
a.
Tiene varias salidas.
Incorrecto. Se recomienda hac

afianzar mejor sus conocimiento
b. Son empleados para direccionar posiciones de

Incorrecto. Se recomienda hac
afianzar mejor sus conocimiento
memoria.
c.
Tienen n lneas de entrada de control.
Correcto. Los multiplexores s

se caracterizan porque funcionan
n lneas de control.
d.
Funcionan como selectores de datos.
Correcto. Los multiplexores s

se caracterizan porque funcionan
n lneas de control.
Correcto
ISTEMAS DIGITALES SECUENCIALES

Act. 4: Leccin Evaluativa 1
Finalizar revisin
Comenzado el
Completado el
Tiempo empleado
Puntos
Calificacin
9/10
28.8 de un mximo de 32 (90%)
Question1
Puntos: 1
En los biestables se presentan algunos problemas de sincronizacin, por ejemplo: el
Latch J-K oscila si el tiempo de la seal de reloj es mayor que el retardo del biestable y si
la salida de un Latch alimenta la entrada de otro se puede producir un doble cambio de
estado; para dar solucin a estos inconvenientes es necesario que:
a. El pulso de reloj debe ser mayor que el

retardo del Latch.
Incorrecto. Se recomienda ha
biestables para afianzar los conc
b. Las entradas se deben mantener constantes

Correcto. Para eliminar probl
se debe garantizar que el pulso
durante el pulso de reloj.
retardo del latch y que las entra
pulso de reloj.
c. Las entradas se deben cambiar durante el

pulso de reloj.
Incorrecto. Se recomienda ha
biestables para afianzar los conc
d. El pulso de reloj debe ser ms corto que el

Correcto. Para eliminar probl
se debe garantizar que el pulso
retardo del Latch.
retardo del latch y que las entra
pulso de reloj.
Correcto
Question2
Puntos: 1
El Latch tipo D con entrada de habilitacin posee unas caractersticas especiales y se

emplea para almacenar un bit de informacin, es conocido como bscula D. De los
siguientes enunciados, cules son ciertos para el Latch tipo D.
a. Cuando la habilitacin (E) est desactiva la salida

Q permanece en su estado anterior.
b. Cuando la habilitacin (E) est activa la salida Q

permanece en su estado anterior.
c. Cuando la habilitacin (E) est activa la salida Q
toma el valor de la entrada D.
d. Cuando la habilitacin (E) est desactiva la salida

Q toma el valor de la entrada D.
Correcto
Question3
Puntos: 1
Correcto. En un Latch
activa la salida Q toma
habilitacin est desac
estado anterior.
Incorrecto. Debe rea

Latch para afianzar sus
Correcto. En un Latch
activa la salida Q toma
habilitacin est desac
estado anterior.

Latch para afianzar sus
Algunas de las caractersticas temporales de los biestables son el tiempo de propagacin,

el tiempo de set-up (establecimiento), el tiempo de hold (mantenimiento) y la frecuencia
de reloj. El siguiente enunciado: Tiempo mnimo que la entrada debe permanecer
estable despus de la seal de reloj, corresponde a:
a.
Tiempo de set-up (establecimiento).
b.
Retardo de Propagacin.
c.
Frecuencia mxima de reloj.
d.
Tiempo de hold (mantenimiento).
Correcto. El t
es el tiempo mn
permanecer esta
Correcto
Question4
Puntos: 1
En la descripcin de los biestables en VHDL se debe tener una sentencia o

instruccin que indica si es un elemento de memoria activo por nivel (Latch) o por
flanco (Flip-flop); hay cuatro posibles casos para su implementacin, el cdigo o
instruccin ( if enable=1then ), corresponde a:
Correcto
Question5
a.
Un Latch activo por nivel alto.
b.
Un Flip-flop activo por nivel bajo.
c.
Un Flip-flop activo por flanco de subida.
d.
Un Flip-flop activo por flanco de bajada.
Correcto. La instruccin
un Latch activo por nivel al
Puntos: 1
El Latch es un dispositivo lgico capaz de almacenar temporalmente dos estados

debido a su sistema de realimentacin, el Latch S-R con entrada activa en alto se
caracteriza por:
a.
Latch S-R formado por compuertas AND.
b.
Latch S-R formado por compuertas NAND.
c.
Latch S-R formado por compuertas OR.
d.
Latch S-R formado por compuertas NOR.

afianzar los conceptos.
Incorrecto
Question6
Puntos: 1
Los circuitos lgicos biestables se pueden clasificar segn su comportamiento lgico y

temporal. Cada uno de ellos se identifica por su ecuacin caracterstica, ventajas y su
tabla de verdad; algunas caractersticas o ventajas del biestable tipo D, son:
a.
Minimizan las interconexiones.
Correcto. La min
por ser los ms pop
algunas de las venta
tipo D.
b.
Son los ms populares en tecnologas VLSI.
Correcto. La min
por ser los ms pop
algunas de las venta
tipo D.
c.
Son construidos a partir de los biestables S-R.
Incorrecto. Se re
nuevamente para re
d. Tiene dos entradas que incrementan la complejidad de las

conexiones.
Incorrecto. Se re
nuevamente para re
Correcto
Question7
Puntos: 1
En la fabricacin de circuitos integrados (CI) lgicos se utilizan diferentes tecnologas
siendo las ms comunes TTL, CMOS, NMOS y ECL; cada una de ellas difiere en el tipo
de circuito que emplea para efectuar la operacin lgica. El circuito bsico de la
tecnologa CMOS, es:
a.
La Compuerta OR.
b.
La Compuerta NAND.
c.
El Inversor.
d.
La Compuerta AND.
Correcto. El in
de la tecnologa C
Correcto
Question8
Puntos: 1
Con el circuito lgico de la siguiente figura, donde se genera una salida Z activa en
bajo, que se utiliza para activar circuitos integrados de la memoria de una
microcomputadora, determine los valores de entrada que deben tomar las variables
(R,S,T, U) para que se active la salida Z.
Z = Activa en bajo.
a. Z se activa cuando R=0 y al menos una de las

otras variables de entrada son 0
b. Z se activa cuando R=1 y al menos una de las
Correcto. Los val

para que Z se active
de las otras variable
c. Z se activa cuando R=1 y al menos una de las

d. Z se activa cuando R=0 y al menos una de las
Correcto
Question9
Puntos: 1
Cuando en un circuito lgico secuencial los cambios que se producen en sus entradas
se hacen en cualquier momento, corresponde a:
a.
Circuito lgico multifsico.
b.
Circuito lgico monofsico.
c.
Circuito secuencial asncrono.
d.
Circuito secuencial sncrono.
Correcto. Los c
caracterizan porq
pueden hacerse en
Correcto
Question10
Puntos: 1
Los dos tipos de memoria comnmente utilizados en la construccin e implementacin

de circuitos lgicos son los Latches y los Flip-flops; algunas diferencias de los Latches
con respecto a los Flip-flops son:
a. Las seales de entrada controlan el estado del

dispositivo.
Correcto. Las seales

dispositivo y el latch cam
segn la seal de entrada
entre los Latch y los Flip
b. El Latch cambia de estado despus de la seal de

reloj.
Incorrecto. Debe realiz

reforzar los conceptos.
c.
Incorrecto. Debe realiz

reforzar los conceptos.
Tiene una seal de control llamado reloj.
d. El Latch cambia de estado inmediatamente segn la

seal de entrada.
Correcto

Act. 7: Reconocimiento Unidad 2
Finalizar revisin
Comenzado el
jueves, 15 de mayo de 2014, 13:37
Completado el
jueves, 15 de mayo de 2014, 14:08
Tiempo empleado
Puntos
Calificacin
6/6
10 de un mximo de 10 (100%)
Question1
Puntos: 1
La denominacin de la estructura matemtica, que describe un sistema digital
secuencial, es conocida como:
a.
Inductor.
b.
Resistor.
Correcto. Las seales

dispositivo y el latch cam
segn la seal de entrada
entre los Latch y los Flip
c.
Transistor.
d.
Autmata
Correcto. Un autmata
matemtica que describe u
Correcto
Question2
Puntos: 1
En un biestable tipo RS el marcado o almacenamiento de un "1" lgico o el
boraado o almacenamiento de un "0" lgico, se realiza cuando sus entradas estn
en:
a.
R est en unoy S est en uno.
Correcto. Para que un biestab

lgico sus entradas deben tener
b.
R y S estn en cero.
Incorrecto. Recomiendo hace
c.
R y S estn en uno.
Incorrecto. Recomiendo hace
d.
R est en uno y S est en cero.
Correcto. Para que un biestab

lgico sus entradas deben tener
Correcto
Question3
Puntos: 1
Recordemos que en un Flip-flop sncrono los datos de la seal de entrada se

transfieren a las salidas del Flip-flop slo con el flanco de disparo del impulso de reloj,
el siguiente algoritmo en VHDL , representa un Flip-flop sncrono activado por:
Architecture archbiestD of biestD is
begin
p: process(clk,d)
begin
if clk'event and clk='1' then
q<=d;
end if;
end process;
end;
a. Flip-flop tipo Data monoestable, activado por flanco

de bajada.
b. Flip-flop tipo Data biestable, activado por flanco de

Correcto. El algoritmo
programacin de un Bies
bajada.
por flanco de bajada.
c. Flip-flop tipo Data monoestable, activado por flanco
de subida.
d. Flip-flop tipo Data biestable, activado por flanco de
subida.
Correcto
Question4
Puntos: 1
Para el anlisis y diseo de sistemas secuenciales sncronos de manera adecuada, debemos

seguir el siguiente proceso, el orden correcto del procedimiento general para el diseo del circuito
es:
A. Realizar diagrama de estado.
B. Reduccin de estados.
C. Escribir ecuaciones de excitacin.
D. Operacin del circuito.
E. Construir matrices de programacin.
F.
Construir
matrices
de
estado.
a.
F-G-C-B-A-D
b.
C- E - F A - B D
Correcto. Para el anlisis y diseo de sist
manera adecuada, debemos seguir el siguie

estado, Reduccin de estados, Escribir ecua
del circuito, Construir matrices de program
estado.
c.
G - F - B - A - C- E
d.
F-D-C-E-A-B
Correcto
Question5
Puntos: 1
De acuerdo con la lectura, los circuitos secuenciales se pueden clasificar en sncronos
y asncronos, los sistemas que pueden cambiar de estado en cualquier instante de
tiempo en funcin de cambios en las seales de entrada, corresponde a un sistema:
a.
Sncrono.
b.
Combinacional.
c.
Dinmico.
d.
Asncrono.
Correcto. Los
caracterizan por
cualquier instan
en las seales d
Correcto
Question6
Puntos: 1
Un sistema secuencial en su estructura general, se caracteriza por:
a.
Tener tres tablas de verdad.
Incorrecto. Es n
lectura para afianz
b.
No tener estados anteriores.
Incorrecto. Es n
lectura para afianz
c.
Tener un bloque combinacional.
Correcto. Los ci
por tener un bloqu
memoria.
d.
Tener un bloque de memoria.
Correcto. Los ci
por tener un bloqu
memoria.
Correcto

Act. 8: Leccin Evaluativa 2
Finalizar revisin
Comenzado el
Completado el
Tiempo empleado
Puntos
Calificacin
9/10
28.8 de un mximo de 32 (90%)
Question1
Puntos: 1
En la clasificacin de los contadores existen diferentes tipos como contadores asncronos
o de propagacin y contadores sncronos, ascendentes y descendentes, en los dos
sentidos izquierda y derecha; la siguiente figura es caracterstica de un contador:
a. Contador asncrono ascendente activado por flanco

de bajada.
b. Contador asncrono descendente activado por flanco
Correcto. La figura
descendente
activado
de bajada.
c. Contador asncrono descendente activado por flanco
de subida.
d. Contador asncrono ascendente activado por flanco
de subida.
Correcto
Question2
Puntos: 1
Los bloques o smbolos lgicos de los Biestables sncronos se diferencian de los sistemas
asncronos, porque tienen una seal adicional de entrada que se denomina Seal de reloj
o CLK; los Flip-flops son disparados o habilitados a travs de flancos de subida o de
bajada, o activados por seales de nivel alto o bajo. La siguiente figura de un Flip-flop J-K,
se identifica como:
a.
Flip-flop Activado por nivel bajo.
b.
Flip-flop Activado por nivel alto.
c.
Flip-flop Activado por flanco de subida.
d.
Flip-flop Activado por flanco de bajada.
Correcto. La figu
activado por flanco
Correcto
Question3
Puntos: 1
En un sistema secuencial, un estado, esta definido como:
a. La seal que hace que cada Flip-flop cambie de estado en el

flanco positivo.
b. El conjunto de Flip-flops que permiten cambiar la salida del
sistema.
c. El conjunto de variables de entrada y salida que determinan

Incorrecto. De
sobre mquinas d
completamente el sistema.
d. Un punto donde se establece con claridad la respuesta del
sistema para el estado actual y para la entrada del mismo.
Incorrecto
Question4
Puntos: 1
Un circuito o sistema secuencial queda definido por dos funciones lgicas, llamadas
funciones de transicin (funcin de salida y funcin de transicin de estado). La
funcin de transicin de estado, se diferencia porque:
a. El nuevo estado depende del estado anterior y de las

entradas al sistema.
Correcto. La f
refiere a que el n
anterior y de las
b. La salida o salidas del sistema dependen de las

entradas actuales y del estado actual.
c. La salida o salidas del sistema dependes slo de las
entradas del sistema.
d. El nuevo estado depende slo de las entradas del
sistema.
Correcto
Question5
Puntos: 1
Los registros de desplazamiento, son circuitos secuenciales en los cuales la

informacin contenida en un biestable puede ser transferida al biestable adyacente;
existen diferentes tipos de registros de desplazamiento que transforman un dato en
formato serie a formato paralelo o viceversa, donde todas las operaciones son
sincronizadas por una seal de reloj externa. Cuando se puede modificar el valor de
todos los biestables al mismo tiempo y solo el ltimo biestable es accesible, se puede
afirmar que es:
a.
Registro con entrada paralela / salida serie.
b.
Registro con entrada serie / salida paralela.
c.
Registro con entrada serie / salida serie.
d.
Registro con entrada paralela / salida paralela.
Correcto. El regi
serie se caracteriza
modificar al mismo
puede accesar.
Correcto
Question6
Puntos: 1
Los biestables pueden ser sncronos y asncronos, hay Flip-flops sncronos con entradas
asncronas y el ms utilizado es el biestable J-K sncrono; stas entradas asncronas son
prioritarias sobre las entradas sncronas y se activan por nivel bajo. Las dos entradas
adicionales asncronas son llamadas Preset y Reset y sus caractersticas principales son:
a.
Preset puesta a 0.
Incorrecto. Debe hacer las lec

conceptos.
b.
Reset puesta a 1.
Incorrecto. Debe hacer las lec

conceptos.
c.
Preset puesta a 1.
Correcto. En el biestable J-K

Preset y Reset se caracterizan po
a "0".
d.
Reset puesta a 0.
Correcto. En el biestable J-K

Preset y Reset se caracterizan po
a "0".
Correcto
Question7
Puntos: 1
Los registros de desplazamiento son circuitos secuenciales, compuestos por un

conjunto de biestables que se conectan en serie y unos circuitos adicionales, que
controla los modos de carga y acceso a los datos que almacena. Existen cuatro
combinacionaciones bsicas para los registros de desplazamiento, entrada
serie/salida serie, entrada serie/salida paralela, entrada paralela/salida serie y entrada
paralela/salida paralela. La siguiente grfica o figura nos representa un sistema:
a.
Registro con entrada serie / salida paralela.
b.
Registro con entrada serie / salida serie.
c.
Registro con entrada paralela / salida serie.
Correcto. La
registro con en
d.
Registro con entrada paralela / salida paralela.
Correcto
Question8
Puntos: 1
Si deseo implementar un sistema secuencial donde los estados requeridos sean 12, debo
disponer de:
a.
Un Flip-flop.
b.
Tres Flip-flops.
c.
Dos Flip-flops.
d.
Cuatro Flip-flops.
Correcto. Para disea

estados debo disponer c
Correcto
Question9
Puntos: 1
Los diferentes tipos de memoria en los sistemas computacionales caracterizados por

la tecnologa de construccin, pueden ser: semiconductora (Esttica y Dinamica),
Magntica, Optica, Magneto ptica y Emergente; la memoria RAM esttica (SRAM)
se caracteriza porque:
a. Mantiene la informacin mientras exista suministro de

energa.
Correcto. La memo
caracterizada porque m
exista suministro de e
procesamiento de info
b. Posee baja velocidad de procesamiento de

informacin.
Incorrecto. Debe re
afianzar los conceptos
c. Posee alta velocidad de procesamiento de

informacin.
Correcto. La memo
caracterizada porque m
exista suministro de e
procesamiento de info
d. Mantiene la informacin an cuando no hay suministro
de corriente.
Incorrecto. Debe re
afianzar los conceptos
Correcto
Question10
Puntos: 1
Los circuitos secuenciales se caracterizan por tener una etapa combinacional y otra
etapa de memoria conformada por flip-flops, para el anlisis y diseo de los circuitos
secuenciales existen herramientas bsicas para implementar el sistemas, las
ecuaciones lgicas son una de ellas y su estructura est formada por:
a.
Las secuencias del estado del sistema.
Incorrecto. Debe r
circuitos secuenciale
b.
Los estados actuales y entradas del sistema.
Correcto. Las ecu

secuenciales estn fo
actuales y entradas d
c.
Los estados siguientes.
Correcto. Las ecu

secuenciales estn fo
actuales y entradas d
d.
La representacin grfica del sistema.
Incorrecto. Debe r
circuitos secuenciale
Correcto

Respuesas Actividades Sistemas Digitales Secuenciales

Cargado por

Información del documento

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Respuesas Actividades Sistemas Digitales Secuenciales

Cargado por

Copyright:

Formatos disponibles

SISTEMAS DIGITALES SECUENCIALES

Act 1: Revisin de Presaberes

domingo, 16 de febrero de 2014, 14:34

domingo, 16 de febrero de 2014, 14:52

8.3 de un mximo de 10 (83%)

Correcto. Las compuerta

Correcto. Las compuerta

a. Los valores de la funcn cambian al aplicar una de las dos tcnicas

Los valores de las variables cambian al simplificar la funcin.

c. El procedimiento analtico es una tcnica rpida pero los valores

NAND, OR, XOR

NOT, XOR, AND

AND, OR, NOT

SISTEMAS DIGITALES SECUENCIALES

jueves, 10 de abril de 2014, 13:47

jueves, 10 de abril de 2014, 14:15

Correcto. Los circuitos lg

26.4 de un mximo de 33 (80%)

Seleccione una respuesta.

A cambie a 1 y B contine siendo cero

B cambie a 1 y A contine siendo en 0

Seleccione una respuesta.

Su estado ser aleatorio

Un cerrojo (Latch) realizado con una compuerta AND almacena:

Si en el siguiente sistema Q est en uno, entonces cuando R se coloque en 1, Q

Seleccione una respuesta.

La simplificacin de la expresin lgica

Seleccione una respuesta.

One-shot astable de dos tiempos.

Poner el cerrojo en estado SET voluntariamente.

Poner el cerrojo en estado de RESET voluntariamente.

Presentar un estado de no cambio.

Manejar el estado de memoria.

Un cerrojo (Latch) realizado con una compuerta OR almacena:

De la siguiente configuracin para el mdulo temporizador de precisin C555, es

Seleccione una respuesta.

Est diseado para ser un multivibrador Monoastable

El pin de trigger produce la descarga del condensador

La resistencia de carga es menor que la resistencia de descarga

El ciclo de dureza puede llegar a ser del 50%

Seleccione una respuesta.

Su estado ser indeterminado

Se utiliza para generar una seal de flanco de subida.

Se utiliza como mtodo para describir la actuacin del re

Generar retardos en el proceso.

Generar una seal de reloj.

Seleccione una respuesta.

Su estado ser aleatorio

La entrada de control en un cerrojo permite

Manejar el estado de memoria

Poner el cerrojo en estado de RESET voluntariamente

Poner en RESET el cerrojo

Poner el cerrojo en estado de SET voluntariamente

PREGUNTA DE ANLISIS DE RELACIN

La reutilizacin y adecuacin de cdigos en VHDL a distintas condiciones de contexto

C. La afirmacin es VERDADERA, pero la razn es una proposicin

b. A. la afirmacin y la razn son VERDADERAS y la razn es una exp

c. D. La afirmacin y la Razn son VERDADERAS, pero la razn NO e

B. La afirmacin es FALSA, pero la razn es una proposicin VERDA

SISTEMAS DIGITALES SECUENCIALES

lunes, 19 de mayo de 2014, 10:39

lunes, 19 de mayo de 2014, 10:59

26.4 de un mximo de 33 (80%)

Caracterizacin matemtica de los circuitos.