1 .

11 SISTEMAS DIGITALES
Elena Valderrama
Universidad Autnoma de Barcelona

1 .1
1. SISTEMA FSICO
Conjunto de objetos o elementos interconectados que realizan una cierta funcin

TIPO (tensin, fuerza, temperatura,

posicin de un interruptor,
p
p , etc.),
),
RANGO

Un conjunto de seales de entrada,

un conjunto de seales de salida

salida,

una relacin entre seales de entrada y de salida.

1 .1
1.1 SISTEMA FSICO : Control de una caldera

Seales de
entrada y de
salida

pos: posicin del selector;

temp: temperatura medida por el sensor;
onoff:
ff seal
l binaria
bi i (dos
(d valores:
l
ON or OFF)
3

1 .1
1.1 SISTEMA FSICO : Control de una caldera
Tipo
p y rango
g de las seales de
entrada y de salida

pos representa la posicin de un selector entre dos posiciones extremas ((10

0 y 30). Puede
tomar cualquier valor dentro de dicho intervalo (rango)
pos10 pos pos30 ;

1 .1
1.1 SISTEMA FSICO : Control de una caldera
Tipo
p y rango
g de las seales de
entrada y de salida

temp representa la temperatura ambiente. Si el sensor es capaz de medir las temperaturas entre
0 y 50 grados, su valor (rango) puede ser cualquier temperatura dentro del intervalo 0-50C
temp0 temp temp50 ;

onoff
ff slo
l ti
tiene d
dos valores:
l
ON ((encendido)
did ) y OFF ((apagado).
d )
5

1 .1
1.1 SISTEMA FSICO : Control de una caldera
Relacin entre las entradas y
salidas

loop
if temp
p<p
pos - medio_ggrado then onoff <= on;;
elsif temp > pos + medio_grado then onoff <= off;
end if;
wait for 10 s;
end loop;
6

1 .1
Las seales como pos y temp que pueden tomar cualquier valor dentro de un conjunto continuo
(y por tanto infinito) de valores reciben el nombre de

SEALES ANALGICAS
Las seales como onoff que solo pueden tomar un conjunto finito de valores (en este caso dos:
ON, OFF), reciben el nombre de

SEALES DIGITALES O SEALES DISCRETAS

1 .1
1.2 SISTEMA FSICO : Cronmetro

Seales de
entrada y de
salida

reset, start,
reset
start stop: posicin de tres pulsadores;
ref: onda cuadrada con un perodo de 0,1 segundos (frec. 10Hz),
VL=0 volts, VH=1 volt;
h: entero entre 0 y 23;
m y s: enteros entre 0 y 59;
t: entero entre 0 y 9.
8

1 .1
1.2 SISTEMA FSICO : Cronmetro
Relacin entre las entradas y
salidas (lenguaje natural)

cuando se pulsa reset, h = m = s = t = 0;

cuando se pulsa start, el cronmetro empieza a contar; h, m, s y t representan el tiempo

transcurrido en dcimas de segundos;

cuando se pulsa stop, el cronmetro deja de contar; h, m, s y t representan el ltimo tiempo

transcurrido.

1 .1
(quiz)
Supongamos que el estado actual del cronmetro es:
g
, 9 dcimas
17 horas,, 22 minutes,, 59 segundos,
Cul ser el estado del cronmetro tras la llegada de un nuevo pulso de reloj?

1. 17 horas, 23 minutos, 60 segundos, 10 dcimas;

2. 18 horas, 22 minutos, 59 segundos, 9 dcimas;
3. 17 horas, 23 minutos, 0 segundos, 0 dcimas;
4. 17 horas, 22 minutos, 59 segundos, 8 dcimas;

10

1 .1
1.2 SISTEMA FSICO : Cronmetro
Tipo
p y rango
g de las seales de
entrada y salida

reset, start, stop: seales binarias (ON, OFF);

ref: seal binaria (0 volts, 1 volt);

h : puede tomar 24 valores (0,

(0 1
1, 2,
2 , 23);

m and s : pueden tomar 60 valores (0, 1, 2, , 59);

t : puede tomar 10 valores (0, 1, 2, , 9)

Todas las seales de entrada y de salida son digitales (o discretas)
11

1 .1

Aquellos sistemas en los que todas las seales de entrada y salida son digitales reciben el
nombre de

SISTEMAS DIGITALES

12

1 .1
( j
(Ejercicio)
)
Describe de una manera formal (pseudo-cdigo) la relacin entre entradas y salidas del
cronmetro.
Notas:
Utiliza una variable ref_flanco_positivo que tome el valor TRUE (cierto) cuando se produce un flanco
positivo en la seal ref, e igual a FALSE (falso) en caso contrario.
Previamente se ha definido un procedimiento update(h, m, s, t) que cada vez que se llama suma una
dcima de segundo al tiempo transcurrido.
Podis utilizar pseudo-instrucciones del tipo:
If then else
While then
Loop

13

1 .1
((Resolucin del ejercicio)
j
)
loop
if reset = ON then h <= 0;; m <= 0;; s <= 0;; t <= 0;;
elsif start = ON then
while stop = OFF loop
if ref_flanco_positivo = TRUE then
update(h, m, s, t);
end if;
end
d lloop;
end if;
end loop;

14

1 .1
RESUMEN

Concepto de seales digitales y de sistema digital

Sistema como caja

caja negra
negra con entradas y salidas, y con una relacin entre entradas y
salidas que definen el comportamiento del mismo

Ejemplos en los que hemos descrito dicha relacin utilizando un pseudo-cdigo

15

1 .1

16

1 .22 DESCRIPCIN DE LOS SISTEMAS

DIGITALES
Elena Valderrama
U i
Universidad
id d A
Autnoma
t
d
de B
Barcelona
l

1 .2
1. Descripcin
p
funcional
Descripcin de la relacin entre Entradas y Salidas, sin informacin acerca de la estructura
interna.
1.1 Descripcin funcional explcita
1.2 Descripcin funcional implcita: Descripcin algortmica

18

1 .2
1.a. Descripcin
p
funcional explcita
p
Ejemplo:
j p Controlado de caldera
(simplificado)

Supongamos que

la temperatura deseada (pos) es de 20C;

la temperatura medida (temp) se ha discretizado y slo puede tomar valores dentro del
conjunto {0
{0, 1
1, 2
2, , 49
49, 50}
50}.
19

1.a. Descripcin funcional

explcita

temp

onoff

ON

ON

18

ON

19

ON

20

sin cambio

21

OFF

22

OFF

49

OFF

50

OFF

1 .2

20

1 .2
1.b. Descripcin
p
funcional implcita
p
(algoritmo)
( g
)
El ejemplo anterior puede ser descrito por el algoritmo siguiente:
temp

onoff

ON

ON

18

ON

19

ON

20

sin cambio

21

OFF

22

OFF

49

OFF

50

OFF

if temp < 20 then onoff <= ON;

elsif temp > 20 then onoff <= OFF;
end if;
end if;

21

1 .2
1.b. Descripcin
p
funcional implcita
p
(algoritmo)
( g
)
Un segundo ejemplo: Sumador de nmeros decimales de dos dgitos.

X = x1 x0 e Y = y1 y0 son nmeros decimales de dos dgitos;

la suma Z=X+Y es un nmero Z = z2 z1 z0 de tres dgitos.

22

1 .2

Algoritmo a mano:

acarreo <= 0;
s0 <= x0 + y0 + acarreo;
if s0 > 9 then z0 <= s0 - 10; acarreo <= 1;
else z0 <= s0; acarreo <= 0;
end if;
s1 <= x1 + y1 + acarreo;
if s1 > 9 then z1 <= s1 - 10; acarreo <= 1;
else z1 <=
< s1; acarreo <=
< 0;
0
end if;
z2 <= acarreo;
23

1 .2
2. Descripcin
p
estructural

Describe la estructura interna del sistema

Basada en el uso de subsistemas digitales previamente definidos, es decir, de

COMPONENTES.

24

1 .2
2. Descripcin
p
estructural: Sumador de ns de 2 dgitos
g
y

Supongamos que se ha definido previamente un

sumador de nmeros de 1 dgito (decimal) como
el siguiente:

acarreoOUT

sumador
1 dgito

acarreoIN

acarreoIN, acarreoOUT {0, 1},

x, y, z: dgitos decimales {0, 1, 2, , 9},
funcin: x + y + acarreoIN = acarreoOUT.10
10 + z
25

1 .2
2. Descripcin
p
estructural: Sumador de ns de 2 dgitos
g
x1

z2

y1

x0

y0

Sumador
1 dgito

Sumador
1 dgito

z1

z0

26

1 .2
2. Descripcin
p
estructural: Sumador de ns de 4 dgitos
g
El sistema siguiente es un
sumador de 4 dgitos decimales
compuesto por cuatro
sumadores de 1 dgito:

Calcula:

Z=X+Y

donde X = x3 x2 x1 x0 e Y = y3 y2 y1 y0 tienen 4 dgitos y

Z = z4 z3 z2 z1 z0 tiene 5 dgitos,
z4 {0,1}
{0 1} y
z3 z2 z1 z0 {0,1,2,3,4,5,6,7,8,9}
27

1 .2
3. Descripcin
p
jerrquica
j
q
En el ejemplo anterior (sumador de nmeros de 4 dgitos decimales) se utilizan 4 sumadores
de 1 dgito. Cada sumador de 1 dgito puede ser definido, a su vez, por su estructura o por su
f i
funcin.

s <= x + y + acarreoIN;
if s > 9 then z <= s - 10; acarreoOUT <= 1;
else z <<= s; acarreoOUT <=
< 0;
end if;

Ejemplo (funcin):

acarreoOUT

sumador
1 dgito

acarreoIN

Descripcin jerrquica de dos niveles

28

1 .2
Ejemplo de descripcin jerrquica de tres niveles
w

El sistema siguiente (descripcin estructural) calcula

z=w +x+y
donde w, x e y son nmeros de 4 dgitos decimales y
z tiene 5 dgitos (9999 + 9999 + 9999 = 29.997)

x
4

sumador
d
4 dgitos
u

sumador
5 dgitos
5

1r NIVEL DE JERARQUA
29

1 .2
Sumador de 4 dgitos decimales

Sumador de 5 dgitos decimales

2 NIVEL DE JERARQUA
30

1 .2
Los sumadores de 4 y 5 dgitos se descomponen en sumadores de 1 dgito cuya descripcin
funcional es:
y

acarreoOUT

sumador
1 dgito

acarreoIN

s <= x + y + carryIN;
if s1 > 9 then z <= s - 10; carryOUT <= 1;
else z <= s; carryOUT <= 0;
end if;

3r NIVEL DE JERARQUA
31

1 .2
3. Descripcin
p
jerrquica
j
q
En resumen, una descripcin jerrquica:

E un conjunto
Es
j t d
de bl
bloques iinterconectados,
t
t d

Donde cada bloque puede, a su vez, ser descrito por su funcin o por un nuevo conjunto de
bloques interconectados, y as sucesivamente.

Los bloques finales corresponden a componentes electrnicos disponibles, definidos por su

funcin.

32

(quiz)
Consideremos un nivel intermedio (cualquier nivel salvo el ltimo) de una descripcin
jerrquica Marca las afirmaciones correctas:
jerrquica.
1. Todos los bloques DEBEN describirse estructuralmente
2. Algunos bloque PUEDEN describirse estructuralmente
3. Algunos bloque PUEDEN describirse funcionalmente
4 Todos los bloques DEBEN describirse funcionalmente
4.

33

1 .2
RESUMEN

Descripcin funcional

Descripcin estructural

Descripcin jerrquica

34

1 .33 SISTEMAS ELECTRNICOS DIGITALES

Elena Valderrama
U i
Universidad
id d A
Autnoma
t
d
de B
Barcelona
l

1 .3
1. Algunas
g
observaciones p
previas
Los sistemas digitales incluyen:

dispositivos de entrada (sensores, teclados, micrfonos, ),

dispositivos de salida (altavoces, visualizadores, motores, ),

conversores de entrada que traducen las informaciones generadas por los dispositivos de
entrada a seales elctricas discretas
discretas,

conversores de salida que traducen datos elctricos discretos a seales que controlan los
dispositivos de salida,

un circuito
i it electrnico
l t i di
digital
it l ((ell ncleo
l d
dell sistema)
it
) que genera llos d
datos
t d
de salida
lid en
funcin de los datos de entrada.

36

1 .3

ste es un curso sobre

Sistemas Electrnicos Digitales

37

1 .3
Las entradas y salidas de un Sistema Electrnico Digital son datos codificados en
binario.
Ejemplos:

nmeros (cdigo binario),

d
datos
alfanumricos
lf

((cdigos
d
ASCII),
)

otros

38

1 .3
2. Componentes
p
digitales
g
2.1 Codificacin binaria

Se definen dos ni
niveles
eles de tensin VL y VH

0 es representado por VL, 1 es representado por VH

Ejemplo: VL = 0 voltios, VH = 1 voltio.

39

1 .3
2.2 Transistores MOS
La mayora de los circuitos digitales estn compuestos de transistores MOS
Transistor MOS: dispositivo con 3 conexiones.
Dos tipos:

nMOS

pMOS

40

1 .3
2.3 Transistores MOS como interruptores
p
El circuitera digital, los transistores MOS se utilizan como interruptores

pero:
El transistor MOS no es un interruptor bueno para
cualquier valor de VIN.

41

1 .3
2.3.1 El transistor nMOS como interruptor
p

El transistor nMOS

transmite bien VL (0 V), pero

no transmite tan bien VH (1 V).

42

1 .3
2.3.2 El transistor p
pMOS como interruptor
p

El transistor pMOS

transmite bien VH (1 V), pero

no transmite tan bien VL (0 V).

43

1 .3
2.4 El inversor CMOS

VIN = 0 V : pMOS transmite 1 V

VIN = 1 V : nMOS transmite 0 V

44

1 .3
2.4 El inversor CMOS
VIN
0 v.
1 v.

VOUT
1 v.
0 v.

INV

45

1 .3
2.5 La p
puerta NAND

(VIN1 = 1V) AND (VIN2 = 1V): VOUT = 0V

(los dos interruptores nMOS
conectados en serie transmiten 0V);

(VIN1 = 0V) OR (VIN2 = 0V): VOUT = 1V

(por lo menos uno de los interruptores
pMOS conectados en paralelo
transmite 1V)

46

1 .3
2.5 La p
puerta NAND
VIN1
0 v.
v
0 v.
1 v.
1 v.

VIN2
0 v.
v
1 v.
0 v.
1 v.

VOUT
1 v.
v
1 v.
1 v.
0 v.

NAND_2

47

1 .3
(quiz)
Qu valor o valores de VIN1 y VIN2 generan una salida VOUT = 1?

1. VIN1 = 0, VIN2 = 0,
2 VIN1 = 0,
2.
0 VIN2 = 1,
1
3. VIN1 = 1, VIN2 = 0,
4. VIN1 = 1, VIN2 = 1.

48

1 .3
(quiz)
Cul es la tabla que refleja el comportamiento del circuito de la figura?

1.

3
3.

VIN1 VIN2 VOUT

2.

VIN1 VIN2 VOUT

VIN1 VIN2 VOUT

4
4.

VIN1 VIN2 VOUT

49

1 .3
2.6 Otros componentes
p
NOR_2

VOUT = 0 ssi (si y slo si)

VIN1 = 1 OR VIN2 = 1

NAND_3

VOUT = 0 ssi VIN1 = VIN2 = VIN3 = 1

AND_2

VOUT = 1 ssi VIN1 = VIN2 = 1

50

1 .3
2.6 Otros componentes
p
OR_2

VOUT = 1 ssi VIN1 = 1 OR VIN2 = 1

AND_3

VOUT = 1 ssi VIN1 = VIN2 = VIN3 = 1

51

1 .3
2.6 Otros componentes
p
BUFFER

VOUT = VIN

3-STATE BUFFER
Vcontrol = 1 V: VOUT = VIN
Vcontrol = 0 V: VOUT : circuito abierto

52

1 .3
2.6 Otros componentes
p
ROM (Read Only Memory)
lneas de
palabra

lneas de
bit

a1
a0

Decodificador de direcciones

Bus de direccion
nes

0
0
0
0

1
1
0
0

1
0
1
1

0
0
1
0

0
0
1
0

1
0
1
0

Circuitera de lectura

d5

d4

d3

d2

d1

d0

Bus de datos

53

1 .3
2.6 Otros componentes
p
ROM (Read Only Memory)
ROM de 22=4
4 palabras de 6 bits por palabra
0
0
0
0

1
1
0
0

1
0
1
1

0
0
1
0

0
0
1
0

1
0
1
0

a1

a0

d 5 d 4 d 3 d 2 d1 d 0

0 1 1 0 0 1

0 1 0 0 0 0

0 0 1 1 1 1

0 0 1 0 0 0

En general: ROM de 2n palabras,

palabras m bits por palabra (direccin: n bits)
a lo largo del curso definiremos otros componentes como los multiplexores, codificadores, decodificadores,
54
latches, flip flops, etc.

1 .3
3 Sntesis de Sistemas Electrnicos Digitales
Especificacin de
un sistema
electrnico digital
P.e.: Disear un
circuito que se
encargue de
controlar la
activacin y
desactivacin
de la caldera
dependiendo .

Catlogo de
componentes
t

Generar una descripcin jerrquica cuyos

bloques finales sean componentes del
catlogo

TEMA CENTRAL DE ESTE CURSO

55

1 .3
RESUMEN

Qu entendemos por un sistema electrnico digital

Codificacin binaria (1s y 0s como valores altos y bajos de tensin)

Catlogo de componentes

Objetivo de la sntesis de sistemas electrnicos digitales

56