Documentos de Académico
Documentos de Profesional
Documentos de Cultura
50
50
53
59
1. Sistemas Numricos y
Cdigos
El sistema Decimal corresponde al sistema base diez, ya que est compuesto por
diez dgitos: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9.
El sistema Binario corresponde al sistema base dos, y est compuesto por los
dgitos: 0, 1; estos dgitos son llamados bits; el bit de menor peso es llamado bit
menos significativo LSB (less significative bit), mientras que el de mayor peso es
conocido como bit ms significativo MSB (most significative bit).
El sistema Octal corresponde al sistema base ocho, y est compuesto por los dgitos:
0, 1, 2, 3, 4, 5, 6, 7.
En general, se identifica la base del nmero, porque ste ltimo posee un subndice con la
inicial del nombre del sistema o el nmero de la base a la que pertenece; debido a que el
sistema que comnmente se maneja es el decimal, se puede omitir el uso del subndice por
ejemplo:
986110
10102
76058
23C416
O
O
O
O
9861D o
9861 .. Decimal
1010B ................................................ Binario
7605O . Octal
23C4H . Hexadecimal
Para poder hacer una asociacin entre los diferentes sistemas numricos, es necesario poder
convertir de cualquier base a la base decimal y viceversa.
3
=>
76058
=>
23C4H
=>
0 x 2 0 + 1 x 21 + 0 x 2 2 + 1 x 2 3 = 0 x 1+ 1 x 2 + 0 x 4+ 1x 8
= 0 + 2 + 0 + 8 = 10 10
5 x 8 0 + 0 x 81 + 6 x 8 2 + 7 x 8 3 = 5 x 1+ 0 x 8 + 6 x 64 + 7x 512
= 5+ 0+ 384+ 3584 = 3973 10
4 x 16 0 + 12 x 161 + 3x 16 2 + 2 x 16 3 = 4 x1+ 12x 16 + 3 x 256+ 2x 4096
= 4+192+ 768+ 8192 = 9156 10
=>
Num n
Num 10 n
dividendo1
divisor
Cociente1= dividendo2
Cociente2= dividendo3
Cociente3= dividendo4
.
.
.
.
.
.
Cociente_i > n = dividendoi
residuo1
residuo2
residuo3
.
.
.
residuo_i
peso)seguido por todos los residuos obtenidos, siendo el primer residuo el que corresponde
al digito de menor peso.
Ejemplos:
6
=>
base 2
6 2
(1 < 2)
3 0
1 1
(3 2)
Nm 2 = 1 1 0 2
10 => Binario
10 2
5
2
1
0
1
0
3973 8
9156 16
496
62
7
5
0
6
572
35
2
4
C
3
Para realizar las operaciones, es necesario tener siempre en cuenta la base con la que
estamos trabajando, por ejemplo:
1
11
5 610
7 8 910
+ 5 110
+ 5 410
1 0 710
8 4 310
La operacin en base diez, la hacemos de forma automtica 6+1 = 7, 5 +5 = 0 y
llevamos 1, lo anterior porque al completarse la base 10, se genera un acarreo en este
caso de 1 y no hay sobrantes; luego, 9+4 = 3, y llevamos 1, 8 +5 + acarreo 1=4 y llevamos
1, 7 + acarreo 1 = 8. El mismo procedimiento se aplica en el sistema binario:
11
1011 12
+
11 02
5
1110 12
1+ 0=1
1 + 1 = 0 (semejante a un 5+5 = 0, se completa la
base) y llevamos 1
1 + 1 = 0 (se lleva acarreo 1) + 1 (acarreo anterior) = 1
Acarreo 1+ 0 = 1
1
11 1 1
1 0 0 12
+ 1 1 1 12
1100 02
1 + 1 = 0 (semejante a un 9+1= 0, se completa la base) y
llevamos 1
Acarreo 1 + 1 = 0 y llevamos 1
Acarreo 1 + 1 = 0 y llevamos 1
Acarreo 1 + 1 = 1 y llevamos 1 (semejante a un 2+9=11)
Acarreo 1
Resta.
Recordando como se lleva a cabo la resta decimal de 945- 63, entonces 53 = 2, 46 no se puede, por
lo tanto el 4 le pide prestado al 9 y este le presta 10 (el valor de la base) por lo que el 4 se convierte en 14
y el 9 al hacer el prstamo en 8, resultando 882:
8 14
9 4 510
- 6 310
8 8 210
En Binario, para restar 1010- 110, se tiene que 0 0= 0, 1 1=0, 0 1 no se puede, por lo
tanto el 0 le pide prestado al 1 y ste le presta 2 (el valor de la base) por lo que el 0 se
convierte en 2 (2 + 0) y 1 al hacer el prstamo en 0, resultando 0100:
0 2
1 0 1 02
1 1 02
0 1 0 02
En el caso de la resta de los nmeros binarios se utiliza tambin un mtodo conocido como
complemento a dos, que consiste en los siguientes pasos:
1.- IGUALAR LAS LONGITUDES. Las longitudes del minuendo y sustraendo deben ser
iguales (para evitar errores en el mtodo), de no ser as, se agregan ceros a la izquierda de la
cantidad de menor longitud hasta igualar las longitudes, ejemplo:
10102 => 00102
6
1102
=> - 01102
1 0 0 12
+
12
1 0 1 02
4.- AGREGAR BITS DE SIGNO. Tanto a la suma obtenida como al minuendo, se le
agrega un bit al lado izquierdo que representa el signo del nmero, 0 si el nmero es
positivo y 1 si es negativo.
Minuendo 1 0 1 02 => 0 1010
Sustraendo 1 0 1 02 => 1 1010
5.- SUMAR. Finalmente, las cantidades anteriores se suman, y la suma es el resultado de la
resta en complemento a dos (CA-2).
1
0 1 0 1 02
+ 1 1 0 1 02
1 0 0 1 0 02
Resultado
Bit de signo 0 (representa un
valor positivo).
Bit de rebasamiento (despreciable).
Para comprobar, tomamos los valores iniciales del minuendo y el sustraendo, el resultado
de la sumatoria y hacemos la conversin de estos a decimal:
10102
- 1102
0 01002
0112 =>
110002 =>
1 010112 =>
+ 3
- 24
- 11
101002
+
12
1 101012
Multiplicacin.
La operacin de multiplicacin binaria es muy sencilla, ya que como resultante solo
tendremos un uno o un cero; posteriormente se realiza la sumatoria.
8
111102
x
102
000002
+ 111102
1111002
10102
x 1012
10102
00002
+ 10102____
1100102
00002
016
08
00012
116
18
00102
216
28
00112
316
38
01002
416
48
01012
516
58
01102
616
68
01112
716
78
10002
816
108
10012
916
118
10
10102
A16
128
11
10112
B16
138
12
11002
C16
148
13
11012
D16
158
14
11102
E16
168
15
11112
F16
178
Tabla 1.1 Equivalencias entre los sistemas decimal, binario, hexadecimal y octal.
0011 10112
10
Como se puede apreciar, es de suma importancia aprender los nmeros binarios (por lo
menos del 0 al 15) para las conversiones Hexadecimal y Octal.
Ejercicio 1.1 1. La forma ms recomendable de aprender las cosas es hacerlas por uno
mismo, as que antes de continuar con el siguiente tema, realice las siguientes conversiones:
100D => BINARIO
6110 => BINARIO
11110B => DECIMAL
10000012 => DECIMAL
65O => HEXADECIMAL
2108 => HEXADECIMAL
5AH => OCTAL
7116 => OCTAL
10001B => OCTAL
1010111B => HEXADECIMAL
Suma y Resta.
Para las operaciones de suma y resta en los sistemas Octal y Hexadecimal se
utiliza el mismo mtodo que para el sistema binario antes visto, ejemplo:
1
1
23 5 78
+ 7 4 0 18
1176 08
7 + 1 = 0 (semejante a un 9+1= 0, se completa la base) y
llevamos 1
Acarreo 1 + 5 = 6
3+4=7
2 + 7 = 1 y llevamos 1 (semejante a un 2+9 = 11 )
1
1
5 8 A 7 16
+ E 4 0 1 16
1 3 CA 8 16
7 + 1=8
A+ 0 = A
8 +4=C
5 + E = 3 y llevamos 1 (semejante a un 5+8 =13)
1
Las respuestas de los ejercicios las encontrar al final de cada unidad correspondiente.
11
Una segunda opcin, consiste en seguir realizando los clculos en base diez, pero
teniendo como referencia la base en la que trabajamos, por ejemplo:
1
5 8 16
+ E 4 16
1 3 C16
Para la operacin de resta y tomando como referencia la resta decimal, basta recordar que
en vez de prestar diez, se presta diecisis u ocho (segn sea el caso), pero la operacin es
muy similar , por ejemplo:
6 14
7 6 58
7 38
6 7 28
F 8 416
+ E 9 116
0 F 316
En Hexadecimal, 4 1= 3, 8 9 no se puede, por lo tanto el 8 le pide prestado a la F y
este le presta 16 (el valor de la base) por lo que el 8 se convierte en 24 (16 + 8) y la F al
hacer el prstamo en E.
Ejercicio 1.2. Realice las siguientes operaciones aritmticas.
11001002 + 1111002
111001102 + 10010002
208 + 578
638 + 168
5C16 + BF16
A016 + 1616
100002 - 10012 (CA-2)
100102 - 110002 (CA-2)
718 558
528 268
78916 - FF16
3816 - 2E16
11102 x 1102
101012 x 1012
1.4 Claves y Cdigos
12
Cdigo Gray 2
Dgito Decimal Cdigo Gray
0
000
1
001
2
011
3
010
4
110
5
111
6
101
7
100
El cdigo Gray es un cdigo basado en un sistema Binario y su principal caracterstica es que solo
hay un cambio de BIT cada vez que se pasa de una combinacin a la siguiente (tabla 1.2). Este cdigo
tambin se denomina reflex porque se obtiene reflejando las combinaciones como si fueran vistas con un
espejo (lneas de trazos) por ejemplo, para una sola seal las combinaciones son 0 y 1, una vez reflejado se
aadir una nueva columna a la izquierda en la que la mitad superior sern ceros y la inferior unos;
continuando con este proceso se llegar al nmero de seales que sean necesarias como se muestra en la
figura 1.1.
0
1
00
01
1
0
11
10
00
01
11
10
000
001
011
010
0
1
2
3
10 cmo
110se puede
4 traducir un valor decimal (6 en el ejemplo)
En la figura anterior tambin se indica
11
111delsecdigo
5
directamente a cdigo
FiguraGray
1.1 Generacin
(resultado
101):
comienza
Gray.
pasando a binario el valor decimal sin olvidar que
hace falta al menos un cero a 01
la izquierda,
dos enBinario
dos y si las dos cifras son iguales
101 luego
6 se agrupan de0110
corresponde un cero en cdigo 00
Gray y si100
son distintas
corresponde
a
un
uno.
7
Cdigo Decimal Codificado en Binario (BCD)
2
101 Gray
Fuente http://es.geocities.com/jeeesusmeeerino/sistnum/otros/otros.html
13
00002
00012
00102
00112
01002
01012
01102
01112
10002
10012
Nombre
14
D
e
c
H
e
x
C
a
r
i
m
a
l
a
d
e
c
i
m
a
l
c
t
e
r
Nulo
0
0
Inicio de
cabecera
0
1
Inicio de texto
0
2
Fin de texto
0
3
Fin de
transmisin
0
4
enquiry
0
5
acknowledge
0
6
Campanilla
(beep)
0
7
backspace
Tabulador
horizontal
Salto de lnea
Escape lnea
de datos
1
0
1
1
1
2
1
3
1
4
1
5
1
6
0
8
0
9
0
A
0
B
0
C
0
D
0
E
0
F
1
0
Control disposi
tivo 1
1
7
1
1
Control disposi
tivo 2
1
8
1
2
Control disposi
tivo 3
1
9
1
3
Control disposi
tivo 4
2
0
1
4
neg acknowled
N
U
L
S
O
H
S
T
X
E
T
X
E
O
T
E
N
Q
A
C
K
B
E
L
B
S
H
T
L
F
V
T
F
F
C
R
S
O
S
I
D
L
E
D
C
1
D
C
2
D
C
3
D
C
4
N
Tabulador
vertical
Salto de
pgina
Retorno de
carro
Shift fuera
Shift dentro
15
ge
Sincronismo
2
2
1
6
Fin bloque
transmitido
2
3
1
7
Cancelar
2
4
1
8
Fin medio
2
5
2
6
1
9
1
A
Escape
2
7
1
B
Separador
archivos
Separador
grupos
Separador
registros
Separador
unidades
2
8
2
9
3
0
3
1
1
C
1
D
1
E
1
F
Sustituto
A
K
S
Y
N
E
T
B
C
A
N
E
M
S
U
B
E
S
C
F
S
G
S
R
S
U
S
Decimal
Hex.
Carcter
Decimal
Hex.
Hex.
Carcter
32
20
Espacio
64
40
96
60
33
21
65
41
97
61
34
22
"
66
42
98
62
35
23
67
43
99
63
36
24
68
44
100
64
37
25
69
45
101
65
38
26
&
70
46
102
66
39
27
'
71
47
103
67
40
28
72
48
104
68
41
29
73
49
105
69
42
2A
74
4A
106
6A
43
2B
75
4B
107
6B
16
Carcter Decimal
44
2C
76
4C
108
6C
45
2D
77
4D
109
6D
46
2E
78
4E
110
6E
47
2F
79
4F
111
6F
48
30
80
50
112
70
49
31
81
51
113
71
50
32
82
52
114
72
51
33
83
53
115
73
52
34
84
54
116
74
53
35
85
55
117
75
54
36
86
56
118
76
55
37
87
57
119
77
56
38
88
58
120
78
57
39
89
59
121
79
58
3A
90
5A
122
7A
59
3B
91
5B
123
7B
60
3C
<
92
5C
124
7C
61
3D
93
5D
125
7D
62
3E
>
94
5E
126
7E
63
3F
95
5F
127
7F
DEL
17
Dato
1010
0
1111
0
0101
01
1100
11
Cantidad final de 1s
2 (par)
impar
1 10010
3 (impar)
par
1 010101
4 (par)
impar
1 110011
5 (impar)
Responda:
18
Hoja de Respuestas
Ejercicio 1.1
100D => 11001002
6110 => 1111012
11110B =>30 10
10000012 => 65 10
65O => 3516
2108 => 8816
5AH => 1328
7116 => 1618
10001B => 218
19
Unidad I
20
Compuertas Lgicas
2 5v
Estos niveles lgicos tambin se pueden representar como valores de tensin o no tensin, conectado o noconectado, abierto o cerrado, encendido o apagado, 1 o 0 respectivamente.
Al trabajo de los circuitos electrnicos digitales en base a los unos o niveles alto, se le conoce como lgica
positiva; en cambio, al trabajo de circuitos electrnicos digitales
en base a los ceros o niveles bajo, se le
conoce como lgica negativa.
Tabla de verdad.
Una tabla de verdad, es un medio para describir cmo, la salida lgica de un circuito depende de los
niveles lgicos presentes en las entradas del circuito, ejemplo:
A
0
1
A
0
0
1
1
B
0
1
0
1
22
Las compuertas lgicas, llevan a cabo las operaciones lgicas de: suma
(OR), multiplicacin (AND) y negacin o complementacin (NOT), entre otras; se
representan mediante smbolos y su comportamiento se muestra en una tabla de
verdad como a continuacin:
B
F
V
F
V
X
F
V
V
V
Figura 2.2 Tabla de verdad y smbolo para la compuerta de multiplicacin lgica AND
23
B
F
V
F
V
X
F
F
F
V
Figura 2.3 Tabla de verdad y smbolo para la compuerta de negacin lgica NOT
La operacin de negacin lgica se escribe de la forma /A, y consiste en invertir la entrada,
es decir si la entrada es verdadera entonces el resultado ser falso, de la misma forma, si la
entrada es falso entonces la salida ser verdadera:
A
F
V
X
V
F
A
0
0
24
1
1
Figura 2.4 Tabla de verdad y smbolo para la compuerta de suma lgica negada: NOR
La operacin de suma lgica negada, complementa o niega la operacin de suma lgica es
decir, para los estados o entradas en las que la salida era uno o verdadero, ahora ser cero o
falso, de la misma forma, para los estados o entradas en las que la salida era cero o falso,
ahora ser uno o verdadero, como se muestra en la tabla 2.5; el agregar al smbolo de la
compuerta un crculo, es equivalente a agregarle un inversor para complementar la
salida(Fig. 2.5) .
A
0
0
1
1
B
0
1
0
1
X (OR)
0
1
1
1
X (NOR)
1
0
0
0
Tabla 2.5 Tabla de verdad que muestra las salidas de las compuertas OR y NOR
25
Figura 2.7 Tabla de verdad y smbolo para la compuerta de suma exclusiva: XOR
La operacin de suma exclusiva negada, complementa o niega la operacin de suma
exclusiva es decir, para los estados o entradas en las que la salida era uno o verdadero,
ahora ser cero o falso, de la misma forma, para los estados o entradas en las que la salida
era cero o falso, ahora ser uno o verdadero.
TABLA DE VERDAD
ABX001010100111
OPERACIN LGICA
NOMBRE
NOT
26
NAND
/AB + A/B
XNOR
A+ B
27
Simbologa IEEE/ANSI
Existe una simbologa que se utiliza para representar los dispositivos y las funciones
lgicas que se ajustan a las normas IEEE/ANSI (El Instituto de Ingenieros Elctricos y
Electrnicos, y El Instituto Nacional Estadounidense de Estndares); esta simbologa se
presenta a continuacin:
NOT
A
B
&
A
B
AND
A
B
28
=1
XOR
NAND
A
B
OR
&
NOR
A
B
=1
XNOR
Cuando se tienen dos compuertas interconectadas de forma tal que la salida de una se
conecta a la entrada de otra, por ejemplo, la salida de la compuerta 1 se encuentra
conectada la entrada de la compuerta 2, se dice entonces que la compuerta 1 maneja a la
compuerta 2 (fan- out) y que la compuerta 2 carga a la compuerta 1(fan -in).
Salida - Entrada
Compuerta 1
Compuerta 2
Fuente http://www.iec.uia.mx/acad/wcervantes/ldd/familias.pdf
29
Fuente http://www.cienciasmisticas.com.ar/electronica/teoria/digital/index.php
30
31
Hoja de Respuestas
Unidad II
1.
SMBOLO
OPERACIN LGICA
NOMBRE
/A
NOT
/(A+B)
NOR
/(AB)
NAND
/AB + A/B
XOR
AB
AND
/(A B )
XNOR
A+B
OR
lgebra de Boole
/A
/B
/A
/B
1
1
0
A
Tabla 3.1 Tabla de verdad con bits y con variables
Existen dos formas especiales de expresar las funciones booleanas: suma de productos y producto de sumas;
Si las funciones se encuentran en su forma cannica, es decir que no son expresiones mnimas, la suma de
productos se conoce como suma de mintrminos y el producto de sumas como producto de maxtrminos.
Mintrminos.
A
0
0
B
0
1
X
0
1
X= /A B +A /B
1
1
0
1
1
0
Figura 3.1 Tabla de verdad y ecuacin expresada en suma de mintrminos para 2 variables
Sustituyendo valores en la ecuacin, para las diferentes combinaciones de entrada tenemos
que:
A = 0 y B = 0 entonces X = /00 + 0/0 = 10 + 01 = 0 + 0 = 0
A = 0 y B = 1 entonces X = /01 + 0/1 = 11 + 00 = 1 + 0 = 1
A = 1 y B = 0 entonces X = /10 + 1/0 = 00 + 11 = 0 + 1 = 1
A = 1 y B = 1 entonces X = /11 + 1/1 = 01 + 10 = 0 + 0 = 0
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
X
1
0
1
0
1
0
1
0
X= /A/B/C + /AB/C + A/B/C + AB/C
Figura 3.2 Tabla de verdad y ecuacin expresada en suma de mintrminos para 3 variables
Maxtrminos.
Un maxtrmino es una suma lgica que contiene todas las variables, pudiendo stas estar o
no complementadas. Para definir una ecuacin en producto de maxtrminos se ubican las
salidas bajas de la tabla de verdad y las combinaciones de entrada se escriben de manera
inversa en la ecuacin es decir, si es cero, se escribe la variable sin negar, y si es uno se
niega la entrada; el primer termino de la ecuacin corresponde a la suma de las variables
donde se ubica el primer cero, multiplicado por el termino obtenido con el siguiente cero en
la tabla y as sucesivamente hasta concluir con los ceros, ejemplo:
A
0
0
1
B
0
1
0
X
0
1
1
X= ( A + B) (/A + /B)
El Teorema de DMorgan
Este teorema expresa que existe otra forma de escribir una ecuacin lgica sin
cambiar su resultado, de este modo se puede ampliar o reducir el nmero de compuertas
lgicas para implementar un circuito; los pasos para obtener la ecuacin equivalente se
pueden resumir en los siguientes:
1. Complementar cada variable de los trminos en la ecuacin (recuerde que //X = X)
2. Sustituir los smbolos de suma por multiplicacin y los de multiplicacin por suma.
3. Negar toda la ecuacin.
Ejemplo 3.1 Cambiar las siguientes ecuaciones de suma de productos a productos de suma:
A)
=> +
(/A + /B) ( B + /C)
X PRODUCTO DE SUMAS =
B) X SUMA DE PRODUCTOS = A B
1. /A /B
=>
2. /A + /B
=> 3. /A + /B = /A + /B
X PRODUCTO DE SUMAS = /A + /B
Ejemplo 3.2 Cambiar las siguientes ecuaciones de productos de suma a suma de productos:
A) X PRODUCTO DE SUMAS = (/A + /B) (B + /C)
(//A + //B) (/B + //C) => (A B) + (/B C) => (A B) + (/B C) = (A B) + (/B C)
X SUMA DE PRODUCTOS = AB + /BC
B) X SUMA DE PRODUCTOS = /A + /B
/A + /B => //A + //B => A B = A B
X PRODUCTO DE SUMAS = A B
Lo anterior se puede comprobar utilizando una tabla de verdad para las ecuaciones en las
distintas formas:
A B C (A B) + (/B C)
/( (/A + /B) (B + /C))
*
0 Tabla
0 0de verdad de equivalencia
0
0 expresada en suma de
Tabla 3.2
para una ecuacin
0
0
1
1
1
productos y producto de sumas.
0
1 0
0
0
0
1
1
0
Hay que hacer notar que la expresin de la multiplicacin lgica0 se puede escribir (al igual
1
0 0
0
0
que en el lgebra) con el smbolo o simplemente con las variables continuas, ejemplo:
1
0 1
1
1
1
1 0
1
1
A B =1 AB
1
1 1
1
3.2 Simplificacin de Funciones
Circuitos Lgicos Combinatorios.
Un circuito lgico combinatorio, es un circuito formado por compuertas lgicas, y diseado para dar
solucin a un problema planteado en una funcin lgica en su forma ms reducida, para lograr esto se utilizan
dos mtodos de reduccin:
Los postulados de las tres operaciones bsicas, para deducir cualquier relacin
Booleana son:
X 0 =0
X+1=1
X 1 =X
a + ab
a (1 + b)
a
E) /a/bc + /ab/c + /abc + ab/c + abc = b + /ac
/a (/bc+b/c+ bc) + ab(/c + c)
/a (c (/b+b) + b/c) + ab(1)
/a (c (1) + b/c) + ab
/a (c + b/c) + ab
/a (b+c) + ab
/ab + /ac + ab
b (/a+a) + /ac
b(1)+/ac
b + /ac
F) /a/b/c/d + /a/b/c/d+ /ab/c/d + /ab/c/d + /abc/d + /abcd = /a (/c/d + bc)
/a/b/c/d + /ab/c/d + /abc(/d + d )
/a/c/d (/b+b) + /abc ( 1)
/a/c/d (1 ) + /abc
/a/c/d + /abc
/a (/c/d + bc)
G) abcd + abc/d +ab/cd + ab/c+ ab/d = ab
abc (d + /d) + ab/cd + ab/c + ab/d
abc (1) + ab/cd + ab/c + ab/d
ab(c + /c) + ab/cd + ab/d
ab(1) + ab/cd + ab/d
ab + ab/cd + ab/d
ab(1+/cd +/d)
ab(1)
ab
Ejercicio 3.1 Subraye la respuesta que considere correcta
Es un teorema del lgebra de Boole utilizado para reduccin de ecuaciones:
1) A A = 1
A A = 0
A /A = 1
/(A A) = 0
A A =A
2) A A = 1
A A= 0
A /A = 0
A A= 0
A A=A
3) A 1 = 1
A 1 = 0
A /A = A
A A= 0
A 1 = A
4) A 1 = 1
A 1 = 0
A /A = A
A 0 = 0
A 1 = /A
5) A + 1 = 1
A + /1 = 0
A +/A = A
/(A +A) = 0
A+ 1 =A
6) A + 0 = 1
A +/1 = 0
A +/A = 1
/(A +A) = 0
A+ 1 =A
7) A + A = A
A + /1 = 0
A +/A = A
/(A +A) = 0
A+ 1 =A
8) A + 0 = A
A+ 1 = 0
A +/A = 0
/(A +A) = 1
A+ 1 =A
9) La expresin reducida de A (A + ABC) es:
1
0
A
ABC
A + AB
10) La expresin reducida de (A + B) ( A + B) es:
B
A+ B
A
A B
A + AB
Mtodo de Karnaugh
A B 0
0
1
22 = 4 celdas
/B
/A
A
A B 0
0 1
1 1
1
0
0
1
0
0
A B 0 1
0 1
0
a)
b)
1 1
0
Figura 3.6 a) Agrupacin de unos los mapas b) Deduccin de ecuacin para la salida X=/B
Cambio
de variable
Los valores de la entrada A, se representan en columna, mientras que los de B en fila; para
deducir la ecuacin de X, se toma la posicin en donde se ubica la agrupacin y se elimina
la variable que cambie (figura 3.6), ntese que para la agrupacin, la entrada A es 0 y luego
1, mientras que B permanece en 0 por lo que se elimina la variable A y la ecuacin se
reduce a X = /B.
Lo mismo se hubiera obtenido, aplicando los teoremas del lgebra de Boole:
X= /A/B + A/B => /B ( /A + A) => /B ( 1)
Mapa de Karnaugh para ms de dos variables.
X= /B
Para escribir las combinaciones de las filas y columnas en los mapas de Karnaugh
de ms de dos variables, solo debe existir un cambio de variable a la vez como se muestra
en la figura 3.7:
Cambio de variable de
celda a celda
A
BC
A
0
1
00
01
BC
A /B/C /BC
/A
11 10
BC
B/C
BC
A /B/C /BC
/A
1 0
A
BC
B/C
0
0
1
1
BC
/B/C /BC BC
/A
B/C
B/C
A
a.)
b)
a)
BC
B/C
0
0
1
1
BC
A /B/C /BC
/A
1 0
b)
X = /C
BC
B/C
0
0
1
1
Hay que hacer notar que entre mayor cantidad de unos se agrupen, mayor ser la reduccin;
no importa que se repita la agrupacin de un mismo uno en varios conjuntos, siempre que
esto sea para reducir ms la ecuacin de salida, por ejemplo:
A
/A/B
/A B
CD
AB /C/D /CD CD C/D
A B
A /B
Queda BC
Queda D
X= D + BC
.
.
.
.
.
0
1
2
3
4
A /B
a)
X= /B/C/D + BD + BC = /B/C/D + B (C+D)
CD
AB
/A/B
/A B
A B
A /B
CD
/C/D /CD CD C/D
AB
/A/B
/A B
A B
A /B
b)
AB
/A/B
/A B
A B
A /B
X= (/B+D) (B+/D)
c)
d)
Figura 3.12 Ejemplos resueltos de mapas de Karnaugh
X= /B/D + BD
B
0
0
0
0
1
1
1
1
0
C
0
0
1
1
0
0
1
1
0
D
0
1
0
1
0
1
0
1
0
X
1
1
1
0
0
1
0
0
1
1 0 0 1 0
1 0 1 0 1
1 0 1 1 1
1 1 0 0 0
1 1 0 1 0
1 1 1 0 1
1 1 1 1 0
3.3 Implementacin de Circuitos Lgicos Combinacionales.
Hasta este momento hemos visto tanto la simbologa de las compuertas lgicas,
como la deduccin y reduccin de ecuaciones o funciones lgicas, finalmente
continuaremos con la implementacin de los circuitos lgicos a partir de las ecuaciones, por
ejemplo:
A B
X
0
0
0
0
1
1
1
0
1
1
1
0
X = /AB + A/B
a.
b.
Figura
3.15 Circuitos
lgico
A/B
A
/A
/AB equivalentes de la expresin
A
X = /AB+A/B
B
B
/AB
X = /AB+ A/B
A/B
a.
/B
A/B
b.
A) X= /( ( ( B+C ) ( D+E) ) + /A )
Iniciando con los trminos entre parntesis (del centro a los extremos) de la ecuacin:
B
C
B+C
D
E
D+E
B
C
( B+C ) ( D+E)
D
E
a.
b.
X= /( ( ( B +C ) ( D +E) ) + /A )
A
B
C
D
E
c.
Figura 3.17 a, b y c Circuitos lgicos para la ecuacin /( ( ( B +C ) ( D +E) ) + /A )
B) X = /( (/A (B +C) ) ( (DE) (B +C) ))
1.
A
B
C
B
D
C
E
(/A (B +C))
((DE) (B +C) )
2. La expresin B+C es comn para las dos compuertas XOR, por lo tanto podemos
utilizar el mismo nodo.
A
B
C
D
E
Figura 3.18 Circuitos lgicos para la ecuacin /( (/A (B +C) ) ( (DE) (B +C) ))
3.
Hoja de Respuestas
Unidad III
Ejercicio 3.1
1. A A = 0
2. A /A = 0
3. A 1= A
4.
A 0 = 0
5.
A+ 1 = 1
6.
A + /A = 1
7.
A+ A= A
8.
A+ 0 =A
9.
A
10. B
Ejercicio 3.2
X SUMA DE PRODUCTOS= /B/D + AC/D + A/BC+/A/CD
XPRODUCTO DE SUMAS= (/B+C+D) ( /A+C+/D) (A+/C+/D ) (A+/B+/C) o
XPRODUCTO DE SUMAS= ( /B+C+D) ( /A+C+/D) (A+/C+/D ) (/B+/C+/D)
Ejercicio 3.
X
A
B
C
D
Circuitos Integrados
53
54
Figura 4.2 Se sustituye Q1 por dos diodos que equivalen a las junturas del
transistor.
Tanto la figura 4.1 como la 4.2 equivalen a una compuerta inversora, si el voltaje a la
entrada es bajo, el nivel de salida es alto y si el voltaje a la entrada es alto, el nivel de salida
es bajo. Esta descripcin del funcionamiento de la lgica TTL nos ayudar a entender las
de configuraciones de salida que posee esta familia.
5
Su tensin de alimentacin caracterstica est comprendida entre los 4.75V y los 5.25V,
como se observa es un rango muy estrecho por lo tanto, los niveles lgicos vienen
definidos por el rango de tensin comprendida entre 0.2V y 0.8V para el estado bajo y
2.4 V y Vcc para el estado alto.
Si dejamos una entrada sin conectar actuar exactamente como un 1 lgico aplicado a
esa entrada.
Cuando dos o ms entradas de una compuerta TTL se interconectan para formar una
entrada comn, sta tendr un factor de carga de entrada que es la suma de los factores
de carga de cada entrada (Fan-in).
Fuente http://html.rincondelvago.com/electronica-digital_9.html
55
La familia 74 cuenta con varias series de dispositivos lgicos TTL: 74, 74LS, 74S,etc.
Estas series utilizan una fuente de alimentacin (Vcc) con voltaje nominal de 5V;
funcionan de manera adecuada en temperaturas ambientales que van de 0 a 70C.
Los niveles de voltaje de salida de la familia 74 estndar son:
Los voltajes aplicados a cualquier entrada de un CI no deben exceder los 5.5V. Existe tambin un
mximo para el voltaje negativo que se puede aplicar a una entrada TTL, que es de -0.5V. Esto se debe al
uso de diodos de proteccin en paralelo en cada entrada de los CI TTL.
Dentro de la familia TTL, existen otras series que ofrecen alternativas de velocidad y
potencia. Dentro de ellas, estn:
74
74L
74H 74S
33
10
23
74LS
74AS
74ALS
9.5
1.7
20
Parmetros de funcionamiento
56
90
33
138
60
19
13.6
4.8
35
50
125
45
200
70
10
20
10
20
20
40
20
2.4
2.4
2.4
2.7
2.7
2.5
2.5
0.4
0.4
0.4
0.5
0.5
0.5
0.4
2.0
2.0
2.0
2.0
2.0
2.0
2.0
0.8
0.7
0.8
0.8
0.8
0.8
0.8
Parmetros de Voltaje
En la compuerta TTL de bajo consumo de potencia los valores de los resistores son ms
altos que en la compuerta estndar para reducir la disipacin de potencia, pero se aumenta
el retardo de propagacin. Con la compuerta TTL de alta velocidad, los valores de los
resistores se bajan para reducir el retardo de propagacin, pero se aumenta la disipacin de
potencia. La TTL Schottky es una ltima mejora en la tecnologa que elimina el tiempo de
almacenamiento de los transistores al evitar que vayan a saturacin. Esta versin aumenta
la velocidad de operacin sin un aumento excesivo en la disipacin de potencia. La versin
TTL Schottky de baja potencia sacrifica un poco de velocidad para reducir la disipacin de
potencia. Es casi igual a la compuerta TTL estndar en el retardo de propagacin, pero slo
tiene una quinta parte en la disipacin de potencia. Tiene el mejor producto de velocidadpotencia y, como consecuencia, ha llegado a ser la versin de ms uso en los nuevos
diseos. Todas las versiones TTL estn disponibles en paquetes 6SSI y en formas ms
complejas como funciones MSI y LSI.
4.3 Tipos de circuitos de salida
Las diferencias en las versiones TTL no estn en las funciones digitales que
realizan, sino en los valores de los resistores y el tipo de transistores que usa su compuerta
bsica. En cualquier caso, las compuertas TTL en todas las versiones estn disponibles en
tres tipos de configuraciones de salida.
Salida de colector abierto.
Salida de poste ttem o ttem pole.
Salida de tres estados (o triestado).
Salida de colector abierto.
La configuracion "COLECTOR ABIERTO" tiene solo un transistor en la etapa de
salida como se ilustra en la figura 4.3:
6
Los trminos SSI, MSI y LSI se refieren a escalas de integracin que se explican ms adelante (Pg. 59 )
57
A
L
H
L
H
H
L
Hi- Z
Hi- Z
Salida
E
Figura 4.5 Tabla de verdad y smbolo de una compuerta inversora con salida de tres estados.
Existen varias series en la familia CMOS de circuitos integrados digitales. La serie 4000 que fue
introducida por RCA y la serie 14000 por Motorola, estas fueron las primeras series CMOS.
La serie 74C tiene como caracterstica principal su compatibilidad terminal por terminal y funcin por
funcin con los dispositivos TTL. Esto hace posible reemplazar algunos circuitos TTL por un diseo
equivalente CMOS.
59
La serie 74HC son los CMOS de alta velocidad, tienen un aumento de 10 veces la velocidad de
conmutacin. La serie 74HCT es tambin de alta velocidad, y tambin es compatible en lo que respecta
a los voltajes con los dispositivos TTL.
Los voltajes de alimentacin en la familia CMOS tiene un rango muy amplio, estos valores van de 3 a
15 V para los 4000 y los 74C. De 2 a 6 V para los 74HC y 74HCT.
Los requerimientos de voltaje en la entrada para los dos estados lgicos se expresa como un porcentaje
del voltaje de alimentacin. Tenemos entonces los siguientes parmetros de voltaje:
VOL (mx.) = 0 V
VOH (mn.) = VDD
VIL (mx.) = 30%VDD
VIH (mn.) = 70% VDD
Los CMOS pueden ser utilizados en medios con mucho ms ruido de lo tolerable para los TTLs, lo
anterior se debe a que el margen de ruido es un porcentaje del voltaje de alimentacin y los CMOS
tienen un rango mayor para este voltaje.
Ya que los CMOS tienen una resistencia de entrada extremadamente grande (1012 ) que casi no
consume corriente. Pero debido a su capacitancia de entrada se limita el nmero de entradas CMOS
que se pueden manejar con una sola salida CMOS. As pues, el factor de carga de CMOS depende del
mximo retardo permisible en la propagacin. Comnmente este factor de carga es de 50 para bajas
frecuencias, para altas frecuencias el factor de carga disminuye.
Los valores de velocidad de conmutacin dependen del voltaje de alimentacin que se emplee, por
ejemplo en una 4000 el tiempo de propagacin es de 50 ns para VDD = 5 V y 25ns para VDD = 10 V.
Como podemos ver mientras VDD sea mayor podemos operar en frecuencias ms elevadas.
Las entradas CMOS nunca deben dejarse desconectadas, todas tienen que estar conectadas a un nivel
fijo de voltaje, esto es porque los CMOS son, al igual que los MOS muy susceptibles a cargas
electrostticas y ruido que podran daar los dispositivos.
La lgica MOS es la familia lgica ms simple de fabricar ya que utiliza un solo elemento bsico, el
transistor N-MOS (o bien el P-MOS), por lo que no requiere de otros elementos como diodos o
resistencias (como el CI TTL).
La mayora de los nuevos dispositivos CMOS estn protegidos contra dao por carga esttica mediante
la inclusin en sus entradas de un diodo Zener de proteccin. Estos diodos estn diseados para
conducir y limitar la magnitud del voltaje de entrada a niveles muy inferiores a los necesarios para
hacer dao.
memorias grandes, CI de calculadora, microprocesadores, as como VLSI). Por otro lado, la velocidad de
operacin de los CI TTL los hace dominar las categoras SSI o MSI (compuertas, FF y contadores).
7
La rapidez del desarrollo tecnolgico ha dado lugar a que se puedan integrar simultneamente en un mismo
dispositivo un nmero determinado de compuertas entre s, que realizan una funcin concreta, as a principio
de los aos sesenta lleg la aparicin del circuito integrado. A partir de entonces se han ido mejorando las
tcnicas de fabricacin de forma espectacular, hasta llegar a la actualidad, donde es posible encontrar en una
superficie de algo ms de 1 cm cuadrado cientos de miles de compuertas lgicas.
Dependiendo del nmero de elementos compuertas que se encuentren integrados en el chip se dice que ese
circuito est dentro de una determinada escala de integracin.
Las escalas que aqu vamos a tratar son las siguientes:
MSI (Mdium Scale Integration): Esta escala comprende todos aquellos integrados
cuyo nmero de compuertas oscila ente 12 y 100. Es comn en sumadores,
multiplXORes,etc. Estos integrados son los que se usaban en los primeros
ordenadores aparecidos hacia 1970.
LSI (Large Scale Integration): A esta escala pertenecen todos aquellos integrados
que contienen ms de 100 hasta mil compuertas lgicas (lo cual conlleva unos 1000
componentes integrados individualmente),. Estos integrados realizan una funcin
completa, como es el caso de las operaciones esenciales de una calculadora o el
almacenamiento de una gran cantidad de bits. La aparicin de los circuitos
integrados a gran escala, di paso a la construccin del microprocesador. Los
primeros funcionaban con 4 bits (1971) e integraban unos 2.300 transistores;
rpidamente se pas a los de 8 bits (1974) y se integraban hasta 8.000 transistores.
Posteriormente aparecieron los microprocesadores de circuitos integrados VLSI.
VLSI: (Very Large Scale Integration) de 1000 a 10000 compuertas por circuito
integrado, los cuales aparecen para consolidar la industria de los integrados y para
desplazar definitivamente la tecnologa de los componentes aislados y dan inicio a
la era de la miniaturizacin de los equipos apareciendo y haciendo cada vez ms
comn la manufactura y el uso de los equipos porttiles.
Fuente http://www.electronicafacil.net/tutoriales/
61
Entrada
Salida
Habilitador (E)
Figura 4.7 Buffer bidireccional de tres estados.
El circuito de la figura 4.7 tiene como propsito que los datos se puedan transmitir de forma bidireccional, es
decir que una misma lnea pueda ser en un momento entrada y en otro salida, sin que se interfieran. EL
funcionamiento del circuito se describe a continuacin: cuando el habilitador se encuentra en nivel bajo, la
transmisin del dato sera de derecha a izquierda, y el dato en la entrada Y pasara al punto X (con su
respectivo aumento de corriente), mientras que el buffer que transmite de izquierda a derecha se encuentra en
alta impedancia por lo que en ese momento se puede considerar como inexistente. Cuando el habilitador se
encuentra en nivel alto, la transmisin del dato sera de izquierda a derecha, y el dato en la entrada X
pasara al punto Y (con su respectivo aumento de corriente), y ahora el otro buffer es el que se encuentra
deshabilitado y por lo tanto en alta impedancia.
62
Ejercicio 4.1
Hoja de Respuestas
Ejercicio 4.1
1.
2.
3.
4.
5.
6.
7.
8.
9.
10.
11.
12.
Familias Lgicas
Una resistencia a voltaje
Fan-in
Fan-out
Consumo de potencia
Escala de integracin
Semiconductor
CMOS
C
Alta Impedancia
Compuertas de tres estados
Buffers
Unidad IV
Sistemas Lgicos
Combinatorios
S (Suma)
Medio
Sumador
A
+ B
CS
C (Acarreo)
EntradasSalidasABSC
0000011010101101
S=A B
A
B
C = AB
Cin
A
Cin
B
S (Suma)
Sumador
Completo
EntradasSalidasABCinSC000000
011001010011011001010101110
0111111
A
+ B
CS
C (Acarreo)
Utilizamos los mapas de Karnaugh para deducir las ecuaciones a partir de la tabla de
verdad, para finalmente dibujar el circuito combinacional de un sumador completo.
Cin
AB
/A/B /AB AB A/B
/Cin
Cin
AB
Cin
/A/B /AB AB A/B
/Cin
Cin
0
1
1
1
C = AB + A Cin + B Cin
C = AB + Cin (A + B)
S = Cin ( A B ) + /Cin (A B)
A
B
Cin
Hasta este punto, no se ha apreciado porque la entrada Cin permite la conexin en cascada,
analicemos el siguiente ejemplo:
Cin = 0
A4 A3 A2 A1
+ B4 B3 B2 B1
Cout S4 S3 S2 S1
1 0 1 12
+ 1 0 0 02
1 0 0 1 12
S2 S1 Cout S4 S3 S2 S1
1 0 0 0 1 12
Dado que el Cout de la primera etapa, se tiene que sumar con los bits A1 y B1 de la etapa
siguiente (otro sumador conectado en serie o cascada), se conectar a la entrada Cin, del
segundo sumador:
Cin=Cout
Cin = 0
A4 A3 A2A1 A4 A3 A2 A1
+
B4 B3 B2B1 B4 B3 B2 B1
CoutS4 S3 S2 S1 S4 S3 S2 S1
Figura 5.6 Operacin y conexin del C.I. en cascada para la suma para ms de 4 bits.
Restador.
Se puede disear un circuito restador binario utilizando el mtodo complemento a
dos que se analiz con anterioridad, de tal forma que solo requerimos compuertas lgicas y
un circuito sumador como el C.I. 7483.
S
a
l
i
d
a
s
1er. bloque
2do. bloque
Bit de signo
Comparador Digital.
Es un circuito que compara si dos cantidades binarias son iguales o si una es mayor;
por ejemplo, para saber si dos cantidades son diferentes, se puede utilizar un circuito como
el siguiente:
A3 A2 A1 A0 B3 B2 B1 B0
Es un circuito que tiene varias lneas de entrada, solo una de las cuales se activa en
un momento dado y produce un cdigo de salida de n bits, segn la entrada que se active.
/A0 /A1 /A2 /A3 /A4 /A5 /A6 /A7
0
1
1
1
1 1
1
1
1
0
1
1
1 1
1
1
1
1
0
1
1 1
1
1
1
1
1
0
1 1
1
1
1
1
1
1
0 1
1
1
1
1
1
1
1 0
1
1
1
1
1
1
1 1
0
1
1
1
1
1
1 1
1
0
O2 O1 O0
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
Figura 5.9 Tabla de verdad de un codificador de ocho (entradas) a tres lneas (salidas) con
entradas activas en nivel bajo.
/A7
/A1
Codificador
O0
O1
O2
Cdigo de salida
Am-1
On-1
Figura 5.11 Diagrama general de un codificador de m lneas
de entrada y n lneas
de salida.
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
O0
1
0
0
0
0
0
0
0
O1
0
1
0
0
0
0
0
0
O2 O3 O4 O5
0 0 0 0
0 0 0 0
1 0 0 0
0 1 0 0
0 0 1 0
0 0 0 1
0 0 0 0
0 0 0 0
O6 O7
0 0
0 0
0 0
0 0
0 0
0 0
1 0
0 1
O0
O1
O2
O3
O4
O5
O6
Cdigo de entrada
A0
A1
A2
Decodificador
O0
O1
O2
Salida
An-1
O
Figura 5.14 Diagrama general de un decodificador de n lneas de m-1
entrada y m lneas de salida.
B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
a
1
0
1
1
0
1
1
1
1
1
1
0
1
0
1
1
b
1
1
1
1
1
0
0
1
1
1
1
0
0
1
1
0
c
1
1
0
1
1
1
1
1
1
1
1
1
0
1
0
0
d
1
0
1
1
0
1
1
0
1
0
0
1
1
1
1
0
e
1
0
1
0
0
0
1
0
1
0
1
1
1
1
1
1
f
1
0
0
0
1
1
1
0
1
1
1
1
1
0
1
1
g
0
0
1
1
1
1
1
0
1
1
1
1
0
1
1
1
a
f
b
c
d
Figura 5.15 distribucin en un display de
siete segmentos
/C/D
/CD
CD
C/D
Figura 5.17 Tabla de verdad para el segmento a
/A/B
1
1
1
0
A/B
1
a= /AB+A/B+/CD+/B/C+/BD
1
1
1
/A/B
A/B
/C/D
/CD
CD
C /D
1
1
b= /A/B+/B/C/D+/BCD+
/A/D+B/CD+BC/D
1
1
1
0
1
0
/C/D
/CD
CD
C/D
A/B
1
1
1
1
/A/B
1
d= /A/C/D+AB/C +A/CD+/ACD+BC/D+AC/D
0
1
1
A/B
0
1
0
1
/A/B
1
e = /A/D + BC + C/D +AB
0
0
1
A/B
0
0
0
1
/A/B
1
f0 = /C/D + A/B+ AC+ B/D+ /AB/C
0
0
/AB
1
1
0
1
/AB
1
1
1
0
La matriz AND est formada por una red de compuertas AND conectadas a travs conductores y
fusibles en cada punto de interseccin. Cada punto de interseccin entre una fila y una columna se denomina
celda. La figura 5.24 muestra un arreglo de compuertas no programado.
PAL
CE
XX
CD
YY
EF
TIPO DE FAMILIA
TECNOLOGA DE
FABRICACIN
NMERO DE LINEAS
POSIBLES DE ENTRADA
ESTRUCTURA DE SALIDA
NMERO DE LINEAS
POSIBLES DE SALIDA
VELOCIDAD
Dentro
de la estructura de salida se tienen las posibilidades contenidas en la tabla 5.1
CONSUMO
TEMPERATURA DE
FUNCIONAMIENTO
Cdigos
Tipos de Salidas
Registro.
ENCAPSULADO
RA
Registro asncrono.
Registro O exclusivo.
Variable.
Macroclula.
Con luz ultravioleta (UV): exponiendo el transistor de 5 a 20 minutos a luz UV, el dielctrico conduce y
permite la descarga de la compuerta flotante. Para este borrado el chip lleva una ventana de cuarzo
transparente.
Borrado elctrico: Es el ms usado hoy en da. La capa que aisla la compuerta flotante es ms delgada. Al
aplicar una tensin alta con polaridad contraria, la compuerta flotante se descarga porque el dielctrico
conduce. Las ventajas ms importantes de esta tcnica son una descarga rpida, no se requiere UV y no se
requiere sacar el chip de su base.
Las diversas GAL tienen el mismo tipo de matriz programable. Se diferencian en el tamao de la matriz, en el
tipo de OLMC (Las Macroceldas Lgicas de Salida que contienen circuitos lgicos programables que se
pueden configurar como entrada o salida combinacional y secuencial) y en los parmetros de funcionamiento,
tales como velocidad y disipacin de potencia.
Nmero de Pines
tPD
ICC (mA)
20
10, 15, 25
55, 115
20
15, 20
115
24
10, 15, 25
55, 115
24
15, 20
115
24
10, 15, 25
130
28
15, 20
130
CK
VCC
IN
IN
I/O
IN
I/O
IN
I/O
IN
I/O
IN
I/O
IN
I/O
I/O
IN
I/O
GND
OE
10
Es un PLD que posee caractersticas flexibles para diseos ms complejos, en la PLA se puede
programar las uniones en ambas matrices sin embargo, resultan penalizados en tamao y en velocidad debido
a los transistores adicionales en la matriz de puertas OR (figura 5.34 ). La PLA se utiliza fundamentalmente
para construir mquinas de estados.
CONEXIN
PROGRAMABLE
10
Fuente http://html.rincondelvago.com/dispositivos-logicos-programables_1.html
Figura 5.34 Estructura interna de una PLA
La etapa final consiste en la verificacin del diseo en la cual la correcta programacin del
PLD es comprobada, por medio de tcnicas de simulacin. Los pasos de la verificacin son:
Simulacin del funcionamiento del PLD en la computadora,
Prueba funcional del dispositivo.
Documentacin del diseo.
11
Fuente http://lapham25.tripod.com/archivos/plds.pdf
Ejercicio 5.1
Hoja de Respuestas
Ejercicio 5.1
1.
2.
3.
4.
5.
6.
7.
2 entradas, 2 salidas
3 entradas, 2 salidas
Sumador completo
XOR
Dispositivos lgicos programables
PAL
Lgico genrico
Unidad V
Prcticas Recomendadas
PRCTICA 1.
TTULO DE LA PRCTICA: Implementacin de las compuertas lgicas bsicas (AND, OR
y NOT) utilizando transistores y resistencias
UNIDAD TEMTICA:
Compuertas Lgicas
EQUIPO:
Fuente de alimentacin (5 volt)
OBJETIVO:
El alumno identificar las caractersticas de operacin que ofrece el implementar las
compuertas lgicas bsicas utilizando transistores y resistencias para su aplicacin en
prcticas posteriores.
PROCEDIMIENTO: Implementar, probar y presentar los circuitos que se muestran a continuacin
(figuras 6.1A, B, C):
Figura 6.1A. Circuito equivalente de las compuertas NOT implementado con un transistor bipolar.
Figura 6.1B. Circuito equivalente de la compuerta AND implementado con transistores bipolares.
PRCTICA 2.
TTULO DE LA PRCTICA: Visualizacin de un cdigo utilizando un display de 7
segmentos
UNIDAD TEMTICA: lgebra de Boole
DESCRIPCIN: Implementacin de un circuito lgico que permita visualizar el cdigo de un
alumno en un display de 7 segmentos, utilizando lgebra de Boole para la reduccin de
ecuaciones.
MATERIAL:
EQUIPO:
1 C. I. 7404 (NOT)
Fuente de alimentacin (5 volts.)
1 C. I. 7432 (OR)
Multmetro
2 C. I. 7408 (AND)
Punta lgica
1 protoboard
A. Llenar la tabla de verdad en base a los segmentos que se desean activar por dgito.
TABLA DE VERDAD:
CDIGO DE ALUMNO
PRCTICA 3.
TTULO DE LA PRCTICA:
5 Leds
Palabra A
Palabra B
PRCTICA 4.
TTULO DE LA PRCTICA:
UNIDAD TEMTICA:
Sumador en serie
9 Leds
Palabra A
(Bits 0, 1, 2, 3)
Palabra B
(Bits 0, 1, 2, 3)
Palabra A
(Bits 4, 5, 6, 7)
Palabra B
(Bits 4, 5, 6, 7)
Figura 6.6 Circuito Sumador completo en serie implementado con el C.I. 74LS83
PRCTICA 5.
TTULO DE LA PRCTICA:
UNIDAD TEMTICA:
2 C. I. 74LS83
Fuente de alimentacin (5 volts.)
1 C. I. 74LS86
1 C. I. 74LS04
5 Leds
5 Resistencias de 100 - 500
Cable para protoboard
Mini dip switch
OBJETIVO:
Comprobar el funcionamiento de la resta en complemento a dos.
Apreciar la importancia del manejo del BIT de signo.
PROCEDIMIENTO: Implementar y probar el circuito que se muestra a continuacin (figura 6.7 ):
PRCTICA 6.
TTULO DE LA PRCTICA:
UNIDAD TEMTICA:
2 C. I. 74LS83
Fuente de alimentacin (5 volts.)
1 C. I. 74LS86
1 C. I. 74LS04
A4A3A2A1 B3B2B1
PRCTICA 7.
TTULO DE LA PRCTICA:
UNIDAD TEMTICA:
Comparador Digital
PRCTICA 8.
TTULO DE LA PRCTICA:
C. I. GAL16V8
Fuente de alimentacin (5 volt)
Programador Universal
2 Leds : 1 rojo y 1 verde
3 Resistencias de 100 - 500
Cable para protoboard
1 protoboard
1 Mini dip-switch
OBJETIVO: El alumno aprender a programar un GAL mediante el software Wincupl.
PROCEDIMIENTO: Disear el circuito lgico que simule el funcionamiento de un semforo, para
una interseccin que tiene las siguientes caractersticas.
1. El semforo E-O estar en verde siempre que ambos carriles, C y D estn ocupados.
2. El semforo E-O estar en verde siempre que cualquier carril C o D este ocupado, pero los
carriles A y B no lo estn.
3. El semforo N-S estar en verde siempre que los carriles A y B estn ocupados mientras C
y D estn vacantes.
4. El semforo N-S estar en verde siempre que los carriles A o B estn ocupados mientras C
y D estn vacantes.
5. El semforo E-O estar en verde cuando ningn vehculo este presente.
6. Para cualquier otro caso, tanto el semforo E-O como el N-S estarn en amarillo
Figura 6.10 Tabla de verdad e interseccin del semforo para los carriles A, B, C y D
97
98
Se recomienda llenar los campos con los datos de su prctica, por ejemplo:
Name
Semaforo;
Partno
00;
Revision
01;
Date
10/06/06;
Designer
Marta E;
Company
CETI;
Location
Ninguna;
Assembly
Ninguna;
Device
g16v8a;
Finalmente aparece el archivo fuente (figura 6.11), en el cual hay que definir el
nmero de pin y el nombre de la entrada o salida; en el caso de la GAL16V8,
como se mostr en la figura 5.33, tenemos 16 posibles entradas: del pin 2 al 9 y
del 12 al 19 (si se utilizan los pines del 12 al 19 como entradas) y 8 salidas: del
pin 12 al 19.
Name
PartNo
Date
Revision
Designer
Company
Assembly
Location
Device
Semaforo ;
00 ;
01/06/2006 ;
01 ;
Marta E. ;
ceti ;
Ninguna ;
Ninguna ;
g16v8 ;
Para las entradas utilizaremos los pines del 2 al 4, y para las salidas el pin 12 y el
13(figura 6.13).
Name
PartNo
Date
Revision
Designer
Company
Assembly
Location
Device
Semaforo ;
00 ;
01/06/2006 ;
01 ;
Marta E. ;
ceti ;
Ninguna ;
Ninguna ;
g16v8 ;
Semaforo ;
00 ;
01/06/2006 ;
01 ;
Marta E. ;
ceti ;
Ninguna ;
Ninguna ;
g16v8 ;
100
Para crear el archivo con la extensin .JED que se grabar en el PLD, se debe
compilar mediante la tecla F9 o en el men RUN seleccionamos DEVICE
DEPENDENT COMPILE. Si el archivo no tiene errores nos genera varios archivos
con las extensiones: .DOC, .PDF, .ABS, y .JED.
CUPL(WM)
Device
Created
Name
Partno
Revision
Date
Designer
Company
Assembly
Location
01
01/06/2006
Marta E.
ceti
Ninguna
Ninguna
=================================================================
Expanded Product Terms
=================================================================
EO =>
A & !B & C & D
# !A & !B
#B&C&D
NS =>
B & !C & !D
# A & !B & !C & !D
=================================================================
Chip Diagram
=================================================================
______________
| Semaforo
|
x---|1
20|---x Vcc
A x---|2
19|---x
B x---|3
18|---x
C x---|4
17|---x
D x---|5
16|---x
x---|6
15|---x
x---|7
14|---x
x---|8
13|---x NS
x---|9
12|---x EO
GND x---|10
11|---x
|______________|
101
Figura 6.14 Archivo SEMAFORO.DOC que describe la configuracin del chip y las
ecuaciones reducidas despus de la compilacin.
El archivo SEMFORO.JED consta principalmente de secuencia de unos y ceros,
que corresponden a la conexin lgica interna de la GAL16V8 (figura 6.15).
CUPL(WM)
Device
Created
Name
Partno
Revision
Date
Designer
Marta E.
Company
ceti
Assembly
Ninguna
Location
Ninguna
*QP20
*QF2194
*G0
*F0
*L01536 11110111101110111111111111111111
*L01568 01111011101110111111111111111111
*L01792 01111011011101111111111111111111
*L01824 10111011111111111111111111111111
*L01856 11110111011101111111111111111111
*L02048 00000011001100000011000000100000
*L02112 00000000111111001111111111111111
*L02144 11111111111111111111111111111111
*L02176 111111111111111110
*C1C16
*_979A
Figura 6.15 Archivo SEMAFORO.JED que contiene las secuencias de unos y ceros
necesarias para programar la GAL16V8.
102