Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Compuerta NAND
Una compuerta NAND (NO Y) de dos entradas, se puede implementar con la
concatenacin de una compuerta AND o "Y" de dos entradas y
una compuertaNOT o "No" o inversora. Ver la siguiente figura.
Como se puede ver la salida X slo ser "0" cuando todas las entradas sean
"1".
Nota: Un caso interesante de este tipo de compuerta, al igual que la compuerta
NOR o "NO O", es que en la primera y ltima lnea de la tabla de verdad, la
salida X es tiene un valor opuesto al valor de las entradas.
En otras palabras: Con una compuerta NAND se puede obtener
el comportamiento de una compuerta NOT o "NO". Aunque
la compuerta NAND parece ser la combinacin de 2 compuertas (1 AND y 1
NOT), sta es ms comn que la compuerta AND a la hora de hacer diseos.
En la realidad este tipo de compuertas no se construyen como si
combinramos los dos tipos de
compuertas antes mencionadas,
si no que tienen un
diseoindependiente.
En el diagrama se muestra la
implementacin de
una compuerta NOT con una compuerta NAND. En la tabla de verdad se ve
que slo se dan dos casos a la entrada: cuando I = A = B = 0 cuando I = A =
B=1
Como se puede ver la salida X slo es "1", cuando todas las entradas son "0".
Compuerta lgica NOT creada con una compuerta lgica NOR
Un caso interesante de este tipo de compuerta, al igual que la compuerta
lgica NAND, es que cuando las entradas A y B A, B y C (caso de una
compuerta NOR de 3 entradas) se unen para formar una sola entrada, la salida
(X) es exactamente lo opuesto a la entrada, Ver la primera y la ltima filas de
la tabla de verdad.
En otras palabras: Con una compuerta lgica NOR se puede lograr
el comportamientode una compuerta lgica NOT. Ver el siguiente diagrama.
De la misma manera que el caso anterior se puede ver que se cumple que X =
1 slo cuando la suma de las entradas en "1" sea impar
Circuito XOR equivalente
Tambin se puede implementar
la compuertaXOR con una combinacin de
otras compuertasms comunes.
En el siguiente diagrama se muestra
unacompuerta XOR de
dos entradasimplementada
con compuertas bsicas: lacompuerta AND, la compuerta OR y lacompuerta
NOT
Para efectos prcticos una compuerta XNOR es igual una compuerta XOR
seguida de un inversor. En la fig. 22 se indica esta equivalencia y se muestra
un circuito lgico de compuertas AND , OR y NOT que opera exactamente como
una compuerta X NOR.
With no signal in,Tr1 has no forward bias and is cut off. The collector voltage of Tr1 is high, turning
Tr2 on. The emitter current of Tr2 flowing through R2 produces 1 volt across R2.
Since the base of Tr1 is at zero volts, the base/emitter junction of Tr1 is reverse biased by 1 volt.
The input signal has to exceed this voltage plus 0.6 volts (1+0.6 = 1.6 volts) to forward bias Tr1.
INPUT GOES HIGH TO MAKE OUTPUT HIGH
The input signal increases from zero. Once the input voltage exceeds 1.6 volts,Tr1 begins to
conduct. Its collector voltage starts to fall and the base voltage of Tr2 falls. The emitter current of
Tr2 through falls, reducing the voltage across it.
This further increases the conduction of Tr1, producing a cumulative effect.
Tr1 comes on very rapidly and Tr2 goes off. Tr2 collector voltage goes high.
INPUT GOES LOW TO MAKE OUTPUT LOW
When the input voltage falls, it has to go below 0.6 volts before Tr1 collector current starts to fall.
Again there is a cumulative action which rapidly turns Tr1 off and Tr2 on. Tr2 collector voltage
falls.
The difference in the values of Tr1 base TURN ON and TURN OFF voltages is known
asHYSTERESIS.
The Schmitt Trigger can be used to clean up noisy signals or to speed up slow rise and fall times
of pulses.
Description.
Apart from the timing functions ,the two comparators of the 555 timer can be used
independently for other applications.One example is a Schmitt Trigger shown here.
The two comparator inputs (pin 2 & 6) are tied together and biased at 1/2 Vcc through
a voltage divider R1 and R2.Since the threshold comparator wil trip at 2/3 Vcc and the
trigger comparator will trip at 1/3Vcc,the bias provided by the resistors R1 & R2 are
centered within the comparators trip limits.
By modifying the input time constant on the circuit,reducing the value of input
capacitor (C1) to 0.001 uF so that the input pulse get differentiated,the arrangement
can also be used either as a bistable device or to invert pulse wave forms.In the later
case ,the fast time combination of C1 with R1 & R2 causes only the edges of the input
pulse or rectangular waveform to be passed.These pulses set and reset the flip-flop and
a high level inverted output is the result.
Notes.