ESCUELA POLITCNICA NACIONAL

LABORATORIO DE SISTEMAS DIGITALES

PREPARATORIO

Prctica N: 8

Tema: DISEO DE FLIP FLOPS

Fecha de realizacin:

2012/ 11/ 09

Realizado por:
Alumno(s):

Csar Melndrez

Grupo:

GR-11

(Espacio Reservado)
Fecha entrega:

f.__________________________
Recibido por:
Sancin:___________________________________________________

Periodo:

Oct - Mar
Mar Ago

DISEO DE FLIP - FLOPS

OBJETIVO:

Entender el diseo y funcionamiento de multivibradores biestables, ms conocidos

como flip flops, as como su utilidad prctica.

TRABAJO PREPARATORIO:
1. En un manual de CI-TTL, consultar la distribucin de pines y la tabla de funcionamiento de
los circuitos integrados: 7476, 74107, 74109, 74112. Esta informacin servir para elaborar el
circuito para sta prctica.
CIRCUITO INTEGRADO 7476

El circuito integrado 7476 son dos Flip-Flops tipo JK, funcionan por pulso de
reloj, y tienen tambin entradas directas de set y clear, este circuito integrado
esta diseado de manera que para cuando venga un pulso positivo de reloj, las
entradas estn habilitadas y la informacin sea aceptada

CIRCUITO INTEGRADO 74107

El circuito integrado 74107 es un Flip-Flop dual con entradas individuales JK,

clear y pulsos de reloj, los cambios iniciales a la salida estn dados por la
transicin High-Low del reloj, una seal Low en la entrada CD anula el resto
de entradas y hace que la salida Q sea LOW.

CIRCUITO INTEGRADO 74109

El circuito integrado 74109 consiste de dos Flip-Flops de transicin de reloj de

alta velocidad completamente independientes, la operacin de reloj es
independiente de subidas o bajadas de la forma de onda del reloj, el diseo de
ste JK permite operar como un Flip-Flop tipo D, conectando simplemente los
pines J K.

CIRCUITO INTEGRADO 74112

El circuito integrado 74112 contiene dos Flip-Flops de alta velocidad

independientes con entradas directas de set y clear, los cambios de estados
sincrnicos son inicializados por flanco negativo del reloj, las entradas JK
deben estar en el estado deseado antes de que el reloj de el flanco negativo y
los valores alteren, una seal Low en SD o CD hace que Q y Q(negado) se
coloquen en High respectivamente, y si las entradas SD y CD se colocan
simultneamente en Low stas forzarn a que Q y Q(negado) se coloquen
ambas en High.

2. Disear, utilizando solamente compuertas NOR, un flip flop S-R asncrono.

Q<t>

Q<t+1>

<t+1>

3. Disear, utilizando solamente compuertas NAND, flip flop S-R sncrono activado con seal
reloj CLK en estado alto y que tenga Preset y Clear

PRESET

CLEAR

CLK

Q<t>

Q<t+1>

<t+1>

Q<t>

<t>

4. Con el circuito Integrado 7476, o algn equvalente, disear un flipflop tipo D y tipo T.
FLIP FLOP TIPO D

Variables

Entrada

Estado

Estado

Actual

Actual

Siguiente

Q(t)

Q(t+1)

de
Control

FLIP FLOP TIPO T

Entrada

Estado

Estado

Variables

Actual

Actual

Siguiente

de Control

Q(t)

Q(t+1)

5. Con el circuito Integrado 7476, o algn equivalente, en configuracin

de flip_flop tipo J-K disear un contador asincrnico modulo 10
ascendente. Incluya el circuito de borrado manual.

BIBLIOGRAFA

http://www.esi.uclm.es/www/isanchez/teco/pr6.doc
SISTEMAS DIGITALES, Novillo Carlos.
Libro Manual TEXAS INSTRUMENTS, Pocket Data Book.
Fast and LS TTL data, manual TTL de MOTOROLA