Documentos de Académico
Documentos de Profesional
Documentos de Cultura
1. Introduccin Terica
El objetivo de esta prctica es el estudio
de las diversas posibilidades de uso que nos
proporciona el IC555. En primer lugar
debemos aclarar que el IC555 es un circuito
relativamente complejo. Contiene un total de
27 transistores bipolares y 10 resistencias,
que sirven para constituir un par de
comparadores, un biestable RS y un circuito
de descarga (ver Fig. 1). Lo ms usual es que Fig. 2 Microfotografa del 555
todos estos componentes vengan contenidos
en un nico circuito integrado chip (ver Fig. 2), de ah las siglas IC
(Integrated Circuit) en el ttulo de la prctica. Tambin es lo ms comn en la
prctica, que este circuito integrado venga suministrado en una cpsula de
plstico de 8 terminales cuatro a cada lado. Para comprender el
Fig. 1 Esquemtico
funcionamiento bsico del circuito es imprescindible que comprendamos
primero la operacin que realiza el biestable o flip-flop RS.
1.1. Flip-flops RS
La Fig. 3 muestra el smbolo del biestable RS. Bsicamente, ste es un
circuito dinmico su salida depende no solo de las entradas actuales sino de la
historia anterior no-lineal de segundo orden. Este circuito tiene 6 terminales.
S
Q
Dos terminales de alimentacin, para polarizacin positiva y negativa, dos
terminales de entrada R y S, y dos terminales de salida, Q y Q. No entraremos
R
Q
aqu a estudiar el funcionamiento interno y las rutas dinmicas de este bloque
cosa que Ud. es capaz de hacer gracias a los conocimientos adquiridos en la
Fig. 3 Smbolo del asignatura de Electrnica Bsica, sino que describiremos el funcionamiento
flip-flop RS
del mismo a muy alto nivel. A grandes rasgos el comportamiento del circuito es
el siguiente:
Si se aplica una entrada altai (cercana a la tensin de alimentacin
positiva del circuito) en el terminal de SET S mientras que se aplica
una entrada bajaii (cercana a la tensin de alimentacin negativa del
circuito) en el terminal de RESET R, produciremos lo que se conoce
como una condicin de set en el circuito, obtenindose una salida alta
en el terminal Q mientras que obtendremos un valor bajoiii en Q.
Por otro lado, una entrada alta en el terminal de RESET y una entrada
baja en el terminal de SET, produce un reset en el flip-flop de manera
que las salidas resultan Q = 0 y Q = 1.
Ninguna de las otras dos combinaciones de entrada posibles produce
cambio alguno de la salida.
1.2. Funcionamiento bsico de la temporizacin
Observe el circuito de la
Fig. 4., Suponga un estado inicial
en el que Q est a 0. En ese caso
el transistor T estar en corte y el
condensador C se cargar a travs
R 2 . Observe que la
de
configuracin del circuito hace
que la tensin control sea,
2V CC
V control = ------------3
VCC
R1
control
VCC
2R1
R2
threshold
output
(5.1)
threshold
TD
output
TR
Fig. 4 Operacin del temporizador
Hagamos algunos nmeros. Suponga, tal como muestra la Fig. 4, que se aplica
un pulso de duracin T R en la entrada de RESET del biestable. Esto provoca un
= R2 C
(5.2)
(5.3)
VCC
threshold
discharge
control
Z1
+
trigger
Q
output
reset
Z2
R = 5k
R
VEE
VEE
trigger
VCC
discharge
IC555
output
threshold
reset
control
El Temporizador IC555
(5.5)
trigger
output
IC555
3
threshold
10nF
2--V
3 CC
threshold
(5.6)
acuerdo a la expresinv:
V threshold = V CC (1 e t 1 )
(5.7)
1 = (R a + R b )C
2
con lo que la condicin de V threshold = --- V CC se alcanza en un tiempo,
3
(5.8)
T R 1 ln ( 3 )
Una vez alcanzado este valor, el
comparador Z 1 da una salida alta que
produce una condicin de SET en el
flip-flop, de manera que el transistor T
entra en la zona de alta conduccin y
empieza a descargar el condensador C.
Observe que esa descarga se produce a
travs de R b , por tanto la constante de
tiempo durante esta segunda parte de la
evolucin temporal estar dada por
2 = R b C . En concreto la evolucin de
la tensin de threshold esvi
t * 2
2
V threshold = --- V CC e
3
(5.9)
IC555
output
Ra
threshold
Rb
C
10nF
2V
CC
--------------3
V
CC----------3
threshold
TF
output
TR
de manera que el nudo threshold y el
Fig. 7 Configuracin astable
nudo
trigger
que
estn
cortocircuitados se van descargando.
Cuando la tensin en el nudo trigger alcanza un valor ligeramente inferior a
V CC 3 , el comparador Z 2 produce una salida en alto una condicin de
RESET del flip-flop RS, el transistor T entrar en corte y el nudo threshold
empezar a cargarse de nuevo, volvindose a las condiciones del principio. De
esta forma el circuito proporcionar una salida oscilante, cuyo periodo ser la
suma del tiempo de carga T R (en estacionario ver nota al pie v) y el tiempo
de descarga T F . Este ltimo viene dado por el tiempo que tarda la expresin en
(5.9) en alcanzar un valor V threshold = V CC 3 , partiendo desde
V threshold = 2V CC 3
T F = 2 ln ( 2 )
(5.10)
(5.11)
El Temporizador IC555
IC555
output
Ra
Rb
threshold
control
V ctrl
V ctrl
------------2
threshold
TF
output
TR
Fig. 8 Configuracin VCO
(5.12)
V threshold
----------------------------- V ctrl
1
--------= V CC +
V CC e
2
V threshold = V ctrl e
t T F n ( T R + T F )
---------------------------------------2
1 = (R a + R b )C
(5.13)
2 = Rb C
T F = 2 ln ( 2 )
(5.14)
2. Cuestionario de Autoevaluacin
2. Cuestionario de Autoevaluacin
1. Cunto vale la tensin de control en el circuito de la Fig. 4?
2. Qu debe producirse en el flip-flop, un SET o un RESET, para que el
transistor T entre en conduccin?
3. Cul es el valor mnimo de la tensin en el terminal threshold, si se deja
control libre, para mantener el transistor T en conduccin?
4. Si V CC = 15V , el valor mnimo que produce un disparo efectivo en el
circuito de la Fig. 6, es...
5. En la configuracin astable, para obtener duty cycles cercanos al 50% R a
debe ser mucho _________________ que R b .
6. Encuentra Ud. alguna limitacin al uso de un potencimetro para fijar la
tensin del nudo control?
3. Montaje Experimental
3.1. Configuracin astable
Para el circuito de la Fig. 9 y las
combinaciones de resistencias que se
muestran en la Tabla 1, encuentrevii
cules seran los valores esperados para
la frecuencia de oscilacin y el duty
cycle del oscilador.
1
2
R b (k)
10
100
100
10
10
10
Ra
IC555
output
Usando V CC = 15V y V EE = 0V ,
monte en el laboratorio el circuito de la
Fig. 9 para los valores de R a y R b que
aparecen en la primera fila de la Tabla
1. Mida el periodoviii de la seal de
salida, as como el duty cycle de la
misma y anote los resultados.
R a (k)
threshold
Rb
10nF
10nF
Tabla 1.
Operacin astable
f teo
DT teo
f exp
DT exp
El Temporizador IC555
Volts/div.
Secs/div.
Fig. 10 Forma de onda para threshold
Repita las medidas anteriores (pero no vuelva a dibujar sobre la Fig. 10) para
las otras combinaciones en la Tabla 1 y comente si los resultados se ajustan o no
a lo esperado.
3.2. Oscilador controlado por tensin
Monte el circuito de la Fig. 11 y
observe el valor de la seal de salida en
el osciloscopio.
Emplee un destornillador adecuado
para ir variando el valor de la tensin
en el terminal control del 555. Se
produce el fenmeno de control de
frecuencia mediante una tensin?
Anote los valores mnimos y mximos
de frecuencia que puede producir.
IC555
output
10k
threshold
100k
10nF
1k 1k
1k
Use un voltmetro para medir la
tensin en el terminal control. Genere
Fig. 11 Montaje VCO
diez valores distintos de tensin de
control lo suficientemente separados para cubrir todo el rango de variacin de
la misma y tome los valores de frecuencia a los que oscila el circuito.
Represente grficamente frecuencia/tensin y comente similitudes y
discrepancias con lo que esperaba segn el desarrollo terico de la prctica.
3. Montaje Experimental
+15V
741
+
0V
IC555
output
10k
threshold
10nF
1k
10nF
0V
Fig. 12 Montaje monoestable
R(k)
Operacin monoestable
T D (terico)
T D (experimental)
20
47
56
El Temporizador IC555
10
Ra
IC555
output
Ra
10nF
IC555
output
51k
22k
10nF
10nF
10nF
threshold
threshold
4. Referencias de Consulta
A. S. Sedra, K. C. Smith: Microelectronic Circuits. Oxford University
Press