1.1. Asignatura : Arquitectura de Computadores II 1.2. Cdigo : 710193M 1.3. Prerrequisito : Arquitectura de Computadores I (710192M) 1.4. Programa Acadmico : Ingeniera de Sistemas, Tecnologa en Sistemas 1.5. Intensidad Horaria : 3 h/s Teora 1.6. Crditos : 3 1.7. Profesor : Duvn Fernando Garca Cedeo 1.8. Habilitable/Validable : Si 1.9. Periodo Acadmico : Agosto-Diciembre 2014
2. OBJETIVOS
Al finalizar el curso el estudiante estar en capacidad de:
2.1. Entender los principios de diseo e implementacin de la arquitectura y organizacin de los computadores modernos. 2.2. Entender la arquitectura interna y la organizacin del procesador mediante la descripcin de la aritmtica del computador y la arquitectura del conjunto de instrucciones. 2.3. Comprobar mediante simulaciones el funcionamiento de una arquitectura RISC y entender las descripciones de las estructuras Superescalares. 2.4. Entender la estructura interna de la unidad de control del procesador y el uso de la microprogramacin. 2.5. Entender los conceptos sobre organizacin paralela, incluyendo multiprocesamiento simtrico y Clusters.
3. CONTENIDO
C1. Introduccin Aritmtica del Computador La Unidad Lgica-Aritmtica (ALU) Representacin de enteros Aritmtica con enteros Representacin en coma flotante Aritmtica en coma flotante
C2.
Repertorio de Instrucciones: Caractersticas y funciones Caractersticas de las instrucciones mquina Tipos de operandos Tipos de operaciones Pilas (Stack) C3.
Repertorio de Instrucciones: Modos de direccionamiento y formatos Direccionamiento Formatos de Instrucciones C4.
Estructura y Funcionamiento de la Unidad Central de Procesos Organizacin del procesador Organizacin de los Registros Ciclo de Instruccin Segmentacin de Instrucciones C5. Computadores de Repertorio reducido de Instrucciones (RISCs) Caractersticas de la ejecucin de instrucciones Utilizacin de un amplio banco de Registros Optimizacin de registros basada en compilador Arquitectura de repertorio reducido de instrucciones Segmentacin en RISC Controversia entre RISC y CISC
PRIMER EXAMEN (sptima semana)
C6.
Paralelismo en las instrucciones y Procesadores Superescalares Superescalar frente a Supersegmentado Aspectos de diseo Paralelismo en instrucciones y paralelismo en maquina Polticas de emisin de instrucciones Renombramiento de registros Prediccin de saltos Ejecucin Superescalar C7.
Funcionamiento de la Unidad de Control Microoperaciones Control del procesador Implementacin cableada C8.
Control Microprogramado Conceptos bsicos Microinstrucciones Secuenciamiento de microinstrucciones Ejecucin de microinstrucciones C9. Procesamiento Paralelo Organizaciones con varios procesadores Multiprocesadores simtricos Clusters Acceso No Uniforme a Memoria Computacin Vectorial
SEGUNDO EXAMEN (semana trece)
4. METODOLOGA
4.1. Clases tericas ilustradas con ejemplos. 4.2. Lecturas y talleres complementarios. 4.3. Videos relacionados con las distintas temticas del curso.
5. EVALUACIN
La calificacin final de cada estudiante se calcular de la siguiente forma: Dos Exmenes Parciales: 80 % 40% c/u Talleres y quices: 20 %
6. BIBLIOGRAFA
6.1. STALLINGS, William. Organizacin y Arquitectura de Computadores. Sptima Edicin. Espaa. 2006. ISBN 13: 978-84-8966-082-3. 6.2. HENNESSY, John L., PATTERSON David A. Organizacin y Diseo de Computadores, La interfaz Hardware/Software. McGraw-Hill/Interamericana de Espaa, S.A. 1995. ISBN: 1- 55860-281-X. 6.3. TANENBAUM, Andrew S. Organizacin de Computadoras, un enfoque Estructurado. Pearson Educacin, Cuarta Edicin. Mxico, 2000. ISBN: 970-17-0399-5.