Está en la página 1de 12

REPBLICA BOLIVARIANA DE VENEZUELA

MINISTERIO DEL PODER POPULAR PARA LA EDUCACIN UNIVERSITARIA


UNIVERSIDAD POLITCNICA TERRITORIAL DEL NORTE DE MONAGAS LUDOVICO
SILVA
EXTENSIN PUNTA DE MATA.
PROGRAMA NACIONAL DE FORMACIN EN ELECTRONICA.











ANALISIS EN UNA PEQUEA SEAL DE FET




Profesora:
Bachilleres:
Ruth Grecy
Argenis Meneses

C.I. V-22.709.359

Carlos Lira

C.I. V-25.372.844

Franyelis Lara

C.I. V-23.531.705

Yonatriz Ruiz

C.I. V-22.709.403






Punta de Mata, Septiembre 2014

INTRODUCCIN
Los amplificadores con transistores de efecto de campo proporcionan una
ganancia de voltaje excelente con la caracterstica adicional de una alta
impedancia de entrada. Adems son considerados como configuraciones de bajo
consumo de potencia con un adecuado rango de frecuencia y un tamao y peso
mnimos.
Todos los dispositivos JFET como los MOSFET de tipo decremental pueden
emplearse para disear amplificadores que cuenten con ganancias similares de
voltaje sin embargo el circuito MOSFET decremental tiene una impedancia de
entrada mucho mayor que la de una configuracin JFET similar.
Gracias a las caractersticas de impedancia de entrada alta de los FETs el
modelo equivalente de AC para de alguna forma ms simple que el utilizado por
los BJTs. mientras que el BJT cuenta con factor de amplificacin (beta), el FET
cuenta con un factor de transconductancia gm.
El FET puede emplearse como un amplificador lineal o como un dispositivo
digital en circuitos lgicos. De hecho el MOSFET incremental es muy popular en
los circuitos digitales, especialmente en los circuitos CMOS que requieren un
consumo de potencia muy bajo. Los dispositivos FET tambin se utilizan
ampliamente en aplicaciones de alta frecuencia y en aplicaciones de circuitos de
interfaz para computadoras.
La AV en los FETs con frecuencia menor que la obtenida para un BJT, pero
la Zi es mucho mayor que los del BJT, en cambio la Z0 de salida son equivalente
para ambos. La Ai ser una cantidad indeterminada debido a que la corriente de
entrada en los FETs es 0A.






Analisis para pequea seal de FET.


1.- CIRCUITO EQUIVALENTE DEL FET:


















Una vez presentados y analizados los parmetros importantes de un circuito
equivalente de ca, podemos construir un modelo del transistor JFET en el dominio
de ca. Se incluye el control de por como una fuente de corriente conectada del
s Y
mA I
V V
S
DQ
gs

40
625 . 5
2


drenaje a la fuente. La flecha de la fuente de corriente apunta del drenaje a la
fuente para establecer un desfasamiento de 180 entre los voltajes de salida y
entrada como ocurre en la operacin real.
La impedancia de entrada est representada por el circuito abierto en las
terminales de entrada y la impedancia de salida por el resistor del drenaje a la
fuente. Observe que el voltaje de la compuerta a la fuente ahora est
representado por (en subndices de letras minsculas) para distinguirlo de los
niveles de cd. Adems, observe que los circuitos de entrada y salida comparten a
fuente, mientras que la compuerta y el drenaje slo estn en contacto por
conducto de la fuente de corriente controlada.
En situaciones en que se ignora (supuesta suficientemente grande en
relacin con otros elementos de la red como para ser representada de forma
aproximada por un circuito abierto), el circuito equivalente es slo una fuente de
corriente cuya magnitud la controla la seal y el parmetro; desde luego, es un
dispositivo controlado por voltaje.

2.- Anlisis de configuracin Tpicos:
.- CONFIGURACIN DE POLARIZACIN FIJA
Con el circuito equivalente de JFET definido, puede investigar varias
configuraciones del JFET de seal pequea fundamentales. El mtodo es
semejante al anlisis de ca de amplificadores con BJT, donde se determinan los
parmetros importantes de para cada una de las configuraciones.
La configuracin de polarizacin fija de la figura incluye los capacitores de
acoplamiento los cuales aslan la configuracin de polarizacin de cd de la seal
aplicada y la carga; actan como equivalentes de cortocircuito para el anlisis de
ca.

.- CONFIGURACION FUENTE SEGUIDOR
La salida se toma del terminal de la fuente y cuando la fuente se reemplaza
por su corto circuito equivalente, el drenaje se conecta a tierra de ah- proviene la
terminologa drenaje comn.
En el circuito equivalente la fuente controlada y la impedancia de salida
interna del JFET estn conectadas a tierra en un extremo y a Rs en el otro, con V0
a travs de Rs. Debido a que gmVgs rd y Rs se encuentran conectados a la
misma terminal tierra, es posible colocarlos en paralelo. La direccin inversa de al
corriente de la fuente excepto Vgs sigue definida entre las terminales de
compuerta y fuente.

.- CONFIGURACION DE COMPUERTA COMN
Se realiza su circuito equivalente. El requerimiento es que la fuente
controlada gmVgs se encuentre conectada del drenaje a la fuente con rd en
paralelo. El aislamiento entre los circuitos de entrada y salida obviamente se ha
perdido ya que las terminal de la compuerta ahora se encuentre conectada a la
tierra comn de la red. Adems, el resistor que est conectada entre las terminales
de entrada ya no corresponde a Rg si no al resistor Rs conectada a la fuente
tierra. Observe tambin la posicin del voltaje control Vgs y el hecho de que este
aparece directamente a travs del resistor Rs.

3.- Respuesta en Frecuencia:
El anlisis en alta frecuencia de los amplificadores FET es similar al realizado
para transistores bipolares. Los condensadores que limitan la frecuencia de
operacin de un FET son: capacidad puerta-fuente o Cgs, capacidad puerta-
drenador o Cgd, y capacidad drenador-fuente o Cds; generalmente Cgs >> Cgd,
Cds. se indica el modelo de pequea seal y alta frecuencia para transistores FET.
Por conveniencia, los fabricantes miden las capacidades de un FET en
condiciones de cortocircuito a travs de tres capacidades: Ciss o capacidad de
entrada con salida cortocircuitada, Coss o capacidad de salida con entrada
cortocircuitada, y Crss o capacidad de retroalimentacin. Estas capacidades
varan con las tensiones de polarizacin; a veces se indica el valor de estas
capacidades en funcin de VDS.
El efecto Miller descrito en un E-C tambin se produce en la configuracin
fuente-comn. Como se puede observar en el circuito equivalente de pequea
seal, el terminal puerta de un FET no est aislado del de drenaje, sino que estn
conectados a travs de Cgd. Segn el teorema de Miller, esa capacidad puede
descomponerse en dos: (1-Av )Cgd. y (1-1/Av)Cgd., siendo Av=gmR Drd
Despreciando la segunda capacidad que se suma a Cds, se observa que debido al
efecto Miller se incrementa notablemente la capacidad de entrada (Ci) de puerta
del FET.
La determinacin de la fH para el amplificador de la figura 3.17.a en donde el
transistor JFET trabaja en la configuracin drenador-comn se puede realizar a
partir del circuito de equivalente en alta frecuencia. El anlisis de este circuito no
es simple y es preciso recurrir a las tcnicas empleadas para este proceso.

3.- EJEMPLO DE DISEO:
ETAPA 1 (JFET, CONFIGURACI N DE AUTOPOLARIZACIN):
Se ha realizado un estudio, del punto de polarizacin en alterna, teniendo en
cuenta que, la condicin ms favorable para obtener la mxima excursin de seal
sin distorsin es que el punto de trabajo est en el centro de la recta de carga en
alterna, ya que esta en la que limita la excursin de seal.

Este circuito no amplificar en demasia (no tiene una ganancia en tensin muy
grande, del orden de 2), se utilizar para adaptar la impedancia de entrada y
ponerla muy alta, ya que esta viene dada solo por la Rg.



El transistor utilizado para dicho circuito es el siguiente:
Modelo 2n3819, cuyas caractersticas son:
Las aplicaciones de este transistor son de amplificacin en general.
El circuito de esta etapa es el que a continuacin se indica:
La configuracin de autopolararizacin elimina la necesidad de tener dos fuentes
de cd. El voltaje controlado de compuerta-fuente se determina ahora por el voltaje
a travs de un resisitor Rs, introduciendo en la terminal de la fuente de la
configuracin, como se muestra en la figura anterior.


ETAPA 2 (Bipolar en emisor colector comn, polarizacin mediante divisor
de tensin):
Lo primero que hacemos es calcular la intensidad de colector y la tensin
colector-emisor, en el punto de trabajo (Q), para que la amplitud de la seal sea
mxima con el mnimo recorte posible. Ya que esta etapa es la que amplifica la
seal (es la etapa de mayor amplificacin del circuito) y nos interesa que la seal
amplificada, tenga la mayor amplitud posible sin recorte.
El punto de trabajo o polarizacin (Q), del amplificador de seal, se sita en el
centro de la recta de carga para alterna, ya que es la mejor consideracin para la
mxima excursin de seal sin corte.
Esto se hace con el objeto de que la salida del amplificador no nos recorte la
seal de salida.
La forma de obtener este punto de trabajo, es haciendo que la mxima
excursin por el pico mximo sea igual a la mxima excursin por el pico mnimo.
Para ello se tiene que subir un poco ms el punto de polarizacin en la recta de
carga en continua, de forma que lo situemos en el centro de la recta de carga en
alterna, ya que la recta de carga en alterna es la que nos limita la excursin de
seal.
Se podra poner antes que esta, otra etapa, a modo de adaptador de
impedancia (un emisor seguidor) de una etapa a la otra. Tambin, se podra
adecuar la seal, es decir se pone a una Zi alta y una Zo baja de la 1 etapa y la
2 etapa se le mete una Zi baja y una Zo alta.

Adems, tenemos que la impedancia de salida de la 1 etapa est en
paralelo con la impedancia de entrada de la 2 etapa.
En definitiva la adaptacin de impedancias sirve para la mxima transferencia
de energa.

ETAPA 3 (Configuracin de emisor seguidor):
Esta etapa se realiza para adecuar la impedancia de salida, pedida para
realizar el circuito. Esta debe ser menor a 75.
La etapa viene dado por el siguiente circuito:
A modo de aclaracin se realizar una explicacin de cmo funciona dicha
configuracin:
Cuando la salida se toma desde el terminal del emisor del transistor, la red
recibe el nombre de emisor seguidor. El voltaje de salida siempre es un poco
menor que la seal de entrada, debido a la cada de la base al emisor, aunque la
aproximacin V = 1 casi siempre es satisfactoria. A
diferencia del voltaje de colector, el voltaje de emisor est en fase con la seal Vi.
Esto es, tanto Vo como Vi alcanzan sus valores pico positivo y negativo al mismo
tiempo. El hecho de que Vo la magnitud de Vi con una relacin en fase, explica el
uso de la terminologa emisor seguidor.
En realidad, puesto que el colector est conectado a tierra en el anlisis de
ca, sta es de hecho una configuracin de colector comn.
La configuracin de emisor seguidor se utiliza a menudo con propsitos de
acoplamiento de impedancia. Presenta una elevada impedancia en la entrada, as
como un valor bajo en la salida, lo que es por completo opuesto a la configuracin
estndar de polarizacin fija. El efecto resultante es muy similar al que se obtiene
con un transformador, donde la carga se acopla a la impedancia de la fuente para
la transferencia mxima de potencia a travs del sistema.
A continuacin se realizarn los clculos del punto de polarizacin y recta de
carga en alterna:
Lo primero que hacemos es calcular la intensidad de colector y la tensin
colector emisor, en el punto de trabajo (Q), para que la amplitud de la seal de
salida sea mxima con el mnimo recorte posible. Ya que esa etapa es la que se
va a situar a la salida del amplificador (para obtener, como hemos dicho antes, una
impedancia de salida baja) y nos interesa que la seal amplificada, tenga la mayor
amplitud posible sin recorte.
El punto de trabajo o polarizacin (Q), del amplificador de seal, se sita en el
centro de la recta de carga para alterna, ya que es la mejor consideracin para la
mxima excursin de seal sin recorte. Esto se hace con el objetivo de que la
salida del amplificador no nos recorte la seal de salida.
La forma de obtener este punto de trabajo, es haciendo que la mxima
excursin por el pico mximo sea igual a la mxima excursin por el pico mnimo.
Para ello se tiene que subir un poco ms el punto de polarizacin en la recta de
carga en continua, de forma que lo situemos en el centro de la recta de carga en
alterna, ya que la recta carga en alterna es la que nos limita la excursin de seal.














CONCLUSION
El anlisis a pequea seal usando FET, resulta menos complicado que al
usar BJT, debido a la simplicidad del modelo utilizado. Al incorporar el resistor rDS
del modelo, pudiera generar complejidades adicionales, claramente esto depende
de la configuracin analizada.

El FET puede ser modelado mediante una red de dos puertas usando
parmetros Y. Entre estos se tiene la transconductancia gm y la resistencia de
salida rDS. El anlisis de los circuitos se realiza reemplazando el modelo del
transistor con el circuito en ca, para transformar el amplificador en una red lineal. A
partir de esta red se determina la ganancia, las impedancias de entrada y salida.



















ANEXOS