Está en la página 1de 49

1

CIRCUITO BSICO DE CORRIENTE CONTNUA.




El circuito ms elemental de corriente continua que podamos estudiar consta de:

Generador: Es el elemento que dispone de la energa necesaria para impulsar a los
electrones a travs del circuito. A esta energa o capacidad para impulsar electrones se
le denomina fuerza electromotriz (f.e.m.). La f.e.m. de un generador se mide en
voltio.
Conductore: on los ca!les que se utili"an para conectar unos elementos del circuito
con otros. e suele considerar que son caminos casi perfectos para el paso de los
electrones# es decir que casi no presentan ninguna resistencia a ser atravesados por
estos.
Reitencia: $ueden ser atravesadas por la corriente de electrones pero los limita
de%ando pasar ms o menos seg&n el valor de dic'a resistencia. (na resistencia peque)a
(de peque)o valor resistivo) de%ar pasar mas electrones que una grande (de valor
resistivo alto)# si 'an sido sometidas a la misma fuer"a electromotri". Esta capacidad
que tienen los diversos materiales para oponerse mas o menos al paso de la corriente
elctrica se mide en *'mios ().

!a le" de O#m$ es la que se aplica a este tipo de circuitos# + esta!lece que cuando se aplica una f.e.m. a una
resistencia# el con%unto es recorrido por una corriente de electrones llamada corriente elctrica que ser
directamente proporcional a la f.e.m. aplicada e inversamente proporcional a la resistencia del circuito
completo# seg&n la siguiente e,presi-n:













En el caso de la figura# al cerrar el interruptor# el circuito ser recorrido por una intensidad de
corriente electrica de:



i en un circuito como el de la figura conocemos dos cualesquiera de sus tres magnitudes
caractersticas# podremos calcular la tercera con solo despe%arla convenientemente de la f-rmula de la le+ de
*'m.

El sentido de la corriente elctrica .real/ ser siempre del negativo al positivo del generador.


0uando el circuito dispone de dos o mas elementos# pueden estar conectados en serie o en paralelo.

I 1 2epresenta a la intensidad de corriente elctrica# que es la cantidad de
electrones que circula por un circuito en cada segundo. e mide en
amperios (A). (n amperio implica 3#4516
17
electrones.

% & 2epresenta a la fuer"a electromotr" del generador + se e,presar en
voltios (8).

R & Es la resistencia (oposici-n al paso de la corriente) que presenta el
circuito completo# + se e,presar en o'mios ().
9 : 1;v < =66 : 6#6;>A

I
V
R = R I V 5 =
2:=66
8:1;v
?

R
V
I =
;
E@ E29E: Los elementos estarn conectados uno a continuaci-n del otro + as sucesivamente pero sin
cone,iones intermedias por donde pueda derivarse una corriente.


0uando se cierre el interruptor circular una &nica intensidad
que recorrer a todos los elementos.



La diferencia de potencial del generador se repartir
proporcionalmente entre todas las resistencias. Aendr mas
diferencia de potencial la resistencia de ms valor resistivo +
menos la de menor valor resistivo.

8
A
: 8
1
? 8
;
? 8
4


La resistencia total que presenta el con%unto de resistencias
as conectadas es igual a la suma de los valores de todas
ellas.
2
A
: 2
1
? 2
;
? 2
4


e puede aplicar la le+ de *'m a cada una de las resistencia
individualmente o a un con%unto de ellas de la siguiente
manera:

8
1
: 9 5 2
1
8
;
: 9 5 2
;
8
4
: 9 5 2
4
8
A
: 9 5 2
A


E@ $A2ALEL*: 8arios elementos estarn conectados en paralelo si todos ellos tienen uno de sus e,tremos
conectados entre s a un punto com&n + el otro a otro punto com&n.

La diferencia de potencial ser la misma para todos los
elementos conectados en paralelo.

8A : 81 : 8; : 84

La intensidad total que sale del generador se repartir
proporcionalmente entre todas las resistencia as conectadas.
0ircular ms intensidad por la resistencia de menor valor
resistivo + menos intensidad por la de ma+or valor resistivo.

1
1
R
V
I
T
= B
;
;
R
V
I
T
= B
4
4
R
V
I
T
= B

La resistencia total que presenta un con%unto de resistencias
as conectadas se puede calcular seg&n la siguiente
e,presi-n:





2
1
2
;
2
4
8
A
?

...
1 1 1 1
4 ; 1
R R R R
T
+ + =
En caso de ser solo dos resistencias en paralelo:

; 1
; 1
; 1
R R
R R
R
+


2
1
8
A
?

2
;
2
4
2
A
8
A
?

2
A
8
A
?

9
A
: 9
1
? 9
;
? 9
4

4 ; 1
R R R
V
I
T
+ +
=
4
0todo
Cnodo
0todo
Cnodo
0alcular la intensidad de corriente elctrica + la diferencia de potencial en cada una de las resistencias de cada
uno de los circuitos de la figura:















(n interruptor se comportar como una resistencia de mu+ elevado valor (en teora# infinita) cuando est
a!ierto. in em!argo# cuando est cerrado se comportar como una resistencia de valor mu+ !a%o (en teora#
cero).

DEu tensi-n se medir entre los puntos A + F en cada uno de los casos siguientes + porquG

a). 0on el interruptor a!ierto.




!). 0on el interruptor cerrado.





a). 0on el interruptor a!ierto.




!). 0on el interruptor cerrado.




(n diodo LEH es un componente electr-nico que funciona de tal manera que si le 'acemos pasar una
corriente de electrones del 0todo al Cnodo(polari"aci-n en directo)# de apro,imadamente 6#61= amperios (o
lo que es lo mismo 1= miliamperios)# se iluminar + en sus e,tremos se medir una tensi-n de ; voltios
apro,imadamente. i intentamos 'acer circular por l una corriente de electrones del Anodo al 0todo
(polari"aci-n en inverso)# no solo no e iluminar' sino que no de(ar' )aar corriente aprecia!le#
comportndose como un circuito a!ierto.







a!emos que cuando el circuito dispone de dos o ms elementos resistivos conectados en serie# la fuer"a
electromotri" se reparte entre todos ellos (no a partes iguales)# generando una diferencia de potencial en cada
2
8
?

A
F
2
8
?

A
F
2
1
:;IJ

2
;
:=IJ

2
4
:4IJ

8
A
:
1=8
?

2
4
;IJ

2
1
4IJ

2
;
=IJ

8
A
: 1=8

?

>
2
8:=v
?

uno. $ero# si conectamos una resistencia en serie con un diodo LEH (polari"ado en directo) + le aplicamos en
los e,tremos del con%unto una f.e.m. de =v# esta se repartir de manera que el diodo se quedar con ;v (de!ido
a sus caractersticas ) + por tanto la resistencia con los 4v restantes. i queremos que por el con%unto circule
una intensidad de 6#6;A podremos calcular la resistencia necesaria aplicando la le+ de *'m a la resistencia.








$ara cada uno de los casos siguientes decir si el diodo estar encendido o no + e,plicar por qu.
0alcular la corriente por el diodo en cada uno de los casos.









































= = = 1=6
6; # 6
4
A
V
I
V
R
2:=I
8:=v
?

2:4K6
8:=v
?

2:;;6
8:=v
?

2:166
8:=v
?

=
SISTE*AS DE NU*ERACI+N , C+DIGOS BINARIOS-

RE.RESENTACI+N DE !OS N/*EROS-
0ualesquiera que sean la configuraci-n y la aplicaci-n de los sistemas digitales# stos reali"an
operaciones con n&meros representados en !inario# por ello es fundamental el conocimiento de la
forma de representar y operar con cantidades en !ase ; (!inario). in em!argo# e,isten otros sistemas
de numeraci-n# que se diferencian por la !ase# que tam!in es importante conocer# +a que son
ampliamente utili"ados dentro del campo de los sistemas digitales. He una forma sencilla# aunque no
rigurosa# se puede decir que un sistema de numeraci-n es una forma de representar cualquier cantidad
numrica. Hos e%emplos de sistemas de numeraci-n son el decimal o de !ase L16M (el que se utili"a en
la vida cotidiana)# y el sistema !inario o de !ase L;M.
0asi todos los sistemas de numeraci-n utili"ados en la actualidad son de tipo )olinomial- (n sistema de
numeraci-n polinomial tiene las siguientes caractersticas:
1 Aodo n&mero (cantidad) es una e,presi-n formada por un con%unto de sm!olos# llamados d01ito o
cifra2 cada uno con un valor fi%o + diferente de los dems. As# en !ase 16 los dgitos son: N6# 1# ;#
4# ># =# 3# K# 7# OP.
1 El n&mero de sm!olos distintos que se pueden usar en un determinado sistema de numeraci-n
constitu+e su 3ae-
1 En un sistema de numeraci-n de !ase .b# cada dgito a)adido a la i"quierda se considera de un orden
superior al que est situado a su derec'a# + es tal que cada .!/ unidades de un orden forman una
unidad de orden inmediatamente superior.
1 El valor numrico que e,presa una determinada com!inaci-n de dgitos en una !ase de numeraci-n
dada depende de dos factores: del valor de los sm!olos o dgitos que lo componen + de la posici-n de
cada uno de ellos dentro de la com!inaci-n.
1 0ada posici-n del dgito tiene un valor intrnseco que aumenta de derec'a a i"quierda seg&n
potencias sucesivas de la !ase del sistema de numeraci-n empleado. As# el dgito del e,tremo
derec'o es el de menor peso o menos significativo# + el dgito del e,tremo i"quierdo es el de ma+or
peso o ms significativo.
Los sistemas digitales se caracteri"an por tener varia!les que pueden tomar dos valores o estados
diferenciados. $or ello# dic'as varia!les se llaman 3inaria- $or tanto# para el desarrollo matemtico de
los sistemas digitales se utili"a el sistema de numeraci-n !inario# si !ien se emplean otros sistemas de
numeraci-n# con la &nica finalidad de facilitar la representaci-n de las cantidades e,presadas en sistema
!inario. Estos sistemas (octal# 'e,adecimal# etc.) tienen la particularidad de tener !ases que son
potencias de ;# lo que facilita# como se ver# la conversi-n entre cantidades representadas en estos
c-digos.
He forma general# en un sistema de numeraci-n de !ase b (b entero + Q 1)# un n&mero N cualquiera
(que se representar en adelante como N
b
) se puede e,presar mediante un polinomio de potencias de
la !ase# multiplicadas por un sm!olo perteneciente al sistema de numeraci-n. As# un n&mero N cu+a
!ase sea b viene dado por el siguiente polinomio (las operaciones de!en reali"arse en !ase 16):


N
3
4 a
n
5 3
n
6 a
n&7
5 3
n&7
6 - - - 6 a
8
5 3
8
6 a
7
5 3
7
6 a
9
5 3
9
6 a&
7
5 3
&7
6 a
&8
5 3
&8


Los coeficientes con subndice negativo representan a la parte fraccionaria del nero!

En la e,presi-n anterior los coeficientes a
"
son los dgitos del n&mero que pertenecen al alfa!eto del
sistema# esto es: 6 # a$ # b! Las potencias de b (b
n
% b
&
$ b
'
$ b
('
%) son los valores intrnsecos de cada
posici-n en el n&mero.
3
(n sistema de numeraci-n puede representar valores numricos enteros# fraccionarios o mi,tos (n&meros con parte entera
+ fraccionaria). La parte entera + la fraccionaria estn separadas por una coma (o un punto en la literatura anglosa%ona)
que se conoce como coma o )unto decimal de la 3ae b.

La forma a!reviada ms frecuente de representar el n&mero es mediante los coeficientes del mismo# es decir:
N
3
4 a
n
a
n&7
: a
8
a
7
a
9
2 a&
7
a
&8
---
E%emplos:

1 El n&mero K3=#7O>m en !ase 16 se puede e,presar como:

K3=#7O> : K R 16
;
? 3 R 16
1
? = R 16S ? 7 R 16
11
? O R 16
1;
? > R 16
14


1 El n&mero 116166#61 e,presado en !inario (!ase ;) Da qu n&mero decimal correspondeG

a
=
a
>
a
4
a
;
a
1
a
6
a
11
a
1;
1 1 6 1 6 6 6 1

@ : 1 T ;
=
? 1 T ;
>
? 6 T ;
4
? 1 T ;
;
? 6 T ;
1
? 6 T ;
6
? 6 T ;
11
? 1 T ;
1;
: =;#;=

1 El n&mero ;6>#41 e,presado en !ase = Da qu n&mero decimal correspondeG



a
;
a
1
a
6
a
11
a
1;
; 6 > 4 1

@ : ; T =
;
? 6 T =
1
? > T =
6
? 4 T =
11
? 1 T =
1;
: =>#3>

Converi;n de n<mero de un itema de numeraci;n a otro-

0omo 'emos visto# el )olinomio etudiado anteriormente no )ermite a3er el e=uivalente en decimal
>3ae 79? de un n<mero e@)reado en un itema de otra 3ae cual=uiera-

La l-gica de formaci-n de los n&meros en un sistema de numeraci-n consiste !sicamente en que cuando se
tienen ! unidades de orden .6/ se forma una unidad de orden .1/. 0uando se tienen ! unidades de orden 1 se
forma una unidad de orden ; + as sucesivamente. Esto nos permite deducir que:

En 1eneral2 )ara )aar un n<mero dado en itema decimal a cual=uier otro itema2 e divide
uceivamente )or la 3ae del nuevo itema2 iendo el )rimer reto la )arte meno i1nificativa >la de
ma a la derec#a? " lo uceivo reto con el <ltimo cociente forman el n<mero com)leto-

E%emplo: 0onvertir a !ase = el n&mero OK dado en !ase 16.

1 Hividimos por la !ase# en este caso =.




1 El primer resto (;) es el dgito de menor peso.
1 Hividimos el cociente de nuevo por la !ase.




1 El siguiente resto (>) es el siguiente dgito en peso.
1 i el cociente (4) se pudiera dividir de nuevo entre la !ase# el proceso continuara. En caso contrario
ese cociente ser el dgito de ma+or peso.
1 En este caso# se conclu+e que el n&mero OK en !ase 16 equivale al 4>; en !ase =.
=
OK
1O >K
;
=
1O
4
>
K
Si el n<mero decimal tiene )arte fraccionaria2 la )arte entera e convierte de la forma e@)licada
anteriormente "2 )ara convertir la )arte fraccionaria2 e multi)lica la )arte fraccionaria )or la 3ae del
itema a convertir- !a )arte entera o3tenida en la multi)licaci;n e la cifra m' i1nificativa del
n<mero- Si a la )arte fraccionaria retante e le vuelve a re)etir el )roceo2 o3tendremo la i1uiente
cifra i1nificativa2 " a0 uceivamente-

E%emplo: 0onvertir la parte fraccionaria 6#31 en !ase 16 al sistema de numeraci-n de !ase =.

1 Uultiplicamos esa parte fraccionaria por la !ase.

6#31 , = :4#6=

1 La parte entera o!tenida (4) es la cifra ms significativa del resultado.

1 Uultiplicamos la parte fraccionaria o!tenida de nuevo por la !ase.

6#6= , = :6#;=

1 La parte entera o!tenida (6) es la siguiente cifra del resultado.

1 Uultiplicamos# de nuevo# la parte fraccionaria o!tenida por la !ase.

6#;= , = :1#;=

1 La parte entera o!tenida (1) es la siguiente cifra del resultado.
1 El proceso continua 'asta o!tener una parte fraccionaria igual a cero# o 'asta que no necesitemos ms
precisi-n.
1 0omo conclusi-n# el n&mero 6#31 en !ase 16 es equivalente a 6#46111.. en !ase =

9AEUA HE09UAL.

Este es sistema ms conocido com&nmente. (tili"a die" sm!olos (6# 1# ;# 4 ... O).

9AEUA F9@A29*.

$osee solamente dos sm!olos (el 6 + el 1)# cada uno de los cuales reci!e el nom!re de !it.

9AEUA *0AAL.

Hispone de oc'o sm!olos (del 6 al K). Aiene la venta%a de ser mu+ sencilla la transformaci-n del
sistema !inario al octal + viceversa.

1 He octal a !inario: e transforma cada cifra independientemente a !inario en grupos de
tres !its.
1 He !inario a octal: e toman grupos de tres !its de derec'a a i"quierda + se transforma
cada uno independientemente a octal. i es necesario se completa el grupo de la derec'a
con ceros.
Aam!in puede usarse el sistema general para pasar de un sistema cualquiera a cualquier otro.

9AEUA VEWAHE09UAL

Hispone de 13 sm!olos (6# 1# ;# . . . O# A# F# 0# H# E# X).
Aiene tam!in la venta%a de ser mu+ sencilla la transformaci-n al sistema !inario + viceversa# para
ello se procede de manera anloga al sistema octal pero con la diferencia de que los grupos sern de
cuatro !its.

Aam!in puede usarse el sistema general para pasar de un sistema cualquiera a cualquier otro.


7
C+DIGOS BINARIOS-

(n c-digo !inario es una relaci-n !iunvoca entre cantidades# letras o sm!olos + una com!inaci-n de ceros +
unos determinada. 0on un n&mero de cifras .n/ + tra!a%ando con ; sm!olos# se pueden representar .;
n
/
com!inaciones (cantidades) diferentes.
He esta definici-n se deduce que el sistema de numeraci-n de !ase ; es tam!in un c-digo !inario# a este
c-digo se le suele denominar c-digo binario natural.
e dice que un c-digo !inario es continuo cuando las com!inaciones representativas de cantidades
consecutivas son ad+acentes# es decir# difieren solamente en el estado de un !it. Adems un c-digo ser
cclico si adems de ser continuo# la &ltima com!inaci-n es ad+acente tam!in con la primera.
(n c-digo ser ponderado cuando a la posici-n que ocupa cada !it se le asigna un peso determinado. He esta
manera puede o!tenerse el valor decimal a que equivale cada com!inaci-n sumando los pesos de aquellos !its
que valen 1.
A continuaci-n se relacionan algunos c-digos de inters.



A B C D A B C D
0 0 0 0 0 0 0 0 0 0 0 0 0 0
1 0 0 0 1 0 0 0 1 0 0 0 0 1
2 0 0 1 0 0 0 1 1 0 0 0 1 1
3 0 0 1 1 0 0 1 0 0 0 1 1 1
4 0 1 0 0 0 1 1 0 0 1 1 1 1
5 0 1 0 1 0 1 1 1 1 1 1 1 1
6 0 1 1 0 0 1 0 1 1 1 1 1 0
7 0 1 1 1 0 1 0 0 1 1 1 0 0
8 1 0 0 0 1 1 0 0 1 1 0 0 0
9 1 0 0 1 1 1 0 1 1 0 0 0 0
10 1 0 1 0 1 1 1 1
11 1 0 1 1 1 1 1 0
12 1 1 0 0 1 0 1 0
13 1 1 0 1 1 0 1 1
14 1 1 1 0 1 0 0 1
15 1 1 1 1 1 0 0 0





8 4 2 1 2 4 2 1
0 0 0 0 0 0 0 0 0 0 0 1 1
1 0 0 0 1 0 0 0 1 0 1 0 0
2 0 0 1 0 0 0 1 0 0 1 0 1
3 0 0 1 1 0 0 1 1 0 1 1 0
4 0 1 0 0 0 1 0 0 0 1 1 1
5 0 1 0 1 1 0 1 1 1 0 0 0
6 0 1 1 0 1 1 0 0 1 0 0 1
7 0 1 1 1 1 1 0 1 1 0 1 0
8 1 0 0 0 1 1 1 0 1 0 1 1
9 1 0 0 1 1 1 1 1 1 1 0 0


F9@A29*
@AA(2AL
0YH9Z*
Z2A[
0YH9Z*
\*V@*@
F.0.H.
@AA(2AL
F.0.H.
A9IE@
F.0.H.
EW04
0YH9Z* F9@A29* @AA(2AL: Es un
c-digo ponderado. 0oincide con el sistema
de numeraci-n !inario o de !ase dos.

0YH9Z* Z2A[: 0ontnuo + cclico.
Aam!in se llama refle%ado por la manera
en que se forma.

0YH9Z* \*V@*@: 0ontnuo + cclico.
Aiene la desventa%a de que con .n/ !its solo
se pueden representar .;Tn/ com!inaciones.
0YH9Z* F.0..H. @AA(2AL: Es un
c-digo ponderado cu+os pesos se indican
en la ta!la. 0oincide con el !inario natural
desde el cero 'asta el nueve.

0YH9Z* F.0..H. A9IE@: Este c-digo es
ponderado + sus pesos se indican en la
ta!la. Aiene la venta%a de ser
autocomplementario# es decir que el
complemento a nueve de un n&mero .n/ se
encuentra cam!iando ceros por unos + unos
por ceros.

0YH9Z* F.0..H. EW04: Aam!in es
autocomplementario pero no ponderado.
0ada dgito .@/ en decimal se codifica con
una com!inaci-n igual a la correspondiente
a .@?4/ en !inario.
O
Los c-digos F.0.H. (Hecimal 0odificado en Finario) son aquellos en los que cada una de las cifras del
n&mero decimal es codificada por separado en uno de estos c-digos. Esto es de utilidad a la 'ora de
representar cantidades que luego sern ledas e interpretadas por personas. $ara codificar los O sm!olos del
sistema decimal necesitaremos > !its + nos so!rarn algunas com!inaciones que por lo general desec'aremos.
i queremos e,presar un n&mero decimal en cualquiera de los c-digos F.0.H. de!emos convertir cada cifra
por separado + si queremos pasar un n&mero codificado en cualquier c-digo F.0.H. a decimal tomaremos
grupos de cuatro !its de derec'a a i"quierda + los convertiremos independientemente.

0YH9Z* ALXA@(U]290*:
Zran cantidad de sistemas digitales necesitan codificar letras + sm!olos adems de n&meros# para ello se les
asigna tam!in una com!inaci-n de ceros + unos a e,pensas de aumentar el n&mero de !its del c-digo. (no
de los ms utili"ados de estos c-digos es el A099# que codifica cifras decimales# caracteres alfa!ticos#
caracteres numricos# signos especiales + algunas -rdenes de control mediante un formato de K !its ms uno
de paridad.
)oo e"ercicio se recoienda buscar una tabla de c*digos A+)II y anali,arla para aprender a
obtener el c*digo de los diferentes sbolos o para codificar cual-uiera de ellos!



E(ercicio$

1^).1 Hado el n&mero 13; en decimal# e,presarlo en !inario# octal + 'e,adecimal.




;^).1 Hado el n&mero 4>V# e,presarlo en !inario# decimal + octal.




4^).1 El n&mero ;=6 dado en decimal de!e ser e,presado en F0H1@atural + en F0H1E,4.




>^).1 E,presar en F0H1@at el n&mero 0AEV. (La V es el indicativo de 'e,adecimal# + no pertenece al
n&mero.)





=^).1 0onvertir diversos n&meros de cualquier sistema a cualquier otro.














16
ELE0A2Y@90A H9Z9AAL. 9@A2*H(009Y@.

La electr-nica digital es una soluci-n orientada# en principio# a resolver un tipo de pro!lemas en los
que tanto las varia!les de entrada como las de salida solo pueden tomar dos valores perfectamente
diferenciados (verdadero o falso# si o no# conectado o desconectado# e,istencia de tensi-n o ausencia de
tensi-n o simplemente 1 - 6).









$or e%emplo# supongamos que queremos que una puerta se a!ra solo cuando estn activadas al menos
dos de las tres cerraduras que posee.

$rimero asignamos un nom!re + un criterio a cada una de las varia!les de entrada:

A (cerradura n^1) 6 llave quitada# 1 llave puesta.

F(cerradura n^;) 6 llave quitada# 1 llave puesta.

0(cerradura n^4) 6 llave quitada# 1 llave puesta.


X (mecanismo de apertura) 6 puerta cerrada# 1 puerta a!ierta.


Hespus# conviene disponer de una ta!la llamada ta!la de verdad# en la que se representa todas las varia!les
de entrada + todas las com!inaciones posi!les de los valores que estas pueden tomar (ordenadas seg&n el
sistema de numeraci-n !inario)# as como el valor de la salida que le corresponde en cada caso.

A F 0 X
6 6 6 6
6 6 1 6
6 1 6 6
6 1 1 1
1 6 6 6
1 6 1 1
1 1 6 1
1 1 1 1


i dispusiramos de unos interruptores especiales tal que uno de ellos se cierre cuando la varia!le a
la que representa valga _ 1` + se a!ra cuando dic'a varia!le valga _ 6 ` (varia!le en forma directa) + el otro
funcione al contrario (varia!le en forma negada o complementada)# podramos resolver el pro!lema con un
con%unto de estos interruptores de la siguiente manera:
$onemos tantos grupos de interruptores en serie como unos tenga la funci-n# + todos esos grupos
a su ve" conectados en paralelo entre s.
0ada grupo de interruptores en serie (que representa a cada una de las com!inaciones para las
que la funci-n toma el valor uno) tendr tantos interruptores como varia!les de entrada tenga el
sistema. i la varia!le de entrada que corresponde a uno de los interruptores vale uno se pondr
el interruptor en su forma directa + en caso contrario se pondr negado.
(na ve" montado el circuito# solo circular corriente por el sistema de apertura de la puerta
cuando se d una de las cuatro com!inaciones para las cuales la funci-n toma el valor uno.


0ircuito
Higital
A
F
0
X
8aria!les de
entrada
8aria!le de
salida
11
$or e%emplo# para el caso que nos ocupa# el siguiente circuito puede resolver el pro!lema.













Este circuito puede tam!in ser simplificado o!servando el esquema + usando la l-gica# +a que !asta con que
solo dos cualesquiera de las cerraduras estn activadas al mismo tiempo para que la puerta se a!ra.












Asignndole a la cone,i-n en serie la operaci-n producto l-gico + a la cone,i-n en paralelo la
operaci-n suma l-gica# podemos e,presar tam!in el resultado anterior mediante la siguiente e,presi-n:

X : A F 0 ? A F 0 ? A F 0

* en su forma simplificada:

X : F 0 ? A F 0 ? A 0


Este circuito est +a prcticamente preparado para ser implementado (montado en la prctica + pro!ado) con
puertas l-gicas con el mnimo n&mero de componentes.

Al considerar el con%unto de interruptores (que pueden tomar dos estados posi!les# a!ierto:6 +
cerrado:1) + asignarle a la cone,i-n en serie la operaci-n producto l-gico + a la cone,i-n en paralelo la
operaci-n suma l-gica# tenemos la posi!ilidad de usar la teora del Alge!ra de Foole para resolver de manera
-ptima circuitos similares pero de ma+or comple%idad.


!GEBRA DE BOO!E-

A mediados del siglo W9W# Zeorge Foole (171=1173>)# desarroll- la idea de que las proposiciones l-gicas
podan ser tratadas mediante 'erramientas matemticas. Las proposiciones l-gicas (asertos# frases o
predicados de la l-gica clsica) son aquellas que &nicamente pueden tomar valores 8erdadero<Xalso# o
preguntas cu+as &nicas respuestas posi!les sean <@o. eg&n Foole# estas proposiciones pueden ser
representadas mediante sm!olos + la teora que permite tra!a%ar con estos sm!olos# sus entradas (varia!les)
+ sus salidas (respuestas) es la L-gica im!-lica desarrollada por l. Hic'a l-gica sim!-lica cuenta con
operaciones l-gicas que siguen el comportamiento de reglas alge!raicas. $or ello# al con%unto de reglas de la
L-gica im!-lica se le denomina CLZEF2A HE F**LE.

F
A F 0
A F 0
A
?800
X
0
A
0 F
F 0
A F
A 0
?800
X
1;
Definici;n$

e dice que un con%unto de elementos .F/ que puede asumir dos valores posi!les (6 + 1) + que estn
relacionados por dos operaciones !inarias suma (?) + producto (5) l-gico# es un Clge!ra de Foole si adems
cumple con los siguientes postulados.

@ota: antes de comen"ar a desarrollar los postulados aclararemos que la demostraci-n de los mismos se
reali"a a travs de un circuito elctrico de interruptores donde el interruptor a!ierto representa un .6/ + un
interruptor cerrado representa un .1/. (n interruptor nom!rado por una letra (a#!#ca) representa un
interruptor que puede tomar cualquier valor (6 o 1)# por lo que se le da el nom!re de .varia3le/.

.otulado

.otulado NA 7$ >.ro)iedad conmutativa? am3a o)eracione on conmutativa-

a ? ! : !? a + a 5 ! : ! 5 a





Esto nos indica que el orden en que operamos con dos varia!les es intrascendente + el resultado es el mismo.

.otulado NA 8$ >Elemento neutro? en el 'l1e3ra de 3oole e@iten do elemento neutro2 el cero /6/ para
la suma + el .1/ para el producto.

a ? 6 : a + a 5 1 : a





$ara el caso de la suma es claro que la corriente nunca circulara por el interruptor a!ierto .6/ + que la
circulaci-n de corriente depender e,clusivamente del estado de a# asimismo si comparamos con la suma
ordinaria tenemos que el resultado de sumar cero a cualquier n&mero es el mismo n&mero. $ara el caso del
producto# un interruptor que esta siempre cerrado ( uno ) permite el paso de la corriente + el resultado final
(paso o no de corriente) solo depender del estado de a# asimismo si comparamos con la multiplicaci-n
ordinaria tenemos que el resultado demultiplicar uno a cualquier numero es el mismo n&mero.

.otulado NA B$ >Elemento imCtrico? )ara cada elemento a del 'l1e3ra de 3oole e@ite un elemento a
tal =ue$
a ? a : 1 + a 5 a : 6





Al elemento a se le denomina elemento simtrico o complemento de a.

.otulado NA D$ >.ro)iedad aociativa? la o)eracione uma " )roducto on aociativa-

a?(! ? c) : (a?!)?c : a?!?c + a5(!5c) : (a5!)5c : a5!5c






a
!
!
a
! a a !
a
6
a a 1 a
a
!
c
!
c
a
6 a a
a
a
1
14

.otulado NA E$ >.ro)iedad ditri3utiva? cada o)eraci;n e ditri3utiva re)ecto a la otra-

a 5 ( ! ? c ) : a 5 ! ? a 5 c a ? ( !5c ) : (a?!) 5 (a?c)





La primera ecuaci-n distri!utiva es !ien conocida en el lge!ra ordinaria + no de!e presentar ninguna
dificultad# la segunda identidad es dual a la primera. Este postulado indica que podemos factori"ar una
e,presi-n# es decir que si tenemos una e,presi-n de dos o ms trminos + estos trminos tienen una (o ms)
varia!les en com&n# estas varia!les pueden e,presarse como factor com&n.


Probablemente se observe una similitud entre estos postulados + los del lge!ra ordinaria no o!stante se
notar que la propiedad distri!utiva so!re la suma no es aplica!le en el lge!ra ordinaria. $ara que el con%unto
de postulados sea &til se de!e cumplir que uno no contradiga a otro + que adems e,ista independencia en los
postulados es decir que ning&n postulado se tenga que demostrar a partir de otro.

Dualidad-

*!srvese que los postulados se presentan por pares# + si se mira cuidadosamente se o!serva que en cada
caso# un postulado del par puede o!tenerse a partir del otro intercam!iando .6/por .1/ + .1/ por.6/ si al
mimo tiempo cam!iamos .?/ por / 5/ + .5/ por / ?/.

Teorema-
Adems de los postulados mencionados# para el lge!ra de !oole se pueden demostrar teoremas que son
necesarios para el mane%o conveniente del lge!ra. $ara la demostraci-n de estos teoremas nos valdremos al
igual que los postulados de circuitos elctricos donde cada varia!le es representada por un interruptor que en
estado normal (/1/1cerrado) de%a pasar corriente + en su estado complementario (.6/1a!ierto) no de%a circular
corriente# adems podramos reali"ar las demostraciones en forma alge!raica aplicando los postulados.

Teorema7: (He los elementos dominantes). $ara cada elemento del lge!ra se verifica que:

a ? 1 : 1 + a 5 6 : 6





e ve claramente que independientemente del estado de a# en el circuito siempre 'a!r circulaci-n de
corriente en el primer caso + nunca la 'a!r en el segundo.

Hemostraci-n en forma alge!raica:













!
c
a
! a
c a
a
!
a
c
a
c !
1
a
1 6 a 6
1 : a ? a
1 : a ? ( a 5 1 )
1 : ( a ? a ) 5 ( a ? 1 )
1 : 1 5 ( a ? 1 )
1 : a ? 1
1>
Teorema 8$ > De idem)otencia?- .ara cada elemento del 'l1e3ra e verifica =ue$

a ? a : a + a 5 a : a




Hemostraci-n en forma alge!raica:











Teorema B$ >De a3orci;n?- .ara cual=uier )ar de elemento del 'l1e3ra de 3oole e demuetra =ue$

a ?(a5!) : a + a 5(a?!) : a





Teorema D$ >le" involutiva o de la do3le ne1aci;n?- .ara todo com)lemento de a e verifica =ue$

a : a

Teorema E$ >le"e de De *or1an?- .ara cada )ar de elemento del 'l1e3ra de Boole e demuetra =ue$


a ? ! ? c : a T ! T c a T ! T c : a ? ! ? c

Estas e,presiones corresponden a las le"e de De *or1an# como se ver ms adelante son le+es
fundamentales para la transformaci-n de funciones.



E%ercicios:

11 implificar lo m,imo posi!le:


;1 Hemostrar si la siguiente igualdad es cierta.



41 Hemostrar la siguiente igualdad.







a
a
a
a a a
a
!
a a
a
! a
a
( a ? !) T ( a ? ! ) : !
a : a ? 6
a : a ? ( a 5 a )
a : ( a ? a ) 5 ( a ? a )
a : ( a ? a ) 5 1
a : a ? a
( a ? c) T ( ! ? d ) : a T c ? ! T d
a T ! T c ? a T ! T c
1=
Los componentes !sicos de la electr-nica digital son las puertas l-gicas. Estos componentes reali"an
operaciones l-gicas determinadas (uma + producto l-gicos# negaci-n o inversi-na). A continuaci-n se
presentan de modo resumido las ms elementales.

9@8E2*2 * $(E2AA .@*/. (K>6>)

El inversor nos d en su salida lo contrario de lo que se le aplique en su entrada.









$(E2AA .[/ * $(E2AA .A@H/. (K>67)

Esta puerta l-gica dar un uno a su salida solo si sus dos entradas estn a uno. Es decir que con que una
sola de sus entradas este a cero# su salida ser cero.







$(E2AA .*/ * $(E2AA .*2/. (K>4;)

Esta puerta l-gica nos da un cero solo si sus dos entradas estn a cero a la ve". Es decir que con que solo
una de sus entradas est a uno# la salida dar uno.











$or e%emplo# si pretendemos resolver el pro!lema planteado en la pag 16# podemos actuar seg&n el
siguiente procedimiento:

$rimero asignamos un nom!re + un criterio a cada una de las varia!les de entrada:

A (cerradura n^1) 6 llave quitada# 1 llave puesta.

F(cerradura n^;) 6 llave quitada# 1 llave puesta.

0(cerradura n^4) 6 llave quitada# 1 llave puesta.


X (mecanismo de apertura) 6 puerta cerrada# 1 puerta a!ierta.


a !
6 1
1 6

a !
6 6 6
6 1 6
1 6 6
1 1 1

800
Z@H
K> 6>
800
Z@H
K> 67
a !
6 6 6
6 1 1
1 6 1
1 1 1


=v
2
=v
2

=v
2
800
Z@H
K> 4;
a !
a
!
s
!
a
s
8aria!les de
entrada
8aria!le de
salida
13
Hespus# conviene disponer de una ta!la llamada ta!la de verdad# en la que se representa todas las
com!inaciones posi!les de los valores de las varia!les de entrada con el correspondiente valor de la varia!le
de salida.

$artiendo de esta ta!la se puede o!tener una e,presi-n o ecuaci-n l-gica# que representar el
funcionamiento del circuito# de la siguiente manera:

$or cada uno que tenga la funci-n# se o!tiene un trmino que contiene a todas las varia!les
multiplicadas entre s. Aquellas que tienen el valor 1 aparecern de forma directa + las que
tomen el valor 6 de forma negada o complementada.

Aodos los trminos o!tenidos (que representa a cada una de las com!inaciones para las que la
funci-n toma el valor uno) se suman entre s# o!tenindose la e,presi-n l-gica en trminos
*interm.















La ecuaci-n o!tenida se implementa con puertas l-gicas (A@H# *2 e 9@8E2*2E)#
o!tenindose as el esquema del circuito elctrico que resuelve el pro!lema.






















Este circuito puede tam!in ser simplificado o!servando el esquema + usando la l-gica o !ien
utili"ando los postulados + teoremas del lge!ra de Foole.




A
F
0
A
F
0
A
F
0
X
A
F
0
A F 0 X
6 6 6 6
6 6 1 6
6 1 6 6
6 1 1 1
1 6 6 6
1 6 1 1
1 1 6 1
1 1 1 1
A T F T 0
A T F T 0
A T F T 0
A T F T 0
A T F T 0 X : A T F T 0 ? A T F T 0 ? A T F T 0?
1K
*A2A $(E2AA LYZ90A:

$(E2AA .@*1[/ * $(E2AA .@A@H/. (K>66)

Esta puerta es equivalente a una A@H seguida de un 9@8E2*2# por tanto su salida ser contraria a la
que dara una puerta A@H.










0ompleta la ta!la de verdad.


$(E2AA .@*1*/ * $(E2AA .@*2/. (K>6;)

Esta puerta es equivalente a una @*2 seguida de un 9@8E2*2# por tanto su salida ser contraria a la
que dara una puerta @*2.










0ompleta la ta!la de verdad.




$(E2AA .EW1*2/ * $(E2AA .*2 EW0L(98A/. (K>6;)

Esta puerta da salida .1/ solo cuando 'a+ un n&mero impar de .1/ en sus entradas.










0ompleta la ta!la de verdad.







a !
6 6
6 1
1 6
1 1


=v
2
800
Z@H
K> 66
a !
6 6
6 1
1 6
1 1


=v
2
800
Z@H
K> 6;

=v
2
800
Z@H
K> 73
a ! a !
6 6
6 1
1 6
1 1

17
$(E2AA .EW1@*2/ * $(E2AA .@*2 EW0L(98A/. (K>6;)

Esta puerta equivale a una EW 1 *2 seguida de un 9@8E2*2# por lo que su salida ser contraria a la
que dara una puerta EW 1 *2.










0ompleta la ta!la de verdad.




E(ercicio$ 0omprue!a si son equivalentes o no los circuitos que estn en una misma lnea.






































a ! a !
6 6
6 1
1 6
1 1

=v
2
800
Z@H
K> ;33
A
F
A
F


A
F
0
H


A
F
0
H




A
F
0
H

A
F
0


A
F
0

A
F
0
H



A
F
0
H
1O
FUNCI+N !+GICA


Xunci-n l-gica es una varia!le !inaria cu+o valor depende de los valores de otras varia!les !inarias
llamadas varia!les de entrada.

(na funci-n l-gica puede representarse mediante una ta!la de verdad# que contendr de manera
ordenada todas las com!inaciones posi!les de los distintos valores de las varia!les de entrada + el valor de la
salida correspondiente a cada uno de ellos.



A F 0 X
6 6 6 6
6 6 1 6
6 1 6 6
6 1 1 1
1 6 6 6
1 6 1 1
1 1 6 1
1 1 1 1





Aam!in puede representarse una funci-n mediante una e,presi-n o ecuaci-n l-gica donde aparecern
representadas las varia!les de entrada# de manera directa o negada# relacionadas con signos de producto +
suma l-gicos. El procedimiento para o!tener esta ecuaci-n +a lo 'emos estudiado.




*tra manera de e,presar una funci-n es como sumatorio de todos los n&meros decimales equivalentes al valor
de aquellas com!inaciones !inarias de las varia!les de entrada para las cuales la funci-n vale .1/.



Aodo lo dic'o 'asta el momento 'ace referencia a la e,presi-n de funciones seg&n sus trminos Uinterms
(minitrminos) pero tam!in podran e,presarse en Ua,terms (ma,itrminos)# aunque este apartado se de%a
para investigaci-n + estudio por parte del alumno.


(na ve" o!tenida la funci-n l-gica en forma de sumas de productos (Uinterms)# se puede di!u%ar su esquema
elctrico e implementarlo (llevarlo a la prctica) como +a 'emos 'ec'o alguna ve". $ero la funci-n# + por
tanto el circuito prctico# puede simplificarse o!tenindose evidentes venta%as en cuanto a sencille"# rapide"#
comodidad# tama)o# etc.
$ara reali"ar estas simplificaciones puede ser mu+ conveniente utili"ar los postulados + teoremas del Alge!ra
de Foole.
@o o!stante e,isten mtodos# que !asados en el Alge!ra de Foole# nos permiten simplificaciones ms
c-modas# rpidas + precisas.




=
4
) K # 3 # = # 4 ( .

X : A F 0 ? A F 0 ? A F 0 ? A F 0
;6
SI*.!IFICACI+N DE FUNCIONES !+GICAS

Aoda funci-n can-nica puede# generalmente# ser simplificada. Esta simplificaci-n tiene por o!%etivo conseguir
una reali"aci-n prctica utili"ando el mnimo n&mero de puertas.

$ara o!tener esta simplificaci-n se pueden utili"ar diferentes estrategias. (n mtodo !sico de simplificaci-n
es el mCtodo al1e3raico2 que consiste en aplicar directamente la propiedad distri!utiva a los trminos de la
funci-n# eliminando varia!les. in em!argo# pocas veces# utili"ando este mtodo# se puede llegar# de una
forma sencilla# a o!tener la funci-n ms simplificada.

$or ello se 'an propuesto mtodos sistemticos +# por tanto ms sencillos# de simplificar funciones l-gicas.
Hos de estos mtodos son conocidos por: Garnau1# " *cCluHe"- Aunque se va a estudiar el mtodo de
Iarnaug' por ser el ms empleado en la simplificaci-n de funciones de 'asta seis varia!les# 'a+ que decir que
el mtodo de Uc0lusbe+ se utili"a ampliamente en la simplificaci-n de funciones de ms de seis varia!les +
en el caso de funciones m&ltiples (adems# este mtodo es fcilmente programa!le para su utili"aci-n con
ordenador).

*Ctodo de Garnau1#

Es un mtodo ta!ular grfico que se !asa en los llamados ma)a de Garnau1#- Estos mapas estn formados
por una ta!la de cuadros# cada uno de los cuales representa un trmino can-nico. Estos cuadros estn
distri!uidos de tal modo que si dos de ellos son contiguos representan tCrmino can;nico ad"acente-
Entendindose por trminos ad+acentes aquellosB cu+as respectivas representaciones !inarias difieren entre s
en un &nico !it. e pueden definir tam!in como aquellos trminos a los que se le puede aplicar la propiedad
distri!utiva para simplificar una varia!le.

Aunque la configuraci-n de los mapas de Iarnaug' se puede 'acer de diferentes maneras (siempre que se
respete la propiedad de que los cuadros contiguos representen trminos ad+acentes)# aqu se van a utili"ar los
mostrados en las figuras para los casos de tres + cuatro varia!les# respectivamente.

















En lo ma)a de tre o m' varia3le se verifica =ue lo cuadro de lo e@tremo o)ueto de una mima
fila o columna2 tam3iCn re)reentan tCrmino can;nico ad"acente-

El procedimiento de simplificaci-n mediante mapas de Iarnaug' se indica a continuaci-n# con la a+uda de un
e%emplo. upongamos que se quiere simplificar la funci-n dada por las ecuaciones:

f(a$ b$ c) : c (4# ># =# K) : cba / cba / cba / cba

f(a$ b$ c) 0 d (6# 1# ;# 3) : (c / b / a) (c / b / a) (c / b / a) (c / b / a)






a 3
c d

99

97

77

79
99

97

77

79




a3
c

99

97

77

79
9

7


;1
.rocedimiento

1. e di!u%a el mapa adecuado (figura ;=) para la funci-n que se quiere (en este caso el de tres varia!les).

;. 0omo la funci-n puede venir dada en forma de inters o a1ters$ se escri!e un 7 en los cuadros
correspondientes a los inters de la funci-n# o un 9 si se utili"an a1ters! Es evidente que en la prctica
s-lo se necesita simplificar la funci-n por a1ters o inters! @ormalmente se elige aquella que menos
trminos tenga# aunque se van a e,poner los dos casos.

4. A continuaci-n se forman grupos de uno o cero que sean potencia de ; (grupos de 1# ;# ># 7# ...). $ara
formar estos grupos# los trminos que encierren tienen que ser ad+acentes. Estos grupos de unos o ceros se
encerrarn mediante una curva cerrada. Los grupos se de!ern formar siempre lo ms grandes posi!le# + no se
de%ar sin agrupar ning&n 7 (e 9 en el caso de ma,terms).
Las agrupaciones elegidas para el e%emplo utili"ado se muestran en la figura! En este caso los dos grupos
contienen dos trminos cada uno.

>. 0ada uno de los grupos as o!tenidos da lugar a un trmino simplificado con el siguiente criterio: en cada
grupo desaparece la varia!le o varia!les cu+o valor es 9 en la mitad de los cuadros del grupo# + 7 en la otra
mitad! iguiendo el criterio general# si la funci-n se toma como sua de productos (en inters)$ las
varia!les que permanecen son tomadas como no ne1ada si su valor es 7 en todo el grupo de cuadros# + como
ne1ada si su valor es 9. i la funci-n se toma como productos de suas (en a1ters)$ las varia!les que
permanecen son tomadas como ne1ada si su valor es 1 en todo el grupo de cuadros# + como no ne1ada si
su valor es 6.


a ! c f
6 6 6 6
1 6 6 1
; 6 1 6
4 6 1 1
> 1 6 6
= 1 6 1
3 1 1 6
K 1 1 1

$or tanto# las funciones simplificadas para los dos casos son:

f(a$ b$ c) 0

f(a$ b$ c) 0


A modo de e%emplo# en las siguientes figuras se muestran algunas de las posi!les formas de reali"ar grupos de
dos + cuatro unos o ceros (teniendo en cuenta las ad+acencias) en mapas de tres + cuatro varia!les.














6
1
;
4
>
=
3
K

a3
c

99

97

77

79
6

7


6
1
;
4
>
=
3
K
1;
14
1>
1=
7
O
16
11


a 3
c d

99

97

77

79
99

97

77

79





a 3
c d

99

97

77

79
99

97

77

79





a 3
c d

99

97

77

79
99

97

77

79



;;
*tros aspectos importantes presentes en la simplificaci-n son:

a) Los cuadros con unos o ceros que no tengan ning&n otro ad+acente# representan inters o a1ters$
respectivamente# que no se pueden simplificar.

!) 0omo el n&mero de unos o ceros en cada grupo de!e ser siempre una potencia de dos# de modo que en un
grupo de ;f unos o ceros se eliminan n varia!les de las que forman los trminos can-nicos.

c) La agrupaci-n de cuadros de!e ser tal que el n&mero de grupos sea mnimo + los grupos sean lo ms
grandes posi!le.

d) (n mismo uno o cero de un cuadro puede pertenecer a ms de un grupo a la ve".

e) i la simplificaci-n se aplica a una funci-n can-nica dada en inters$ el resultado vendr dado como la
suma de productos de varia!les. i# por el contrario# se aplica a una funci-n dada en a1ters$ el resultado
ser un producto de sumas.

f) En general# si se desea una reali"aci-n prctica con el mnimo n&mero de puertas# conviene# como +a se 'a
comentado# reali"ar la simplificaci-n en inters + en a1ters$ para ver cul es la funci-n que resulta ms
sencilla.


Ejemplo

+iplificar la siguiente funci*n l*gica2

f (a# !# c# d) : 3('$ 4$ 5$ 6$ ''$ '4$ '7)

Solucin:
+e coen,ar8 por reali,ar la siplificaci*n de la funci*n toando priero los minterms. 9ara ello se ubican
los unos en los cuadros correspondientes$ tal coo se uestra en la figura 41. +e observa -ue se pueden
forar ' grupo de '$ & de & y ' de :! 9or tanto$ la funci*n siplificada tendr8 cuatro t;rinos! <el grupo de
cuatro unos se eliinan las variables d y c$ pues cabian de valor en la itad del grupo! <e los dos grupos
de dos unos se eliina la variable b! =ueda un grupo de un solo '$ cuyo minterm no da lugar a ninguna
siplificaci*n y -ueda tal cual! 9or tanto$ la siplificaci*n final es la ostrada en la ecuaci*n2
















Veaos a>ora c*o -ueda la funci*n siplificando por ma,terms. 9ara ello se sigue el procediiento
general!

?n este caso se ubican ceros en los cuadros correspondientes (t;rinos para los cuales la funci*n vale 0$ -ue
coincidir8n con los cuadros -ue en la figura anterior -uedaron en blanco)! +e >acen los grupos lo 8s
grandes posible con ob"eto de obtener una ayor siplificaci*n! 9ara ello$ se pueden copartir ceros de un
grupo ya creado para obtener otro$ siepre y cuando e1ista adyacencia entre los eleentos del grupo -ue se
fore (ver figura 4&)!
6
1
;
4
>
=
3
K
1;
14
1>
1=
7
O
16
11


a 3
c d

99

97

77

79
99 7
97 7 7
77 7 7 7 7
79


;4
@bs;rvese -ue al reali,ar la siplificaci*n por ma,terms se sigue el ;todo general$ copleentando las
variables -ue toan el valor ' y no copleentando (de"8ndolas sin negar) si toan el valor A! <e este
odo la funci*n -ue resulta de la siplificaci*n es2

f (a# !# c# d) :

?n este e"eplo se observa -ue es preferible la siplificaci*n por minterms# ya -ue resulta un enor nero
de t;rinos y$ por tanto$ la reali,aci*n con puertas l*gicas$ es 8s sencilla!

$ara simplificar funciones f(a$ b$ c$ d$ e) de cinco varia!les mediante Iarnaug'# se 'ace uso de dos mapas de
cuatro varia!les# uno para a 0 6 (siendo e la varia!le de ma+or peso) + otro para a 0 1. El primer mapa (a 0
6) servir para representar los trminos comprendidos entre 9 + 7E# + el segundo (a 0 1) para los trminos
can-nicos entre 7I + B7.

El criterio de ad+acencia entre cuadros en cada mapa es el mismo que con cuatro varia!les# pero a'ora
tam!in e,iste ad+acencia entre cuadros con posici-n idntica en am!os mapas.

Ejemplo 9

+iplificar la funci*n2

f(a$ b$ c$ d$ e) : c(;# 4$ B$ 5$ C$ '4$ 'C$ &:$ &7$ &B$ &6$ &C$ 4A)


Funcione incom)leta

on funciones que pueden tomar# indistintamente# el valor 9 o 7 para algunas de las com!inaciones de las
varia!les de entrada. Esto puede de!erse# !ien a que dic'as com!inaciones no va+an a darse nunca en la
prctica# o porque sea indiferente para el dise)o# el valor que tome la funci-n para dic'as com!inaciones.
Estos valores indeterminados de la funci-n se representan mediante un aspa (D) en la ta!la de verdad de la
funci-n.

Las funciones incompletas se simplifican considerando las com!inaciones de entrada# para las cuales la salida
est indeterminada# como 9 o 7# seg&n convenga a fin de o!tener la ma+or simplificaci-n posi!le.
implificando por Iarnaug'# se u!ican a)a (W) en los cuadros correspondientes a estas com!inaciones# + se
toman las D con valor 1 en el caso de simplificar por inters! En el caso de simplificar por a1ters se
consideran que toman el valor 6. En cualquier caso# no de!en formarse grupos e,clusivamente con D!

Funcione l;1ica m<lti)le

on grupos de dos o ms funciones l-gicas que dependen de las mismas varia!les de entrada# + que 'an de ser
o!tenidas simultneamente a partir de stas. En la prctica es frecuente encontrarse con circuitos
com!inacionales que constitu+en una multifunci-n. En la tabla 'A se muestra un e%emplo de multifunci-n
(tres funciones de salida).

Hado que suelen e,istir configuraciones de entrada para las cuales l valor de las distintas funciones es el
mismo# conviene efectuar la simplificaci-n de estas funciones de forma con%unta. Esta simplificaci-n puede
reali"arse por Iarnaug'# intentando encontrar agrupaciones de trminos que sean comunes a todas o algunas
de las funciones. Agrupaciones que darn lugar# cada una# a un trmino simplificado com&n# es decir# a una
puerta l-gica compartida por varias funciones.

uponiendo que se simplifica por inters$ los mapas de Iarnaug' se completan con los trminos para los
cuales cada funci-n toma el valor 1 a su salida. 0omo e%emplo# simplificar las tres funciones siguientes
sa!iendo que dependen de las mismas > varia!les de entrada + di!u%ar el esquema del circuito resultante.

f
'
(a$ b$ c$ d) : 3(A$'$ &$4$ 6$ 'A$ '&$ ':)
f
&
(a$ b$ c$ d) : 3(&$4$ 7$$B$5$6$ 'A$ ''$'&$':$'7)
f
4
(a$ b$ c$ d) : 3(6$C$'A$ '&$'4$':)

;>
0920(9A* 0*UF9@A09*@ALE 9@AEZ2AH*.

(n circuito digital se denomina com!inacional cuando las varia!les de salida# en cualquier instante de tiempo#
estn perfectamente determinadas por los valores de las varia!les de entrada en esos mismos instantes.
Estudiaremos a continuaci-n algunos de estos circuitos que se encuentran comerciali"ados a nivel de
intregraci-n de media escala (U9).

U(LA9$LEW*2E.
Los multiple,ores o selectores de datos# son circuitos com!inacionales con .@/ entradas de datos# .n/
entradas de selecci-n o control + una &nica salida. u funcionamiento es tal que al aplicar una com!inaci-n
!inaria a las entradas de selecci-n estaremos seleccionando una &nica de las entradas de datos# cu+o valor se
ver refle%ado a la salida.
Estos circuitos suelen disponer de una entrada de 'a!ilitaci-n (ena!le) que se utili"a para 'a!ilitar o in'i!ir el
circuito# de manera que si el circuito est in'i!ido# la salida queda en su valor inactivo# en caso contrario# a la
salida aparecer la entrada de datos seleccionada.

E9 0 F A H6 H1 H; H4 H> H= H3 HK [ g
V W W W W W W W W W W W L V
L L L L H6 W W W W W W W H6
L L L V W H1 W W W W W W H1
L L V L W W H; W W W W W H;
L L V V W W W H4 W W W W H4
L V L L W W W W H> W W W H>
L V L V W W W W W H= W W H=
L V V L W W W W W W H3 W H3
L V V V W W W W W W W HK HK

Los circuitos multiple,ores pueden ser utili"ados para reali"ar distintas funciones como selector de datos#
convertidor paralelo1serie o generador de funciones l-gicas.

Zenerador de funciones l-gicas: 0omo e%emplo implementaremos la funci-n X:h(6#4#=#3#7#11#1;#1= )

















Ampliaci-n de Uultiple,ores.

1 Ampliaci-n del n&mero de canales: (mple de dos canales a simple de cuatro canales).









[
A F
H6
0
E9
HK
H3
H=
H>
H4
H;
H1
g
H1
H6
E9
[
6
1

E9
[
6
1

A
F
H4
H;
E9
E9
[
6
1

0
1 6
[
E9
[
1
H6
H1
H;
H4
6
A B C D F
6 6 6 6 6
1 6 6 6 1
; 6 6 1 6
6 6 1 1
6 1 6 6
6 1 6 1
6 1 1 6
6 1 1 1
1 6 6 6
1 6 6 1
1 6 1 6
1 6 1 1
1 1 6 6
1 1 6 1
1 1 1 6
1 1 1 1

6
1
1 ; 4
1
7
1
O 16 11
1
F 0 H
A
> =
1
3
1
K
1;
1
14 1> 1=
1
666 661 616 611 166 161 116 111
6
1
[
6 1
H6
;
E9
HK
H3
H=
H>
H4
H;
H1
g
;=
1 Ampliaci-n de la longitud del dato: (mple de dos canales a cuadruple de dos canales). elector de
datos de n !its.























HEU(LA9$LEW*2E.
(n demultiple,or es un circuito com!inacional cu+a fucnci-n es inversa a la del multiple,or# esto es# tiene
una entrada de datos (H)# .n/ entradas de selecci-n .i/ + @:;
n
salidas (gi). $ara cada com!inaci-n l-gica
de las entradas de selecci-n# la informaci-n presente en la entrada de datos es transmitida a una &nica salida.
En la prctica# los multiple,ores no se comerciali"an como tales# sino que se o!tienen a partir
decodificadores.

0*H9X90AH*2E.
Estos circuitos# llamados codificadores .N a .n# son sistemas com!inacionales con @ entradas + n salidas
cu+o funcionamiento es tal que# cuando se activa una de las entradas# en las salidas aparece la com!inaci-n
l-gica en !inario de la entrada que se 'a activado. $ueden disponer# adems# de una entrada de 'a!ilitaci-n
(E9) de manera que cuando est inactiva fuerce las salidas a un nivel fi%o no activo. $ara que a cada entrada
activa le pueda corresponder un c-digo de salida de!e cumplirse que:
@ i ;
n

En la figura se representa el sm!olo l-gico de un codificador de 7 a 4 lneas + su ta!la de verdad que de!es
completar. Las salidas Eo + Zs se utili"an para ampliar el rango de codificaci-n + no son o!%etivo para este
curso.

E9 H6 H1 H; H4 H> H= H3 HK A; A1 A6 Z E*
1 W W W W W W W W
6 1 1 1 1 1 1 1 1
6 W W W W W W W 6
6 W W W W W W 6 1
6 W W W W W 6 1 1
6 W W W W 6 1 1 1
6 W W W 6 1 1 1 1
6 W W 6 1 1 1 1 1
6 W 6 1 1 1 1 1 1
6 6 1 1 1 1 1 1 1

Los codificadores pueden tener o no prioridad. i al activar a la ve" dos o ms entradas# se o!tiene a la salida
un c-digo erroneo se dice el codificador es sin prioridad# en cam!io si solo atiende a una de ellas se dice que
es con prioridad# en cu+o caso puede tener prioridad a la entrada de ms peso o a la de menos peso. El K>1>7
de la figura tiene prioridad al ma+or peso.

H6
E9
HK
H3
H=
H>
H4
H;
H1
A6
A;
A1
E*
Z
K>1>7
A1
A6
E9
[
6
1

E9
[
6
1

E9
[
6
1

E9
[
6
1

A
F
0
H
F1
F6
01
06
H1
H6
E9
[A
[F
[0
[H
(elecci-n)
E9

A6
F6
06
H6
A1
F1
01
H1
[A
[F
[0
[H
( K>1=K )
E9
[
1
H6
H1
H;
H4
6
E9
[
1
H6
H1
H;
H4
6
A6
F6
06
H6
A1
F1
01
H1
[6
[1
1 Ho!le multiple,or de cuatro canales
;3
DECODIFICADORES-
Los decodificadores son sistemas com!inacionales con n entradas + @ salidas# de forma que para cada una de
las com!inaciones de las n entradas se activar una sola de las salidas# diferencindola de todas las dems. i#
en el peor de los casos# a cada com!inaci-n de entrada le de!e corresponder una salida# de!e cumplirse que
@:;
n
# estos decodificadores que tienen una salida para cada una de las com!inaciones de entrada se llaman n
a @. E,isten algunos en los que el n&mero de salidas es menor que el n&mero de las posi!les com!inaciones
de entrada# es decir: @ i ;
n
# + por tanto e,istir un n&mero de com!inaciones de entrada que son indiferentes
al funcionamiento del circuito# por e%emplo# un decodificador F0H1Hecimal# que tiene > entradas + solo 16
salidas frente a las 13 que en teora podra tener.

H 0 F A 6 1 ; 4 > = 3 K 7 O
6 6 6 6
6 6 6 1
6 6 1 6
6 6 1 1
6 1 6 6
6 1 6 1
6 1 1 6
6 1 1 1
1 6 6 6
1 6 6 1
1 6 1 6
1 6 1 1
1 1 6 6
1 1 6 1
1 1 1 6
1 1 1 1


Aplicaciones de los Hecodificadores:
1 9mplementaci-n de funciones l-gicas:












1 2eali"ar la funci-n de demultiple,or: $ara utili"ar un decodificador como
demultiple,or podramos utili"ar un decodificador con entrada de 'a!ilitaci-n E9.
Al utili"ar sus entradas de datos como entradas de selecci-n + su entrada de
'a!ilitaci-n como entrada de datos# o!tendremos el efecto demultiple,or.











A
F
0
6
H
O
7
K
3
=
>
4
;
1
A
F
0
6
H
O
7
K
3
=
>
4
;
1
A
F
0
6
H
O
7
K
3
=
>
4
;
1

=
4
) K # 3 # 4 # 6 ( .
A
F
0
6
H
O
7
K
3
=
>
4
;
1
E9 Entrada de datos
Entradas de selecci-n
E9 H 0 F A 6 1 ; 4 . . 14 1> 1=
6 W W W W 6 6 6 6 . . 6 6 6
1 6 6 6 6 1 6 6 6 . . 6 6 6
1 6 6 6 1 6 1 6 6 . . 6 6 6
1 6 6 1 6 6 6 1 6 . . 6 6 6
. . . . . . . . . . . . . .
. . . . . . . . . . . . . .
1 1 1 1 6 6 6 6 6 . . 6 1 6
1 1 1 1 1 6 6 6 6 . . 6 6 1

;K
CO*.ARADORES BINARIOS-

on sistemas com!inacionales que admiten dos datos de entrada de @ !its + en sus salidas nos indican cual de
los dos es el ma+or (AjF # AQF) o si son iguales (A:F). Hisponen adems de entradas suplementarias para
poder reali"ar la ampliaci-n del n&mero de !its de una forma sencilla.












1 Xuncionamiento de las entradas de ampliaci-n: iempre + solo cuando los
n&meros A + F aplicados a las entradas sean iguales# se tendrn en cuenta las
entradas de ampliaci-n de la siguiente manera:













o $ara conectar varios 0.9. en cascada + poder
reali"ar compraciones de n&meros ma+ores# se
conectarn la entradas de ampliaci-n del !loque de
ma+or peso con las salidas del !loque de menor
peso. Las salidas del con%unto son las salidas del
!loque de ma+or peso.




















A Q Fout A j Fout A : Fout
@&mero A Q @&mero F
@&mero A j @&mero F
@&mero A : @&mero F

AQFout
A6
AjFou
t
F4
F;
F1
F6
A4
A;
A1
A:Fout
A:Fin
AjFin
Entradas de
ampliaci-n
alidas
AQFin
A Q Fin A j Fin A : Fin A Q Fout A j Fout A : Fout
V L L V L L
L V L L V L
W W V L L V
V V L L L L
L L L V V L

AQFout A6
AjFout
F4
F;
F1
F6
A4
A;
A1
A:Fout
A:Fin
AjFin
Entradas de
ampliaci-n
alidas
AQFin
AQFout A6
AjFout
F4
F;
F1
F6
A4
A;
A1
A:Fout
A:Fin
AjFin
Entradas de
ampliaci-n
alidas
AQFin
? 8cc
;7
A F 0i
n
0out
A F 0i
n
0out
A F 0i
n
0out
A F 0i
n
0out
(UA A29AU]A90A F9@A29A.

$ara sumar dos n&meros en !inario podemos proceder de manera similar a como sumamos en decimal# es
decir# escri!imos los dos n&meros uno de!a%o del otro ordenando los dgitos por pesos# + luego vamos
sumando los dgitos de igual peso empe"ando por los de menor peso (de derec'a a i"quierda). i el resultado
de una de las sumas parciales es inferior a la !ase del sistema lo ponemos como resultado en el lugar que le
corresponde + continuamos la suma# pero si el resultado de una de las sumas parciales es igual o superior a la
!ase del sistema# ponemos como resultado el dgito de menos peso de dic'a suma + nos llevamos una para la
siguiente suma parcial.
En el sistema de numeraci-n !inario se darn solo los siguientes casos:

1 6 ? 6 + no me lleva!a ninguna resultado 6 + me llevo 6
1 6 ? 6 + me lleva!a una resultado 1 + me llevo 6
1 6?1 + no me lleva!a ninguna resultado 1 + me llevo 6
1 6?1 + me lleva!a una resultado 6 + me llevo 1
1 1?1 + no me lleva!a ninguna resultado 6 + me llevo 1
1 1?1 + me lleva!a una resultado 1 + me llevo 1

E%emplo: umar los n&meros 14 + 1;







El circuito electr-nico utili"ado para reali"ar sumas en !inario sigue el procedimiento indicado anteriormente#
es decir suma cada ve" dos dgitos del mismo peso (cada uno correspondiente a uno de los n&meros) + un
posi!le acarreo de la etapa anterior# o!tenindose un digito de suma + un posi!le acarreo para la siguiente
etapa. $or tanto la operaci-n elemental para el sistema !inario ser como se indica en la siguiente ta!la de
verdad + podra ser reali"ada con un circuito cu+o diagrama de !loques podra ser el de la figura (repetido tres
veces para interconectarlos + formar un sumador total de dos n&meros de tres !its). (niendo adecuadamente
varios de estos !loques podremos reali"a la suma de dos n&meros de cualquier n&mero de !its.



Ai Fi 0i11 i 0i
6 6 6 6 6
6 6 1 1 6
6 1 6 1 6
6 1 1 6 1
1 6 6 1 6
1 6 1 6 1
1 1 6 6 1
1 1 1 1 1


(n circuito integrado sumador total de dos n&meros de cuatro !its podra representarse de la siguiente
manera:











A4 A; A1 A6
F4 F; F1 F6
4 ; 1 6
0out
0in
2esultado (A?F)
umando A
Acarreo de una posi!le
etapa anterior
umando F
Acarreo para una
posi!le etapa posterior
1 6 6 6
14
1 1 6 1
1;
1 1 6 6
1 1 6 6 1

;O
2EAA A29AU]A90A F9@A29A E@ 0*U$LEUE@A* A H*.

a!emos que para restar dos n&meros (A1F)# podemos sumar al minuendo (A) el complemento a la !ase del
sustraendo (F). El resultado de esta suma# despreciando el acarreo que se produce# nos dar el valor de la resta
que !usc!amos.
Esto quiere decir que podemos restar dos n&meros !inarios con un sumador# si previamente calculamos el
complemento a dos del sustraendo.

9ara calcular el copleento a dos de un nero en binario$ de anera ec8nica$
nos bastar8 con invertir el nero (cabiar ceros por unos y unos por ceros) y
suarle uno al resultado de esa inversi*n!

0omo e%emplo reali"amos la resta 161> en un sistema !inario de > !its.






Anali"ando el siguiente circuito podemos o!servar que:
a).1 Al aplicar un .6/ a la entrada .uma < 2esta/# el n&mero F pasa al sumador sin ser alterado +
adems el acarreo previo valdr cero# por lo que en las salidas ./ o!tendremos la suma (A ? F).

!).1 Al aplicar un .1/ a la entrada .uma < 2esta/# el grupo de puertas *21EW invertirn el n&mero F
+ adems entrar un .1/ por el acarreo previo que ser sumado dando como resultado el
complemento a dos del n&mero F. 0omo adems se sumar con el n&mero A podemos concluir que
en las salidas tendremos el resultado de la operaci-n (A F).



















Es conveniente recordar el funcionamiento de la puerta *21EW.

A F X
6 6 6
6 1 1
1 6 1
1 1 6


Este circuito umador < 2estador funciona igualmente para n&meros negativos# siempre que estos estn
e,presados mediante el criterio del complemento a dos.

A4 A; A1 A6
F4 F; F1 F6
4 ; 1 6
0out
0in
2esultado (A?F)
o
(A F)
umando A
o
Uinuendo
uma < 2esta
6 < 1
umando F
o
ustraendo
i A:6 entonces X:F Es decir que F pasa tal cual. A
F
X
?16 1 6 1 6
?> 6 1 6 6


?16 1 6 1 6
1> 1 1 6 6
1 6 1 1 6

0omplemento a ;
i A:1 entonces X:F Es decir que F pasa invertido o negado.
46

2E$2EE@AA09Y@ HE L* @kUE2* @EZAA98* UEH9A@AE EL 0*U$LEUE@A* A H*
(0*U$LEUE@A* A LA FAE).

Los n&meros negativos pueden ser representados en !inario de diferentes maneras (valor a!soluto + signo#
complemento a uno# complemento a dos) cada una de las cuales consiste en a)adir a la i"quierda un !it
llamado !it de signo# _6` para los n&meros positivos + _1` para los negativos. A continuaci-n se indica la
manera de representarlos mediante el convenio del complemento a dos.
@&meros positivos: e representan por su !it de signo# que es 6# + por los de su magnitud#
codificados en !inario natural.
@&meros negativos: e representan por su !it de signo# que es 1# + por los del complemento a dos de
su magnitud. e puede o!tener del complemento a dos del n&mero positivo equivalente! +abeos
-ue podeos obtener el copleento a dos de un nero de una anera pr8ctica cabiando los
ceros por unos y los unos por ceros y suando uno$ en este caso con bit de signo incluido!

Las operaciones de suma + resta con n&meros negativos en complemento a dos pueden ser reali"adas con el
circuito sumador1restador estudiado anteriormente# con la condici-n de que tanto los datos de entrada como
los de salida de!ern estar correctamente e,presados en complemento a dos. Adems se tra!a%ar con un
sistema de .n/ !its ms signo# tanto para los datos como para el resultado + por tanto pueden producirse
situaciones de des!ordamiento o re!asamiento cuando el resultado no puede ser representado con los .n/ !its
con los que tra!a%a el sistema.
Detector de de3ordamiento: e puede dise)ar un detector de des!ordamiento teniendo en cuenta que el
des!ordamiento est siempre ligado a una incongruencia con los signos. Hos n&meros positivos sumados no
puede dar un resultado negativo + dos n&meros negativos sumados no pueden dar positivo.


uma de ms de dos n&meros: En muc'as mquinas digitales# la suma de varios n&meros se reali"a sumando
dos de ellos + el resultado con otro + as sucesivamente. Este proceso suele estar controlado por un sistema
programa!le.






























(UAH*2
2EZ9A2*
2EZ9A2* A0(U(LAH*2
41
Circuito ecuenciale-


Vasta el momento# en todo el anlisis + el dise)o de circuitos l-gicos com!inacionales que se 'an reali"ado#
cuando se introducen a la entrada de estos circuitos unos valores l-gicos# se o!tiene un valor de salida que
depende e,clusivamente del valor de las varia!les de entrada que se 'an introducido en ese momento. Este
valor de salida adems# no tiene en cuenta las situaciones o estados por los que 'a pasado la salida o alg&n
punto del circuito com!inacional.
Es decir los circuitos cobinacionales no son capaces de eori,ar situaciones o estados por los -ue >a
pasado el circuito$ para posteriorente toar una decisi*n cuando cabie alguna de estas situaciones! Los
circuitos capaces de reali"ar esta funci-n reci!en el nom!re de circuitos secuenciales.
$ara que esto sea posi!le# son necesarios elementos capaces de almacenar informaci-n o de memori"arla. (n
elemento de memoria en un sistema digital es un dispositivo capa" de almacenar informaci-n !inaria.
$or tanto# cualquier elemento o sistema que pueda adoptar dos estados esta!les diferentes# nivel alto (1) +
nivel !a%o (6)# podr reali"ar dic'a funci-n. Aodos los dispositivos que se comportan de esa manera se
denominan !iesta!les.
Los !iesta!les# que tam!in reci!en el
nom!re de .lip(.lop o !sculas#
disponen de dos estados esta!les + pasan
de uno a otro al aplicarles una o varias
entradas de disparo# permaneciendo las
salidas en un estado esta!le 'asta que se
cumpla la condici-n de la se)al o
se)ales de disparo que lo 'agan cam!iar
de nuevo de estado.
La forma de reali"ar este tipo de
circuitos es mu+ variada# si !ien# en esta
unidad# centraremos en aquellos que se
pueden 'acer con puertas l-gicas# para
luego introducimos en elementos
integrados comerciales.
eguidamente anali"aremos la forma de
transformar un tipo de !iesta!le en otro

Etudio del circuito 3ieta3le R-S con )uerta NOR-























: E1
4;
En la figura se puede apreciar que el circuito est compuesto por dos puertas l-gicas tipo @*2 de dos
entradasB en la primera de ellas 'a+ una entrada para una se)al e,terna R (Reset o puesta a cero) + una
realimentaci-n de la se)al de salida =
&
mientras que la segunda puerta depende de la entrada e,terna + (+et o
puesta a uno) + la salida =
'
.
Podemos resumir el funcionamiento del circuito diciendo que, cuando se varan las seales de entrada:

! + : 6 + R : 6: el !iesta!le no cam!ia de estado + =
(t/')
: =
(t)
!
! + : 1 + R : 6: el !iesta!le pone su salida a nivel alto (+et : puesta a l)# =
(t/')
: 1.
! + : 6 + R : 1: el !iesta!le pone su salida a nivel !a%o (Reset : puesta a 6)# =
(t/')
06.
. + 0 1 + R : 1: el !iesta!le pone sus salidas =
(t/')
0 =
(t/')
: 6B esta condici-n est pro'i!ida.

La pro'i!ici-n se de!e a dos inconvenientes: el primero es que# si se ponen las dos entradas a nivel alto# las
dos salidas del !iesta!le se encuentran a nivel !a%o# + se de%a de cumplir la condici-n de que una salida sea
complementaria de la otra =
(t)
0 =
(t)!
El segundo inconveniente# es la indeterminaci-n de la salida cuando se
aplica seguidamente a las entradas los valores R : 6 + + : 6# +a que el valor que tomen las salidas depender
de la velocidad de respuesta de las puertas.

i se 'ace una representaci-n en el tiempo de
la variaci-n de las se)ales de salida en
funci-n de las variaciones de las se)ales de
entrada del !iesta!le# se o!tiene un
cronograma como el de la figura# en el que se
aprecia La evoluci-n de Las salidas =
)
+ =
!

en funci-n de las varia!les R + +!






Bieta3le R &S con )uerta NAND-

EL circuito de la figura es un !iesta!le o flip(flop tipo R(+$ pero se diferencia del reali"ado con puertas @*2
en que las entradas son activas a nivel !a%o (es decir# 'a+ que cam!iar en las entradas los unos por ceros +
viceversa).
La puesta a cero (Reset) se efect&a poniendo la entrada : 1 + 2: 6# mientras que La puesta a uno (+et) se
'ace con la com!inaci-n : 6 + 2 : 1. El !iesta!le permanece en el estado anterior siempre que las entradas
2 : 1 + : 1# [ el estado pro'i!ido se produce cuando ponemos R : 6 + + 0 A# +a quela indeterminaci-n se
da cuando posteriormente se introduce 2: 1 + :1# cu+o resultado depende de la velocidad de las puertas.




















44

Bieta3le R-S con )uerta l;1ica incronizado )or nivel-

Los !iesta!les estudiados 'asta el momento reci!en el nom!re de latc> o ceno%os +# por su forma de
actuaci-n# son de tipo asncrono# +a que las entradas act&an directamente en todo momento +# por tanto#
cualquier cam!io que se produ"ca en ellas se refle%a automticamente en las salidas.
Es mu+ difcil introducir las se)ales de entrada de los !iesta!les en un mismo instante de tiempo# +a que es
prcticamente imposi!le que dos se)ales elctricas lleguen simultneamente a las entradas de los !iesta!les.
$ara solucionar este pro!lema# se utili"a una se)al de sincronismo# que provoca que las salidas cam!ien una
ve" que las se)ales de entrada son esta!les# + se 'ace presente dic'a se)al de sincronismo o de disparo.

















El circuito est constituido por un !iesta!le R(+ asncrono# al que se le 'an colocado dos puertas A@H a la
entrada. u funcionamiento es el siguiente: mientras la se)al de sincronismo o relo% )LE permanece a nivel
!a%o# el valor de las entradas no produce ning&n efecto so!re las salidas. Esta se)al# a nivel alto# se convierte
en una llave que permite el paso de la informaci-n.
















0omo puede apreciarse en el cronograma si la entrada +01 + la R:6 +# adems# la se)al de sincronismo
)LE01# la salida del !iesta!le =(t/'): 1# +a que a las salidas de cada una de las puertas A@H aparece el
valor correspondiente a la entrada + + R$ lo que 'ace evolucionar al !iesta!le de acuerdo con la ta!la que
'emos estudiado anteriormente# es decir# con + :1 + R:6 'ace que la salida =(/'t):1.0uando la entrada +:6
+ la R:1 +# adems# )LE:1# la salida =(t/') evoluciona a nivel !a%o. $or el contrario# mientras la se)al de
entrada )LE: 6# la salida =(t/') permanece en el estado anterior# indistintamente del estado de las se)ales de
entrada R + +! Esto se produce porque a la salida de las puertas A@H 'a!r un nivel !a%o +# cuando un
!iesta!le R(+ tiene las entradas R:6 + +:6# la salida =(t/')0A es decir# permanece en el estado anterior.




4>


Bieta3le con )uerta l;1ica incronizado )or flanco-

En los !iesta!les activados por niveles se refle%an a la salida los cam!ios producidos en las entradas mientras
est activa la se)al de relo% (0LI). Esta forma de funcionamiento puede dar pro!lemas cuando la
conmutaci-n en las se)ales de entrada se reali"a con una frecuencia elevada. 2educir el tiempo de duraci-n
del nivel activo no es una soluci-n suficiente# +a que ste de!e ser lo suficientemente largo como para
permitir la conmutaci-n de los dispositivos ms lentos que forman parte del sistema. Los flip1flops o
!iesta!les integrados adoptan como soluci-n la conmutaci-n por flanco# que consiste en efectuar los cam!ios
en la se)al de salida en funci-n de los valores presentes en las entradas %usto en el momento del cam!io de
estado de la se)al de relo%# esto es: en el flanco de su!ida (cam!io de cero a uno en 0LI) o en el flanco de
!a%ada (cam!io de uno a cero en 0LI).


Bieta3le J-K incronizado )or flanco Master-Slave

Este tipo de !iesta!le se o!tiene conectando en cascada dos !iesta!les# uno sincroni"ado por nivel alto + otro
por nivel !a%o. La primera !scula R(+ (Faster) almacena la informaci-n presente en las entradas R(+ durante
el tiempo de su!ida de la se)al de relo% ()LE) y mientras sta se encuentra a nivel alto. i la se)al )LE: 1# se
in'i!e el !iesta!le R(+ +lave$ de!ido al inversor que 'a+ a la salida de la se)al de relo% que 'ace que las
salidas de las puertas que atacan al !iesta!le R(+ +lave sean cero. Hurante el flanco descendente# la
informaci-n que se encuentra presente en el !iesta!le Faster se transmite al !iesta!le +laveG por tanto# sta
aparecer en las salidas =(t) + =(t)!


































4=
Estos !iesta!les suelen disponer adems de otras entradas denominadas generalmente )LR + 9R -ue son
se)ales asncronas# lo que quiere decir que no dependen de la se)al de relo%B adems# estas entradas
prevalecen frente a las entradas sncronas.
0omo puede apreciarse# cuando la entrada )LR ()lear) se pone a nivel !a%o# estando 9R a nivel alto#
independientemente del valor de las entradas \ + E$ las salidas toman los valores =(t)0A +# por tanto# =
(t)
:1.
0uando la entrada que se pone a nivel !a%o es la entrada 9reset (9R)$ quedando )LR a nivel alto# las salidas
de las !sculas# independientemente de la se)al de sincronismo# pasan a tomar el valor =(t)0'# lo que fuer"a a
que# =
(t)
:6.
i se ponen simultneamente las entradas asncronas )LR + 9R a nivel !a%o# las salidas =
(t)
+ =
(t)
se ponen
las dos a nivel alto# independientemente del valor del resto de las entradas.




















Hependiendo del momento en que se produ"ca el cam!io en la se)al de salida podemos distinguir tres tipos de
!iesta!les.

Fiesta!les asncronos: Las entradas act&an directamente en todo momento +# por tanto# cualquier cam!io que
se produ"ca en ellas se refle%a automticamente en las salidas.

Fiesta!les ncronos activados por niveles: e refle%an a la salida los cam!ios producidos en las entradas
mientras est activa la se)al de relo% (0LI). $or tanto dispondrn de una entrada adicional llamada entrada de
relo% o de sincronismo.

Fiesta!les ncronos activados por flancos: 0onsiste en efectuar los cam!ios en la se)al de salida en funci-n
de los valores presentes en las entradas %usto en el momento del cam!io de estado de la se)al de relo%# esto es:
en el flanco de su!ida (cam!io de cero a uno en 0LI) o en el flanco de !a%ada (cam!io de uno a cero en
0LI).

Hependiendo de la l-gica de funcionamiento respecto a las se)ales de entrada podemos distinguir los
siguientes tipos de !iesta!les: 21 # \1I # A # H.
continuaci-n se presenta un resumen de los distintos tipos de !iesta!les sncronos disparados por flanco# con
su ta!la de verdad# ta!la de e,citaci-n + sm!olo l-gico. Aener en cuenta que las transiciones se producen
coincidiendo con un flanco de la se)al de relo%# en estos casos en el flanco de !a%ada.









43
Fiesta!le 21 sncrono activo en los flancos de !a%ada:

Las entradas $2 + 0L son para poner la salida a .1/ + a .6/
respectivamente# pero son asncronas# es decir que actuarn en el
momento de ser activadas sin esperar por la se)al de relo%





Fiesta!le \1I sncrono activo en los flancos de !a%ada:

Las entradas $2 + 0L son para poner la salida a .1/ + a .6/
respectivamente# pero son asncronas# es decir que actuarn en el
momento de ser activadas sin esperar por la se)al de relo%




Fiesta!le A sncrono activo en los flancos de !a%ada:

Las entradas $2 + 0L son para poner la salida a .1/ + a .6/
respectivamente# pero son asncronas# es decir que actuarn en el
momento de ser activadas sin esperar por la se)al de relo%



Fiesta!le H sncrono activo en los flancos de !a%ada:

Las entradas $2 + 0L son para poner la salida a .1/ + a .6/
respectivamente# pero son asncronas# es decir que actuarn en el
momento de ser activadas sin esperar por la se)al de relo%






Hiagramas de cone,ionado de algunos !iesta!les comerciales.




















2

E
E
0LI
0L
$2
0LI 2 E
t?1
l 6 6 E
t
l 6 1 1
l 1 6 6
l 1 1 @H
6<1 , , E
t

\
I
E
E
0LI
0L
$2
0LI I \ E
t?1
l 6 6 E
t
l 6 1 1
l 1 6 6
l 1 1 E
t
6<1 , , E
t

0LI A E
t?1
l 6 E
t
l 1 E
t

6<1 , E
t

A
E
E
0LI
0L
$2
H
E
E
0LI
0L
$2
0LI A E
t?1
l 6 6

l 1 1
6<1 , E
t

K>K>
K>11;
4K
Tranformaci;n de un ti)o de 3ieta3le en otro-

El procedimiento consiste en construir un circuito com!inacional a la entrada del !iesta!le 21 seg&n el
diagrama de !loques de la figura.
Este circuito com!inacional tiene como entradas las propias del !iesta!le que se quiere o!tener# en este caso
\1I# + adems las salidas del !iesta!le del que partimos E
(t)
# en este caso 21B es decir# el circuito de entrada
depende de las entradas del nuevo !iesta!le \1I + el estado interno en el que se encuentra el !iesta!le 21
antes de evolucionar al nuevo estado E
(t?1)
.










Escri!iendo las ta!las de e,citaci-n de los !iesta!les \1I + 21# como se muestra en la ta!la + considerando
esta ta!la como una ta!la de verdad de las funciones 2 + # en funci-n de las varia!les de entrada \1I + E
(t)

(cuidado# E
t
+ no E
t?1
)# podemos dise)ar el circuito de entrada utili"ando el mtodo de los mapas de
Iarnaug'.
















0ircuito anti re!ote con !iesta!le 21 tipo @A@H:

eg&n el estado actual del circuito de la figura # con el conmutador
en la posici-n A# estaremos aplicando :6 + 2:1 + por tanto las
salidas sern E:1 + E:6. 0uando se acciona el conmutador + se
separa del contacto A$ sin llegar a tocar el contacto F# no 'a!r
ning&n cam!io en las salidas de las puertas +a que las dos entradas
del !iesta!le quedan a nivel alto (condici-n de no cam!io en este
tipo de !iesta!le). 0uando el conmutador c'oca por primera ve"
con el contacto F# estaremos aplicando :1 + 2:6 + por tanto las
salidas !ascularn a E:6 + E:1. 0uando el conmutador re!ota
despus del c'oque con F# sin llegar a A# se pasa de la situaci-n
:2:1 a la situaci-n :1 + 2:6# lo que no provoca cam!ios en las
salidas. He esta manera se consigue en la salida E una transici-n
limpia de 1 a 6 al accionar el conmutador de la manera indicada# a
pesar de los posi!les re!otes mecnicos del conmutador.
2eali"ar el mismo ra"onamiento al accionar de nuevo el
conmutador 'acindolo pasar de la posici-n F a la A.


\ I E
t
2 E
t?1
6 6 6 W 6 6
6 6 1 6 W 1
6 1 6 W 6 6
6 1 1 1 6 6
1 6 6 6 1 1
1 6 1 6 W 1
1 1 6 6 1 1
1 1 1 1 6 6

2
47
E%ercicios:

1^).1 0ompleta el cronograma de la Xigura# indicando el valor que toma la salida =.












;^).1 i a un !ieta!le \1I asncrono le introducimos las se)ales del cronograma de la figura# D0ules sern sus
salidasG













3).- Usando el procedimiento de transformacin estudiado, otener a partir de un iestale J-K los iestales
R(+$ < + T!









!).- "ado un iestale #en$rico con entradas X-Y del que se conoce su crono#rama de
funcionamiento, representado en la fi#ura# implementar dic%o iestale a partir de un iestale H(E!













&).- Hise)ar un circuito anti re!otes como el del e%ercicio anterior pero !asado en un !iesta!le 21 asncrono
con puertas @*2.

4O
2EZ9A2*:

Los registros son !loques funcionales destinados a almacenar o registrar informaci-n !inaria durante un
cierto tiempo# generalmente dentro de un proceso glo!al de tratamiento de dic'a informaci-n. $or tanto# as
como un !iesta!le puede almacenar un !it# un con%unto de In !iesta!les constitu+e un registro de In !its.
(n registro es# por tanto# un circuito de memoria temporal que es capa" de almacenar un &nico dato de In
!its# siendo In el n&mero de !iesta!les que utili"a el registro + su capacidad m,ima.
e puede 'acer una clasificaci-n de los registros en funci-n de la capacidad o no de reali"ar internamente el
despla"amiento de la informaci-n almacenada en:

T 2egistros de almacenamiento.
T 2egistros de despla"amiento (s>iftregisters)!

Los registros de almacenamiento estn formados por un con%unto de !iesta!les (normalmente tipo H) aislados
entre s# con una se)al de relo% com&n a todos ellos# de forma que en todos se cargan los datos presentes en
sus entradas simultneamente siendo accesi!les en cada momento sus entradas + salidas. i los registros de
almacenamiento se activan por nivel# tam!in reci!en el nom!re de latc> (cerro%o).

(n registro de despla"amiento consta esencialmente de una cadena de !iesta!les conectados en cascada# de
forma que la salida de uno es la entrada del siguiente. $ara convertir el circuito en sncrono# se conecta una
se)al de relo% a todos los !iesta!les# para que todos los !iesta!les transfieran al mismo tiempo su contenido.
e puede utili"ar para la implementaci-n de estos registros cualquiera de los !iesta!les que se 'an estudiado#
pero normalmente se# utili"arn !iesta!les del tipo \1I# 21 + H# que# adems# pueden disponer de entradas
asncronas de $reset +<o 0lear.

Las formas en que se 'ace llegar la informaci-n al registro# + de c-mo se e,trae posteriormente del mismo#
da lugar a distintos tipos de registros. Los datos transferi!les al registro pueden serlo en forma serie o paralelo
+ la misma situaci-n puede darse cuando queramos transferir la informaci-n de un registro al e,terior. En el
formato serie# se dispondr de una sola lnea + los !its irn apareciendo uno tras otro# en sincronismo con una
se)al de relo%. En el formato paralelo# 'a!r tantos conductores como !its tiene la se)al !inaria a registrar (!us
de conductores).



0lasificaci-n de registros por la forma de reci!ir + transmitir la informaci-n:
























>6
2egistro con entrada paralelo + salida paralelo.


















2egistro con entrada serie + salida paralelo.




2egistro con entrada serie o paralelo + salida serie.




















>1
2egistro con entrada serie o paralelo + salida serie.
















2egistro universal.


El esquema de la figura representa un registro universal con posi!lidad de entradas + salidas serie o paralelo#
cu+o funcionamiento es el siguiente:

Entradas A F 0 H Entradas de datos en paralelo
alidas E
A
E
F
E
0
E
H
alidas de datos en paralelo (E
H
es tam!in salida serie)
U Entrada de Uodo




Entradas 0$1 + 0$; Entradas de relo%




























1
;
2

E
E
0L
1 ;
A
EA
2

E
E
0L
1 ;
F
EF
2

E
E
0L
1 ;
0
E0
2

E
E
0L
1 ;
H
EH
1 $aralelo
6 erie
Entrada
erie
2elo%
$aralelo
2erlo%
erie
E@A2AHA $A2ALEL*
AL9HA $A2ALEL*
alida
erie
A F 0 H
EA EF E0 EH
0$;
0$1
Hs
U
; 4 > =
14 1; 11 16
7
O
1
3
K>O=
U:6 Hespla"amiento a derec'a 2elo% 1 (0$1) H

entrada serie
U:1 0arga paralelo 2elo% ; (0$;)

>;


E%ercicio prctico:

imular el circuito de la figura + compro!ar el cronograma.































Hise)ar un registro como el del e%ercicio anterior pero con !iesta!les tipo H.

Uodificar el circuito del e%ercicio anterior para que su salida inicial despus de conectar la
alimentaci-n sea _1166`. Hespus el despla"amiento de!e ser cclico.



















>4
0*@AAH*2E F9@A29*.

Los circuitos contadores son circuitos secuenciales compuestos fundamentalmente por !iesta!les que# en su
diagrama funcional# tienen una entrada de cuenta de impulsos# tam!in llamada entrada de relo% (CLK) o de
sincronismo# + un n&mero de salidas n que representan# en un c-digo !inario + en cada momento# el n&mero
de impulsos que le llegan a la entrada de relo%. $or otra parte# los circuitos divisores de frecuencia son
circuitos que poseen una entrada por la que llega un tren de impulsos a una frecuencia determinada '
disponen de una salida por la que se o!tiene una frecuencia de valor n veces menor. $or tanto# si se 'an
utili"ado !iesta!les Master-Slave por flancos de !a%ada para su reali"aci-n# por cada n flancos de !a%ada de
la se)al de entrada se o!tiene un flanco de !a%ada de la se)al de salida.
Es normal clasificar los contadores por el modo o sentido en que reali"an la cuenta en los siguientes tipos:
1 0ontadores ascendentes (up)2 cuando reali"an la cuenta en sentido ascendente: 6# 1# ;# 4...
1 0ontadores descendentes o descontadores (doJn)2 cuentan en sentido descendente o inverso:...# ># 4#
;# 1#6.
1 0ontadores reversi!les (up(doJn)2 la cuenta se reali"a en sentido ascendente o descendente. El
sentido de cuenta se selecciona a travs de una se)al de control.
$or el modo de reci!ir la se)al de relo% ()LE)$ los !iesta!les que forman el contador se pueden clasificar en:
1 0ontadores asncronos: son aquellos en los que los !iesta!les no cam!ian de estado
simultneamente. En ellos# generalmente# los impulsos a contar no act&an directamente en la entrada
de relo% de todos los !iesta!les de forma simultnea# sino s-lo so!re uno de ellos. En los dems
!iesta!les# la entrada de relo% est controlada por la salida del !iesta!le que le precede.
1 0ontadores ncronos: son aquellos en los que todos los estados internos de los !iesta!les cam!ian al
mismo tiempoB es decir# los impulsos a contar se encuentran aplicados simultneamente en las
entradas de relo% de todos los !iesta!les que forman el contador# por lo que todos ellos cam!iarn en
el mismo instante de tiempo.

Estudio de un circuito contador asncrono !inario natural implementado con cuatro !iesta!les J-K












0omo puede apreciarse# dispone de una entrada de cuenta# que corresponde a la se)al de relo% del primer
!iesta!le H(E + de n : > salidas: =
A
$ =
'
$=
&
y =
4
$ el n&mero m,imo de estados de cuenta de un contador es
m:&
n
! En el caso del contador que nos ocupa# m : &
n
: ;
>
: 13B luego puede 'a!er 'asta 13 posi!les estados de
cuenta diferentes.













Ensa+o + e,perimentaci-n con un contador de dcadas asincrono comerdal# el K>O6.

0$
7
\
I
E
E
0LI
0L
$2
\
I
E
E
0LI
0L
$2
\
I
E
E
0LI
0L
$2
\
I
E
E
0LI
0L
$2
E6 E1 E; E4
8cc
8cc

>>
En la siguiente Xig se muestra el diagrama de cone,i-n del circuito contador K>O6 fa!ricado con tecnologa
AAL
12eali"ar una cone,i-n entre la entrada InputF (pin 1) + la salida EA(pin 1;).

10onectar RA(I)[ RA(&) a un pulsador + + a una resistencia
de 16 bJ# demanera que# cuando se active dic'o pulsador#
ponga un nivel alto en dic'as entradas# cuando est
desactivado estas entradas estn anivel !a%o. Hi!u%ar el
circuito descrito anteriormente + montarlo.

1(tili"ar diodos con sus respectivas resistencias para
visuali"ar las salidas =
A
$ =
K
$ =
)
+ E
H.

1Activar el pulsador + e indicar el valor que toman las
salidas =
A
$ =
K
$ =
)
+ E
H
.
(tili"ar un pulsador antirre!otes para introducir impulsos
por el terminal de cuenta Input A (pin 1>) de forma
controlada.

1Uedir + anotar los niveles l-gicos que van tomando las salidas del circuito para cada impulso de
entrada generado por el pulsador con circuito antirre!otes. Anotarlos resultados.

1i se desea visuali"ar los datos codificados en F0H con un displa+ de K segmentos# introducir las
salidas del contador a las entradas de un circuito visuali"ador como el que +a 'emos usado otras
veces.




UEU*29A.

En un sistema microprograma!le# la 0$( puede controlar los dispositivos de memoria de forma directa o a
travs de una unidad 9<*. Fasndonos en dic'o criterio# podemos clasificar las memorias en tres !loques:
principal$ cac>; + asa!

Uemoria principal. Est formada por unidades de memoria que se encuentran situadas en el interior
He los sistemas microprograma!les + son directamente regidas por la 0$(. En ellas se almacenan los
$rogramas de arranque# los datos de la pila de memoria# las ta!las de datos# los programas residentes +
el programa de usuario que se encuentra en e%ecuci-n. E,isten# seg&n su principio de funcionamiento# los
siguientes tipos:

Feorias de ncleo de ferrita! Uemorias# 'o+ en da en desuso# formadas por n&cleos toroidales de ferrita de
algunas dcimas de milmetro de dimetro# recorridos por tres 'ilos (dos de selecci-n + uno de lectura) .

Feorias integradas! on las &nicas empleadas actualmente. e clasifican en:

a) Feorias de lectura + escritura o eorias RAF! las siglas 2AU significan memoria de acceso
aleatorio (Rando Access Feory)! on memorias voltiles (pierden los datos al cortar la
alimentaci-n ) en las que se puede leer o escri!ir.

!) Feorias de s* lo lectura o eorias R@F! Las siglas 2*U significan Read @nly Feory! on
memorias no voltiles en las que s-lo se puede leer# +a que su proceso de gra!ado es ms comple%o +
se reali"a# normalmente# fuera del sistema.

Uemoria cac'. Est formada por unidades de memoria que poseen una velocidad de respuesta mu+ elevada.
Las memorias cac' se encuentran situadas en el interior del sistema microprograma!le + comunicadas
directamente con la 0$( (los microprocesadores $entium llevan parte de la cac' integrada en su propio
c'ip). u funci-n es almacenar datos que se utili"an mu+ a menudo# para no perder tiempo en traerlos
>=
repetidas veces desde la memoria principal o desde la memoria masa. Aodas las memorias cac' estn
constituidas por memorias integradas de tipo 2AU.

Uemorias masa. on las unidades de memoria de ms alta capacidad que e,isten + estn situadas en los
perifricos. u funci-n es almacenar grandes cantidades de datos# as como los programas de
usuario + el sistema operativo. Las ms importantes# 'o+ en da# son:
Uemorias en disco duro.
Uemorias en disquete.
Uemorias Xlas'.
Uemorias en disco -ptico: 0H12*U o H8H.
Uemorias en cinta.

Etructura " or1anizaci;n de un c#i) inte1rado de memoria

El c'ip de memoria ofrece un patilla%e similar al que se indica
en la Xigura. eguidamente descri!iremos los terminales que
aparecen de forma 'a!itual en toda memoria integrada# si !ien
e,isten tam!in terminales que s-lo estn disponi!les en
memorias $2*U + E$2*U# como son los de programaci-n#
o en las memorias H2AU los terminales de refresco.
1 $atillas de alimentaci-n. La evoluci-n de la
tecnologa 'a conseguido que sea suficiente una
&nica tensi-n de alimentaci-n del c'ip
('a!itualmente es de?=8). $orlo tanto# los terminales
de Vcc + LN< (ground $ masa) son imprescindi!les
en todas las pastillas. En las memorias U*;# estos
terminales se suelen denominar Vcc + Vss
respectivamente.

1 $atillas del !us de direcciones (entradas de
direcciones). Los terminales Aa...Am van a servir
para poder leer o escri!ir en cada una de las
posiciones de la memoria. Estos terminales son
unidireccionales + su cantidad est en relaci-n
directa con e n&mero de posiciones que contiene la
pastilla# de acuerdo con la e,presi-n:
@^ de posiciones : ;
@
de terminales de direcciones.
As# por e%emplo:
(na pastilla de ;6>7 posiciones de!er tener 11terminales:
(na pastilla de 3==43 posiciones tendr 13 terminales:

1 $atillas del !us de datos (entrada<salida de datos). Los terminales de datos son !idireccionalesB es
decir# en procesos de lectura se comportan como salidas# mientras que en procesos de escritura se
comportan como entradas. Adems# cuando la pastilla no es utili"ada ni para leer ni para escri!ir#
estos terminales de!ern 'allarse en estado de Lalta impedanciaM. Hentro de la pastilla# asociado a
cada terminal# de!er e,istir un buffer bidirecdonal triestado! El n&mero de terminales de datos est
directamente relacionado con la organi"aci-n interna de la pastilla. En efecto# cada posici-n de
memoria puede contener uno o varios !its independientes entre s# pero compartiendo la misma
direcci-n.
Las organi"aciones tpicas de las pastillas son de 1# ># 7 + 13 !its. 0ada !it es almacenado en una
clula elemental# por lo que el n&mero total de clulas ser:
@^ de clulas :@^ de posiciones , @^ de !its por pala!ra
$or e%emplo# una memoria de ;6>7 posiciones de 7 !its (; I, 7 !its) tendr:
;6>7 . 7 : 1347> clulas

1 $atilla de selecci-n lectura<escritura. En memorias 2AU es necesario que la pastilla reci!a
informaci-n del e,terior# so!re la operaci-n que de!e reali"ar (lectura o escritura) en una posici-n.
Ello se reali"a a travs de la lnea RMN OR : Read (Lectura)B N: Nrite (Escritura)m# poniendo en esta
>3
lnea un nivel cero (6) o uno (1) para indicar el tipo de operaci-n. Zeneralmente# el cero (6) indica
escritura# mientras que el uno (1) indica lectura# lo que 'ace que muc'os fa!ricantes denominen a
este terminal como RMNG otros# por el contrario# s-lo lo denominan N!

1 $atilla de selecci-n de pastilla ()+: )>ip+elect o ??: )>ip?nable)! Xundamentalmente este
terminal va a actuar so!re los buffers de los terminales de datos. Uientras no se active desde el
e,terior el terminal e$ estos buffers permanecen en alta impedancia# + resulta imposi!le toda
operaci-n# +a sea de lectura# +a sea de escritura. Algunas pastillas tienen ms de una lnea de
selecci-n que estn relacionadas entre s mediante una funci-n l-gica. Este sistema se emplea para
simplificar los circuitos que# partiendo del !us de direcciones del microprocesador# sirven para que
ste go!ierne todas las pastillas del sistema microprograma!le.

Or1anizaci;n interna$
0uando se dise)a una memoria integrada# se !usca siempre que ocupe la menor superficie posi!le en la o!lea
de silicio so!re la que se fa!rica. La organi"aci-n interna de una memoria que consigue
minimi"ar al m,imo su tama)o es la estructura atricial$ +a que permite reducir los circuitos adicionales de
selecci-n + lectura<escritura de cada celda de alacenaiento de un !it.
En la prctica# las celdas de la matri" se encuentran organi"adas por pala!rasB luego# si se dice que una
memoria est organi"ada en 16;> , 7# en realidad se est indicando que consta de:

16;> . 7 : 16;> pala!ras de 7 !its cada una

+# por lo tanto: 16;> . 7 : 71O; clulas de 1 !it.

*rgani"aci-n : @^ de pala!ras , @^ de !its por pala!ra


































>K
9@A2*H(009Y@ A LA ELE0A2Y@90A U902*$2*Z2AUAHA U902*$2*0EAH*2E

El esquema de la figura representa la arquitectura interna de un microprocesador convencional de 7 !its.























(nidad de control: Es el !loque ms comple%o e importante de los que componen el microprocesador. us
funciones ms relevantes son:
1 Hecodificar la instrucci-n.
1 Zenerar la secuencia de microinstrucciones + microordenes que darn lugar a la e%ecuci-n de la
instrucci-n.
1 Zestionar todas las operaciones del !us de control.

(nidad aritmticol-gica: Es la unidad encargada de reali"ar la operaciones Aritmticas (umas + restas) +
L-gicas (uma + producto l-gicos# despla"amientos etc.)

Acumulador: Es el registro ms importantes del microprocesador + suele contener uno de los operandos con
que operar la AL( + en l se almacenar el resultado de la operaci-n.

2egistro de instrucci-n: En este registro se almacena el c*digo de operaci*n de la siguiente instrucci-n que se
e%ecutar. El c*digo de operaci*n es la parte de la instrucci-n que contiene la informaci-n codificada de la
operaci-n u operaciones que de!en reali"arse para la e%ecuci-n de la instrucci-n. La otra parte que puede
tener una instrucci-n es el campo de datos donde estar contenida de alguna manera alguno de los datos
implicados en la instrucci-n.

2egistro de estado o de flags: 0ada uno de sus !its son indicadores o !anderas que informan de las resultados
o!tenidos de la &ltima operaci-n reali"ada.

0ontador de programa: Es un registro de 13 !its donde estar almacenada la pr-,ima direcci-n de memoria a
la que acceder el microprocesador. La unidad de control se encargar de cargar un valor o de ir
incrementando el contenido de este contador de manera que siempre apunte a la siguiente instrucci-n que se
e%ecutar.

2egistro de direcciones: Aiene como misi-n almacenar temporalmente las direcciones generadas por el
contador de programa + adecuar el nivel de las se)ales para ser usadas en el !us de direcciones e,terno.

2egistro de datos: Aiene como misi-n almacenar temporalmente los datos que reci!e + que enva el
microprocesador + adecuar el nivel de las se)ales para ser usadas en el !us de direcciones e,terno.
Funcionamiento del micro)roceador$
0ontador de
programa
$untero de
pila
2egistro
ndice
2egistros
au,iliares
2egistro de
direcciones
2
e
g
i
s
t
r
o

d
e

i
n
s
t
r
u
c
c
i
o
n
e
s

H
e
c
o
d
i
f
i
c
a
d
o
r

i
n
s
t
r
u
c
c
i
o
n
e
s


(@9HAH HE
0*@A2*L
(AL
Acumulador
2egistro de
estado
2egistro de
datos
Fus de direcciones
A1=.........A6
Fus de datos
AK.........A6
Fus de control
interno
2elo%
2EEA @U9 92E 2<g
Fus de control
e,terno
Fus interno
>7

0uando un microprocesador se encuentra tra!a%ando# reali"a siempre una serie de tareas repetitivas
que denominaremos ciclos. Los ciclos de tra!a%o de un microprocesador son:

Ciclo m'=uina: Es la tarea !sica del microprocesador + consta de una serie de pasos rutinarios#
que se repetirn una + otra ve"# organi"ados en dos fases:

Fae de 3<=ueda: En esta fase el microprocesador !usca en la memoria lo que considerar
una instrucci-n o un dato + lo carga en el registro correspondiente.

Fae de e(ecuci;n: La unidad de control genera una serie de microordenes# internas +<o
e,ternas a la 0$(# que darn como resultado la e%ecuci-n de la instrucci-n. El n&mero +
secuencia de estas microordenes depende del c-digo de operaci-n de la instrucci-n presente
en el registro de instrucci-n# que ser decodificado por el decodificador de instrucci-n +
posteriormente e%ecutado por la unidad de control.

Ciclo de intrucci;n: Uuc'as veces son necesarios varios ciclos mquina para e%ecutar por
completo una instrucci-n. e denomina ciclo de instrucci-n al n&mero de ciclos mquina
necesarios para e%ecutar por completo una instrucci-n.

El microprocesador est integrado en un solo c'ip cu+as patillas sacan al e,terior las lneas de sus
!uses de direcci-n# datos + control# para permitir conectarlo con las memorias + los dispositivos de entrada +
salida# configurando as un microcomputador compuesto por varios circuitos integrados dependiendo de la
aplicaci-n a que se va+a a destinar. $or eso se dice que un microprocesador es un sistema a!ierto.
El programa estar almacenado en una parte de la memoria + en otra parte de la misma se
almacenarn los datos. La primera acci-n que llevar a ca!o el microprocesador ser una fase de !&squeda de
la primera instrucci-n a reali"ar# que de!er ser la primera del programa que de!a e%ecutar.

E=uema de 3lo=ue de un itema micro)ro1rama3le

La estructura !sica de cualquier sistema microprograma!le es la que
muestra el esquema de !loques de la figura. En este esquema se
distinguen los siguientes !loques:

2elo%.Es un generador de impulsos digitales en forma de onda
cuadrada. 0u+a frecuencia define la velocidad de tra!a%o del sistema.

(nidad central de proceso (0$(). Es el centro de interpretaci-n +
e%ecuci-n del sistema. Esta unidad partiendo de la se)ales digitales
producidas por el !loque de relo% genera todas las se)ales digitales de
go!ierno del sistema en funci-n de las -rdenes enviadas por un
programa. Es el verdadero cere!ro del sistema microprograma!le. u
estructura interna es comple%aB se reali"a con microprocesadores
nom!re que reci!e un tipo de 0$( estandari"ado + mu+ verstil#
integrado en un peque)o c'ip. Los microprocesadores son capaces de
formar sistemas de ma+or o menor capacidad de tra!a%o. Aanto en el
campo informtico como en el de la automati"aci-n industrial o
domstica.

Uemoria interna. Es el dispositivo que se encarga del almacenamiento de datos + programas. Ara!a%a
directamente con La 0$( + no de!e confundirse con las unidades de eoria asa que poseen algunos
sistemas microprograma!les las cuales constitu+en un tipo de perifrico del sistema.

(nidad de entrada<salida (9nterfa"). Es el circuito que controla la comunicaci-n entre el interior + el e,terior
del sistema. irve para adaptarlos c-digos !inarios detra!a%o de la 0$( con los de los perifricos o
>O
dispositivos de control e,terno# as como para adaptar las diferentes velocidades de tra!a%o entre el interior +
el e,terior.

$erifricos + sistemas de control e,terno. 0onstitu+en un amplio grupo de dispositivos# circuitos + mquinas
que# controlados por el sistema# reali"an un tra!a%o e,terior. 0om&nmente se denomina perifricos a los
dispositivos que sirven para comunicar al sistema microprograma!le con el usuarioB se denominan sistemas
de control e,ternos a los circuitos empleados en automati"aci-n + que sirven tanto para controlar receptores o
mquinas como para enviar informaci-n del receptor o mquina al sistema microprograma!le.