Está en la página 1de 10

Universidad Nacional Autnoma de Mxico

Facultad de Ingeniera

Laboratorio de Dispositivos de entrada y
salida
Grupo de Teoria:











Introduccin:
La memoria es el dispositivo que retiene, memoriza o almacena datos informticos
durante algn intervalo de tiempo. a estas memorias se accede ya se por acceso
aleatorio, el cual se refiere a una forma de acceso a una memoria, as el acceso
aleatorio es la habilidad para acceder a un elemento arbitrario de una secuencia
de datos en tiempos iguales.
Tenemos las memorias RAM son las siglas de random access memory, un tipo de
memoria de ordenador a la que se puede acceder aleatoriamente; es decir, se
puede acceder a cualquier byte de memoria sin acceder a los bytes precedentes.
Hay dos tipos bsicos de memoria RAM
RAM dinmica (DRAM)
RAM esttica (SRAM)
Los dos tipos de memoria RAM se diferencian en la tecnologa que utilizan para
guardar los datos, la memoria RAM dinmica es la ms comn. La memoria RAM
dinmica necesita actualizarse miles de veces por segundo, mientras que la
memoria RAM esttica no necesita actualizarse, por lo que es ms rpida, aunque
tambin ms cara. Ambos tipos de memoria RAM son voltiles, es decir, que
pierden su contenido cuando se apaga el equipo.
Por otra parte la memoria ROM es memoria no voltil: Los programas
almacenados en ROM no se pierden al apagar el ordenador, sino que se
mantienen impresos en los chips ROM durante toda su existencia adems la
memoria ROM es, como su nombre indica, memoria de solo lectura; es decir los
programas almacenados en los chips ROM son inmodificables. El usuario puede
leer ( y ejecutar ) los programas de la memoria ROM, pero nunca puede escribir
en la memoria ROM otros programas de los ya existentes.
La memoria ROM es ideal para almacenar las rutinas bsicas a nivel de hardware,
por ejemplo, el programa de inicializacin de arranque el ordenador y realiza el
chequeo de la memoria y los dispositivos.
La memoria ROM suele estar ya integrada en el ordenador y en varios perifricos
que se instalan ya en el ordenador. Por ejemplo, en la placa madre del ordenador
se encuentran los chips de la ROM BIOS, que es el conjunto de rutinas mas
importantes para comunicarse con los dispositivos. O, tambin, las tarjetas de
vdeo, las tarjetas controladoras de discos y las tarjetas de red tienen un chip de
ROM con rutinas especiales para gestionar dichos perifricos.

Las salidas de estas memorias pueden ser de diferentes tipos por ejemplo:
Configuraciones de Salida en las Compuertas TTL
Las compuertas TTL tienes tres tipos de configuraciones de salida:
1. Salida de Colector Abierto.
2. Salida de Poste Totmico.
3. Salida de Tres Estados.
Compuerta con Salida de Colector Abierto
La compuerta bsica TTL fue una modificacin DTL. La figura de la compuerta
citada se muestra en la figura 9.2.1.

Figura 9.2.1. Compuerta NAND TTL de colector abierto
La resistencia externa R
L
debe conectarse para que la salida hale hacia el nivel
alto, cuando el transistor Q
3
est en corte.
Si cualquiera de los niveles lgicos de entrada es cero, la juntura base-emisor
en Q
1
se polariza directamente. Por consiguiente, la tensin en la base Q
1
es igual
a:
0.2 V(Tensin de entrada) + 0.7(Vbe
Q1
) = Vb
Q1
= 0.9 V
El transistor Q
3
comienza a conducir cuando la suma de las cadas de tensin
de Vbc
Q1
, Vbe
Q2
y Vbe
Q3
sean superiores a 1.8 V. Como la tensin en Vb
Q1
es
0.9.V, el transistor Q
3
queda en estado de corte. Por lo tanto, s se conecta una
resistencia al colector, la tensin de salida ser un 1 lgico.
Si todos los niveles lgicos de entrada son 1, los transistores Q
2
y Q
3
se saturan
debido a que la tensin en la base de Q
1
es superior a la suma de las cadas de
tensin Vbc
Q1
, Vbe
Q2
y Vbe
Q3
. Entonces el estado de salida es igual a cero lgico
(0).
Compuerta con Salida de Tipo Totmico (Totem Pole)
Las compuertas se caracterizan por tener una impedancia de salida determinada.
Esta impedancia se compone de una resistencia ms una capacitancia. La
capacitancia se carga exponencialmente de bajo a alto segn la constante de
tiempo RC, cuando el transistor de salida pasa de bajo a alto. La diferencia entre
una compuerta de colector abierto y una de tipo totmico radica en el
transistor Q
4
y el diodo D
1.


Figura 9.2.2. Compuerta TTL de salida tipo totmico
La salida es baja cuando Q
2
y Q
3
se encuentran en saturacin como en la
compuerta de colector abierto. La ecuacin siguiente expresa el valor de la tensin
en el colector de Q
2
:
0.7(Vbe
Q3
) + 0.2 V(Vce
Q2
) = Vc
Q2
= 0.9 V
Como F = Vce
Q3
= 0.2 V, el transistor Q
4
est en corte por:
0.6 V(Vbe
Q4
) + 0.6 V(V
D1
) < 0.11 V(Vc
Q2
Vb
Q4
)
ya que Vc
Q2
= Vb
Q4
. Por lo tanto Q
4
est en corte. El diodo se coloca para
provocar una cada en el lazo y asegurar el corte de Q
4
con Q
3
saturado.
En una transicin de estado lgico 1 en la salida por causa de cambio en la
entrada a 0, los transistores Q
2
y Q
3
se cortan. En este caso, la salida se mantiene
un instante de tiempo baja debido a que el voltaje en el condensador no puede
cambiar instantneamente. En el momento que Q
2
entra en corte, Q
4
conduce por
el voltaje conectado a su base a travs de la resistencia de 1.6 KW. El
transistor Q
4
se satura momentneamente por la corriente exigida por el
condensador, incrementndose el voltaje de acuerdo a una constante de
tiempo RC. El proceso anterior es rpido por la baja resistencia equivalente
entre 130 KW, la resistencia de saturacin del transistor y la resistencia del diodo.
Por consiguiente, la transicin de un valor lgico bajo a uno alto es ms rpida. En
la medida de acumulacin de carga a la salida, el voltaje de salida la corriente por
el transistor Q
4
disminuye, por lo que ste pasa a la regin activa. Entonces, el
voltaje de salida es:
F = 5 - 0.6 V(Vbe
Q4) -
0.6 V(V
D1
) = 3.6 V
Compuerta con Salida de Tres Estados (Triestado)
Las compuertas de tres estados por su construccin se clasifican en TTL y CMOS.
La compuerta de tres estados se presenta en las compuertas de tipo totmico que
permiten la conexin alambrada de las salidas para formar un bus comn.
Las compuertas de tres estados tienen los siguientes estados de salida:
1. Un estado de bajo nivel (0).
2. Un estado de alto nivel (1).
3. un estado de alta impedancia o estado flotante (Z).
En la figura 9.2.3. se muestran los smbolos de las compuertas.

Figura 9.2.3. Compuertas de tres estados
La compuerta de tres estados funciona normalmente con la entrada B
1
en alto. La
compuerta inversora de tres estados se activa en su funcionamiento con la
entrada B
2
en bajo. Cuando la entrada C es baja, la salida es un circuito abierto
con con una impedancia alta, independiente del valor lgico en la entrada A
1
(Ver
figura Figura 9.2.3.a). En el estado Z no existe posibilidad de circulacin de
corriente en ningn sentido. En la tabla 9.2.1. se indican los valores de salida para
estas dos compuertas.
A
1
B
1
C
1
A
2
B
2
C
2

0 0 Z 0 0 0
1 0 Z 1 0 1
0 1 0 0 1 Z
1 1 1 1 1 Z
Tabla 9.2.1. Compuertas TTL de tres estados
Compuerta de Tres Estados TTL
El circuito en estado Z se basa en bloquear los dos transistores de la
salida Totem- Pole a la vez cuando se active la entrada de control. La figura 9.2.4.
muestra el inversor TTL 3-State. La entrada B
2
en alto, hace que el transistor T
5
se
corte; por lo tanto la corriente base colector de T
5
satura los transistores T
6
y T
7
. El
diodo D
6
conduce y esto produce que los transistores de salida del circuito se
corten, debido al potencial bajo en el emisor de T
1
y el colector de T
2
. La
conduccin de T
1
, bloquea a T
2
y T
4
no recibe corriente en la base, por lo que
entra a estado de corte. De otro lado, el colector del transistor T
2
queda a un
potencial muy prximo a masa, llevando a T
3
a corte

Figura 9.2.4. Circuito Inversor de tres estados TTL
Objetivo de la practica.
Comprender el concepto de acceso aleatorio y demostrar como los
decodificadores proporcionan a la memoria semiconductora esa capacidad
de acceso aleatorio.
Analizar las diferentes configuraciones de salida que puede presentar una
memoria.
Entender el funcionamiento de un circuito de bus comn.
.Desarrollo:
i) Alambrar el decodificador que diseo en el previo y verificar la
decodificacin llenando la siguiente tabla de verdad.

Diseo:




A2 A1 A0 S7 S6 S5 S4 S3 S2 S1 S0
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

ii) Alambrar dos decodificadores 2x4 (utilice el CI 74139) para obtener un
decodificador 3x8. A la salida conecte leds y resistencias para verificar
visualmente el comportamiento.


- Qu lgica (negativa o positiva) utiliza este decodificador? Explique.



iii) Armar los dos casos de bus comn que se muestran en la figura 2,
utilizando un CI 7401 que presenta salidas de colector abierto. Analice el
comportamiento, llene las tablas y explique al instructor lo que esta
sucediendo.



Figura 2. Principio de bus comn utilizando compuertas de colector abierto.

-Segn la lgica booleana que funcin representa este circuito alambrado (el 2do.
caso).










Conclusin:
Fuentes Garca Onasis Humberto
Con la realizacin de esta prctica logramos reforzar nuestro conocimiento acerca
del funcionamiento de algunas partes de la memoria , principalmente reforzamos
el uso de los decodificadores que anteriormente habamos utilizado en otras
materias, Por otra parte con la realizacin de esta practica reforzamos nuestro
conocimiento practico acerca de las Sali9da TTL, refirindonos al colector abierto
el cual entendimos que se necesita poner una resistencia a la salida y conectarla a
vcc para poder tener un voltaje a la salida, por otra parte la salida de tres estados
en la cual podemos conectar nuestras salidas a un bus comn creando as una
AND alambrada y finalmente el post totmico el cual comprendimos que no se
puede conectar a un mismo bus, para ello necesitaramos una compuerta para
lograrlo, es por esto que esta salida no se implementa en memorias.