UNIVERSIDAD TCNICA DE AMBATO

FACULTAD DE INGENIERA EN SISTEMAS, ELECTRNICA E INDUSTRIAL

Ttulo: Mquinas Secuenciales
Carrera: Electrnica y Comunicaciones
rea Acadmica: Fsica y Electrnica
Lnea de Investigacin: Sistemas Electrnicos

Diseo de mquinas secuenciales
Disear una mquina secuencial de Mealy con biestables tipo JK y D que cumple con
la siguiente tabla de funcionamiento.
Sa\En 0 1

Entrada Estado
A D/0 C/1

A 000
B B/1 A/0

B 010
C C/1 D/0

C 101
D A/0 B/1

D 111




1) Generamos el diagrama de estados
A B
D C
1/0
0/1
0/0
0/0
1/1
0/1
1/0
1/1

3) Determinamos el tipo de biestables
Para este caso utilizaremos biestables jk y d por lo que a continuacin se muestra las tablas de
excitacin correspondientes:
Tabla 1: Tabla de funcionamiento
del autmata
Tabla 2: Tabla de valores de los
estados

2) Determinamos el nmero de biestables


Q Q1 J K

Q Q1 D
0 0 0 X

0 0 0
0 1 1 X

0 1 1
1 0 X 1

1 0 0
1 1 X 0

1 1 1


4) Tabla de diseo
A B C E A B C S JA KA JB KB JC KC DA DB DC
0 0 0 0 1 1 1 0 1 X 1 X 1 X 1 1 1
0 0 0 1 1 0 1 1 1 X 0 X 1 X 1 0 1
0 0 1 0 X X X X X X X X X X X X X
0 0 1 1 X X X X X X X X X X X X X
0 1 0 0 0 1 0 1 0 X X 0 0 X 0 1 0
0 1 0 1 0 0 0 0 0 X X 1 0 X 0 0 0
0 1 1 0 X X X X X X X X X X X X X
0 1 1 1 X X X X X X X X X X X X X
1 0 0 0 X X X X X X X X X X X X X
1 0 0 1 X X X X X X X X X X X X X
1 0 1 0 1 0 1 1 X 0 0 X X 0 1 0 1
1 0 1 1 1 1 1 0 X 0 1 X X 0 1 1 1
1 1 0 0 X X X X X X X X X X X X X
1 1 0 1 X X X X X X X X X X X X X
1 1 1 0 0 0 0 0 X 1 X 1 X 1 0 0 0
1 1 1 1 0 1 0 1 X 1 X 0 X 1 0 1 0
Tabla 3: tabla de excitacin del
biestable JK
Tabla 4: tabla de excitacin del
biestable D
Tabla 5: tabla de diseo del autmata

5) Obtencin de las ecuaciones de estado
PARA BIESTABLE JK
AB/CE 00 01 11 10

AB/CE 00 01 11 10
00 1 0 X X

00 X X X X
01 1 0 X X

01 X X X X
11 X X X X

11 X X 1 0
10 X X X X

10 X X 1 0

AB/CE 00 01 11 10

AB/CE 00 01 11 10
00 1 X X X

00 X 0 X X
01 0 X X X

01 X 1 X X
11 X X X 1

11 X X 0 X
10 X X X 0

10 X X 1 X

AB/CE 00 01 11 10

AB/CE 00 01 11 10
00 1 0 X X

00 X X X X
01 1 0 X X

01 X X X X
11 X X X X

11 X X 1 0
10 X X X X

10 X X 1 0

PARA BIESTABLE D
AB/CE 00 01 11 10

AB/CE 00 01 11 10
00 1 0 X X

00 1 1 X X
01 1 0 X X

01 0 0 X X
11 X X 0 1

11 X X 1 1
10 X X 0 1

10 X X 0 0

AB/CE 00 01 11 10
00 1 0 X X
01 1 0 X X
11 X X 0 1
10 X X 0 1

SALIDA
AB/CE 00 01 11 10
00 0 1 X X
01 1 0 X X
11 X X 1 0
10 X X 0 1

1) Implementacin




Figura 1: Autmata de Mealy con flip-flops JK
Figura 2: Autmata de Mealy con flip-flops D

Disear una mquina secuencial de Moore con biestables tipo JK y D que cumple con
la siguiente tabla de funcionamiento.

Es\En 0 1

Estado Salida
A A B

A 1
B A C

B 0
C B A

C 0


1) Generamos el diagrama de estados
A/1 B/0
C/0
1
0
1
1
0


2) Determinamos el nmero de biestables

3) Determinamos el tipo de biestables
Para este caso utilizaremos biestables jk y d por lo que a continuacin se muestra las tablas de
exitacion correspondientes:

Q Q1 J K

Q Q1 D
0 0 0 X

0 0 0
0 1 1 X

0 1 1
1 0 X 1

1 0 0
1 1 X 0

1 1 1
Tabla 6: tabla de transicin
del autmata
Tabla 7: tabla de salida del
autmata
Tabla 8: tabla de excitacin
del flip-flop JK
Tabla 8: tabla de excitacin
del flip-flop D

4) Tabla de diseo
A B C X A B C S JA KA JB KB JC KC DA DB DC
0 0 0 0 1 1 0 0 1 X 1 X 0 X 1 1 0
0 0 0 1 1 0 1 0 1 X 0 X 1 X 1 0 1
0 0 1 0 X X X X X X X X X X X X X
0 0 1 1 X X X X X X X X X X X X X
0 1 0 0 X X X X X X X X X X X X X
0 1 0 1 X X X X X X X X X X X X X
0 1 1 0 X X X X X X X X X X X X X
0 1 1 1 X X X X X X X X X X X X X
1 0 0 0 X X X X X X X X X X X X X
1 0 0 1 X X X X X X X X X X X X X
1 0 1 0 0 0 0 0 X 1 0 X X 1 0 0 0
1 0 1 1 1 1 0 0 X 0 1 X X 1 1 1 0
1 1 0 0 1 1 0 1 X 0 X 0 0 X 1 1 0
1 1 0 1 0 0 0 1 X 1 X 1 0 X 0 0 0
1 1 1 0 X X X X X X X X X X X X X
1 1 1 1 X X X X X X X X X X X X X





UNIVERSIDAD TCNICA DE AMBATO
FACULTAD DE INGENIERA EN SISTEMAS, ELECTRNICA E INDUSTRIAL


5) Obtencin de las ecuaciones de estado
PARA BIESTABLE JK
AB/CE 00 01 11 10

AB/CE 00 01 11 10
00 1 X X X

00 X X 0 X
01 1 X X X

01 X X 1 X
11 X X X X

11 X X X 0
10 X X X X

10 X X X 1

AB/CE 00 01 11 10

AB/CE 00 01 11 10
00 1 X X X

00 X X 0 X
01 0 X X X

01 X X 1 X
11 X X X 1

11 X X X X
10 X X X 0

10 X X X X

AB/CE 00 01 11 10

AB/CE 00 01 11 10
00 0 X 0 X

00 X X X X
01 1 X 0 X

01 X X X X
11 X X X X

11 X X X 1
10 X X X X

10 X X X 1

PARA BIESTABLE D
AB/CE 00 01 11 10

AB/CE 00 01 11 10
00 1 X 1 X

00 1 X 1 X
01 1 X 0 X

01 0 X 0 X
11 X X X 1

11 X X X 1
10 X X X 0

10 X X X 0

AB/CE 00 01 11 10
00 0 X 0 X
01 1 X 0 X
11 X X X 0
10 X X X 0

SALIDA
AB/CE 00 01 11 10
00 0 X 1 X
01 0 X 1 X
11 X X X 0
10 X X X 0

6) Implementacin




Figura 3: Autmata de Moore con flip-flops JK
Figura 4: Autmata de Moore con flip-flops D