Está en la página 1de 4
PONTIFICIA UNIVERSIDAD CATOLICA DEL PERU ESTUDIOS GENERALES CIENCIAS 2012-1 LABORATORIO DE CIRCUITOS DIGITALES SESIÓN

PONTIFICIA UNIVERSIDAD CATOLICA DEL PERU ESTUDIOS GENERALES CIENCIAS

2012-1

LABORATORIO DE CIRCUITOS DIGITALES

SESIÓN NÚMERO:

TEMA:

5
5

SEMESTRE:

2012-1

CIRCUITOS SECUENCIALES

OBJETIVOS:

OBJETIVOS:

Implementar un generador de números pseudo-aleatorios a partir de compuertas básicas y circuitos secuenciales (flip-flops D).

Aprender a utilizar sentencias secuenciales en VHDL para la descripción de circuitos secuenciales

Afianzar el uso de la herramienta Quartus II

• Afianzar el uso de la herramienta Quartus II ACTIVIDADES A REALIZAR   DESCRIPCIÓN DURACIÓN
• Afianzar el uso de la herramienta Quartus II ACTIVIDADES A REALIZAR   DESCRIPCIÓN DURACIÓN

ACTIVIDADES A REALIZAR

 

DESCRIPCIÓN

DURACIÓN

 

APROXIMADA

PUNTOS

1

Prueba de Entrada

15

min.

5.0

Pts

2

Consultas o preguntas sobre la guía de VHDL

15

min.

0.0

Pts

3

Experiencia 1: Generador de números pseudo-aleatorios (implementación física)

75

min.

4.0

Pts

4

Experiencia 2: Generador de números pseudo-aleatorios en VHDL

45

min.

4.0

Pts

5

Aplicación:

90

min.

7.0

Pts

 

CÓDIGO

   

APELLIDOS Y NOMBRES

P.E

GUIA

APLICACIÓN

NOTA

1

           

2

       
PONTIFICIA UNIVERSIDAD CATOLICA DEL PERU ESTUDIOS GENERALES CIENCIAS 2012-1 Experiencia N°1: Generador de números

PONTIFICIA UNIVERSIDAD CATOLICA DEL PERU ESTUDIOS GENERALES CIENCIAS

2012-1

Experiencia N°1: Generador de números pseudo-aleatorios

Una de las formas más comunes para generar números “aleatorios” es a través de un registro de desplazamiento con retroalimentación lineal (LFSR, Linear Feedback Shift Register), en el cual la entrada es un bit proveniente de aplicar una función con retroalimentación lineal a un estado anterior (ver Figura 1).

El valor inicial se denomina semilla, además como la forma de operar el registro es determinística, la secuencia de valores que se generan está completamente determinada por el estado actual o el estado anterior. La secuencia tiene un periodo de repetición, es decir que la secuencia vuelve a generarse y se repite indefinidamente

la secuencia vuelve a generarse y se repite indefinidamente Figura 1. LFSR de 4 bits [1]

Figura 1. LFSR de 4 bits [1]

LFSR

PR

4

indefinidamente Figura 1. LFSR de 4 bits [1] LFSR PR 4 D CLK Figura 2. Diagrama

D

CLK

indefinidamente Figura 1. LFSR de 4 bits [1] LFSR PR 4 D CLK Figura 2. Diagrama

Figura 2. Diagrama de bloques del LFSR de 4 bits

SE PIDE: Implementar el circuito mostrado en las Figuras 1 y 2. Para esto, se pide que siga los siguientes pasos:

Revisar las hojas de técnicas de los circuitos integrados 7474 (FF-D), 7486 (XOR) para identificar entradas y salidas. Las hojas técnicas se encuentran en la intranet del curso.

En papel, hacer un diagrama de conexiones del LFSR de 4 bits en base a los circuitos

integrados mencionados en el punto anterior.

(2 puntos)

En el protoboard, implementar el LFSR siguiendo el diagrama de conexiones realizado en el punto anterior. Conecte las entradas a los interruptores y las salidas a

los LEDS del módulo.

(2 puntos)

PONTIFICIA UNIVERSIDAD CATOLICA DEL PERU ESTUDIOS GENERALES CIENCIAS 2012-1 • Para probar el generador primero

PONTIFICIA UNIVERSIDAD CATOLICA DEL PERU ESTUDIOS GENERALES CIENCIAS

2012-1

Para probar el generador primero debe inicializar el circuito (setear el circuito), luego de esto se debe ingresar una señal reloj por el pin CLK del circuito (ver Tabla1).

Tabla 1.Comportamiento del circuito generador de números pseudo-aleatorios

 

ENTRADAS

SALIDAS

PR

CLK

D

0

X

seteo

 

Flanco de subida

Número pseudo

1

aleatorio

Utilice este espacio para implementar la solución de la experiencia N°1…

PONTIFICIA UNIVERSIDAD CATOLICA DEL PERU ESTUDIOS GENERALES CIENCIAS 2012-1 Experiencia N°2: Generador de números

PONTIFICIA UNIVERSIDAD CATOLICA DEL PERU ESTUDIOS GENERALES CIENCIAS

2012-1

Experiencia N°2: Generador de números pseudo-aleatorios en VHDL

Ruta a utilizar: C:\temp\IEE146\H44X\LAB5\CKTO1\; donde X se reemplaza según su horario.

SE PIDE: Describir y simular el circuito mostrado en las Figuras 1 y 2. Para esto, se pide que siga los siguientes pasos:

Describir el circuito diseñado usando VHDL.

(2.5 puntos)

Simular el circuito descrito.

(1.5 puntos)

PARA LA DESCRIPCIÓN TOMAR EN CONSIDERACIÓN LOS SIGUIENTES PASOS:

1.

Crear un nuevo proyecto en la ruta indicada, para esto tomar en consideración los siguientes puntos:

La entidad top se llamará: “generador_aleatorio”.

El FPGA a seleccionar será CYCLONE II modelo EP2C35 F672C6

2. Crear un nuevo archivo VHDL dentro del proyecto al cual denominará “generador_aleatorio”. Este archivo será LA ENTIDAD TOP del proyecto y en el describirá el generador de números pseudo-aleatorios.