3.

Explique la funcionalidad de los lenguajes de programacin para la

arquitectura CISC Y RISC

ARQUITECTURAS CISC

El objetivo principal de la arquitectura CISC es
completar una tarea en el menor nmero de lneas
de cdigo ensamblador posibles. Este objetivo es
conseguido mediante la construccin de un
microprocesador capaz de comprender y ejecutar
una serie de operaciones complejas.
Para esta tarea en particular, un procesador CISC
vendra preparado con una instruccin especfica
(la llamaremos "MULT"). Cuando se ejecuta, esta
instruccin lee los dos valores de memoria,
multiplica los operandos en la unidad de ejecucin,
y despus almacena el resultado en la posicin de
memoria adecuada. De esta manera, la tarea
completa de multiplicar dos nmeros puede ser
llevada a cabo con una nica instruccin:
MULT (2:3), (5:2)
MULT es lo que se conoce como una "instruccin compleja". Opera directamente
sobre los bancos de memoria del computador y no requiere al programador para
llamar explcitamente a una carga de operandos o funciones de almacenamiento.
Se parece mucho a un comando en un lenguaje de programacin de alto nivel. Por
ejemplo, si permitimos que "a" represente el valor de (2:3) y "b" represente el valor
de (5:2), entonces este comando es idntico a la expresin en C "a = a * b".
Una de las ventajas principales de esta filosofa es que el compilador tiene que
hacer muy poco trabajo para traducir un lenguaje de alto nivel a ensamblador.
Adems, debido a que la longitud del cdigo es relativamente corta, hace falta
poca RAM para almacenar las instrucciones. Pero la dificultad est en construir
instrucciones complejas directamente en hardware.

La microprogramacin significa que cada instruccin de mquina es interpretada
por un microprograma localizado en una memoria en el circuito integrado del
procesador. En la dcada de los sesentas la microprogramacin, por sus
caractersticas, era la tcnica ms apropiada para las tecnologas de memorias
existentes en esa poca y permita desarrollar tambin procesadores con
compatibilidad ascendente. En consecuencia, los procesadores se dotaron de
poderosos conjuntos de instrucciones. Las instrucciones compuestas son
decodificadas internamente y ejecutadas con una serie de microinstrucciones
almacenadas en una ROM interna. Para esto se requieren de varios ciclos de reloj
(al menos uno por microinstruccin).


La microprogramacin es una caracterstica importante y esencial de casi todas
las arquitecturas CISC. Como por ejemplo:

Intel 8086, 8088, 80286, 80386, 80486.

Motorola 68000, 68010, 68020, 68030, 6840.

ARQUITECTURAS RISC

Los procesadores suelen disponer de muchos registros de propsito general.
El objetivo de disear mquinas con esta arquitectura es posibilitar la
segmentacin y el paralelismo en la ejecucin de instrucciones y reducir los
accesos a memoria. Las mquinas RISC protagonizan la tendencia actual de
construccin de microprocesadores. PowerPC, DEC Alpha, MIPS, ARM, son
ejemplos de algunos de ellos.
RISC es una filosofa de diseo de CPU para computadora que est a favor de
conjuntos de instrucciones pequeas y simples que toman menor tiempo para
ejecutarse. El tipo de procesador ms comnmente utilizado en equipos de
cmputo, est basado en CISC en lugar de RISC, aunque las versiones ms
nuevas traducen instrucciones basadas en CISC a instrucciones ms simples
basadas en RISC para uso interno antes de su ejecucin.
El diseo RISC est basado en la premisa de que la mayora de las instrucciones
que una computadora decodifica y ejecuta son simples. Como resultado de este
concepto, la arquitectura RISC limita el nmero de instrucciones incorporadas en
el microprocesador, pero optimiza cada una de ellas de forma que se ejecuten
muy rpidamente (generalmente en un solo ciclo de reloj). Por lo tanto, los chips
RISC ejecutan las instrucciones simples ms rpidamente que los
microprocesadores que cuentan con un conjunto ms amplio de instrucciones.
Entre las familias de chips RISC que estn ganando popularidad se encuentran los
SPARC de Sun Microsystems, los PowerPC de Motorola, los Alpha de Digital
Equipment Corporation, los R4000 y R4400 de Mips y los ARM de Acorn. Vase
Arquitectura (informtica).

Buscando aumentar la velocidad del procesamiento se descubri en base a
experimentos que, con una determinada arquitectura de base, la ejecucin de
programas compilados directamente con microinstrucciones y residentes en
memoria externa al circuito integrado resultaban ser mas eficientes, gracias a que
el tiempo de acceso de las memorias se fue decrementando conforme se
mejoraba su tecnologa de encapsulado.

Debido a que se tiene un conjunto de instrucciones simplificado, stas se pueden
implantar por hardware directamente en la CPU, lo cual elimina el microcdigo y la
necesidad de decodificar instrucciones complejas.Ejemplo:

SPARC (Scalable Processor Architecture, arquitectura de procesador escalable)
es una arquitectura de Sun Microsystems inspirada en la mquina RISC I de
Berkeley. De ella toma fielmente su conjunto de instrucciones y organizacin de
registros en ventanas. En este apartado se describe muy brevemente las
organizaciones de registros y formatos de instruccin de esta arquitectura
comercial, sirviendo como ejemplo de arquitectura RISC.






Figura : Solapamiento entre ventanas adyacentes.
El SPARC, como el RISC I de Berkeley, utiliza ventanas de registros. Cada una de
las ventanas contiene 24 registros, y el nmero de ventanas depende de la
implementacin, pudiendo variar de 2 a 32 ventanas. La figura 6.8 muestra una
implementacin de 8 ventanas. Aunque hay 136 registros fsicos, los procesos
solo utilizan 32 registros lgicos. Los registros 0 a 7 son los registros globales, y
los registros 8 a 31 hacen referencia a los registros de la ventana activa (ntese
cmo los dems no son visibles).