>.

.'!
:'',.~~:.
~\!?lVW
i' f 6
-
ep.p'-'(JCJ
S
.._-_.-:---

~t.lrI1VVC>
~
.0~fULO
I
-
~>.
\' ,/..\}.I~'
'v~\ \
, ( )
D
/
t:; '~:':: :'{) l ::,\ I'Ol:l" C O : j d T '/ 'F
t~ ." -' .:~ .c:
r~. .--'" ~ .
~~'..'\ .
REPUESTAS A PREGUNTAS TEORICAS DE ANALES CONCRETOS."
.:.:,
, 1.f Cules son las diferencias entre un sistema combinacional y uno secuenclal?
En un sistema cornblneclonat, sus salidas dependen nicamente del estado actual de sus entradas y no
de la historia de sus estados previos. '..
En los sjstemas secuenciales, el valor de sus salidas depende de sus entradas como tambin de las '
entradas previas (su historia) . Los sistemas secuenclales se construyen a partir de sistemas
combinacionales.

2. Cules son las condiciones minimas para que un sistema sea sincrnico o aslncrnico?
En un sistema sincrnico, sus componentes estn regulados por la misma sef lal de reloj y entonces '
todos los blestables del sistema deben cambiar sus estados lgicos en el mismo Instante de tiempo. En
un sistema sincrnIco, " todo elemento puede mirar a cualquier otro" , esto significa que cualquier salida de
un blesteible puede ser funcin de las entradas proporcionadas por otro blestable .
En un sistema asincrnico encontramos que el reloj est desfasado. Ningn biestable puede utilizar como
entrada la salida de otro biestable, ya que se estarla arriesgando a recibir una seal de entrada
anticipndose a la transicin del reloj, pudindose producirse un estado ambiguo de salida.
3. Cul es la funcin del RCP en la arquitectura de un ordenador? Qu funcin cumple en una Instruccin de
bifurcacin?
El RCP (Registro Contador de Programa) tiene por funcin almacenar la direccin de la prxima Instruccin a
ejecutarse. En el mismo se coloca, Inicialmente, la direccin de comienzo del programa y luego es
incrementado en 1 por cada instruccin que se ejecuta. En general las Instrucciones se ejecutan
,secuencialmente y estas se almacenan en posiciones continuas en la memoria. El RCP. busca la instruccin,
se incrementa en 1 apuntando a la siguiente instruccin y recin luego la UC ejecuta la Instruccin
recuperada en primer lugar. ~n. el caso de llevar a cabo; una lnstruccln de salto, el RCP se modifica
apuntando.J iacla.J a .._d\ (eccin..de. memoria a....Ia que se qiere: bifurcar o saltar. Esto se realiza antes de
ejecutar la instruccin (en el estado de bsqueda) . .
~
4. Dar caracterlsticas y diferencias de las memorias DRAM, SRAM (cmo estn construidas, mtodo de acceso,
cuando utilizar una uotra, etc)
Podemos clasificar las memorias en pasivas (ROM) y activas (RAM) . las memorias RAM pueden ser escritas
y lerdas y son voltiles, su contenido se pierde cuando se apaga el computador. Hay dos tipos de memorias
F Wvt
SRAM: RAM estticas. Estn construidas a base de semiconduclores (blestables) ,. se emplea cuando el
tamao de las memoria necesario es pequeo dado que su costo es superior al de la RAM dinmica. Son
lentas y gastan poca energla.
D\ MM: RAM dinmica. Son ms econmicas que las SRAM y por ello se utilizan cuando se requiere mayor
capacidad de memoria. El soporte fslco son capacltoras Integrados y slo pueden retener la informacin
durante 2 4 millsegundos. Despus de este tiempo hay que refrescar por completo el contenido de la
memoria porque los capacitores que almacenan el '1' o 'O ' lgico pierden sus cargas. Los ciclos de refrescos
se logrn mediante un ciclo de lecturafescritura o uno especial de refresco, que no lee ni escribe datos. El
ciclo de refresco es interno de la DRAM y se logra mientras funcionan otros comporentes del sistema. Esto
se denomina refresco oculto, transparente o a veces, robo de ciclo. El uso de este tipo de memoria
representa una prdida del tiempo de la computadora poco significativo _enrelacin con costo de la misma.
5. Describa brevemente el modo Canal de la ejequcl6n de operaciones de E/S
.
Modo Canat la transferencia de Informacin se efecta directamente entre la memoria central y el perifrico,
en un solo ciclo de reloj y sin Intervencin del mlcroprocasador. la transferencia est a cargo de una unidad
automtica de intercambio llamada canal. SI el bloque de memoria a transferir no est siendo utilizado por el
programa, la ejeucl6n del mismo no se suspende. En caso contrario, el programa se suspende s610durante
el ciclo de reloj que dura la transferencia. Cuando se necaslte realizar una transferencia, el canal " ~" sic.
un ciclo de reloj al mlcroprocesador. De asta manera, la simultaneidad entre las ejecuciones del ~grama
principal y de las operaciones de E/S es casitota .
\.
1 I .}
-
.(
f lTUc,o -
g
>:
'\
,_" f )
.:! !J j /~._-
1
b
.....,'
2
(6./ Uno de los poblernas del uso del ppeline es el denominado salto retardado. Describa a que se debe este
~,.' problema y las soluciones posibles.
Cuando debe ejecutarse una instruccin de bifurcacin incondicional, simultneamente se est buscando la
siguiente Instruccin a esta (ver repuesta a pregunta 3) . Esto es un problema ya que no deberla leerse esta
InstruccIn dado qua al programa deriva hacia otro lado da la memoria. Para solucionar este problema
tenemos el salto retardado que no es ms que Introducir una Instruccin de 'no operacin (NOOP) luego de'
n --salto-'; '; iPaf ptlmlz; -'-este proceso, otra solucin seria re-escnolr el 'proqrema rerdenando las
II}~trucci) ]~~. pero no seria vlida esta so ud n en el caso de saltos condlconales. Estos mtodos pueden
aplicarse tarribJ " a'la'instracClri LOAD; pero-en estoscasos se bloquea el registro que est siendo utilizado.
Una mejora en el rsndmlehto puede 'colsegu 'se al Ihtentar utilizar la menor cantidad de Instrucciones de
esta naturaleza. /
,7.; \ tCmo funciona el manejo de registros en una arquitectura RISC? (ventanas solapadas)
.
i
" En una arquitectura RISC, los registros se clasifican en gl@bales, locales y solapados. Los globales son vistos
por todas las ventanas y tienen los mismos nmeros para cada ventana. Los registros locales pertenecen a
, una sola ventana. Los solapados pertenecen a dos ventanas pero tienen diferente nmero para cada una de
ellas. Una ven~e registro es una forma de agrupar los registros que utiliza RISC.
El tiempo de ejecucin de un ciclo esta dado por el tiempo que lleva leer y sumar dos registros y guardar el
resultado en otro registro. Como los llamados a procedimientos son los que ms tiempo de ejecucin llevan y
RISC tiene muchas de estas llamadas, deben eJ ecutarse" '~pida Para esto se utilizan las -entanas de
registros con la ventaja adicional de reducir el trfico de memorta Cada llamado a un procedimiento se
corresponde a una nueva ventana de registro. El conjunto de registros usado por cada procedimiento se
superpone y de esta manera el pasaje de parmetros es automllco. Cabe aclarar que no todos los registros
se utilizan para las ventanas. Estos son denominados globales.
\
!
La ventana' de registros tiene una estructura como la de la figura. Los registros
ALTOS contienen los parmetros transferidos por el procedimiento lIamante.
Los registros LOCALES se utilizan para el almacenamiento de variables
locales. Los registros BAJ OS aparecen en los registros ALTOS de la nueva
ventana (la ventana siguiente utilizada por otro procedimiento) . G9ITlQ._,:,las
ventanas estn solapadas, los registros BAJ OS de una ventana sa
corresponden con los ALTOS de la siguiente. De esta forma se logra el pasaje
automtico de parmetros.
i i i31:
A l t o s
l' '1r2S
.25
LOCA LES
1 " I~~
BAJ OS"
II~O'
El nmero de ventanas cambia cada vez que se ejecuta un llamado a
, procadlmlento. Las ventanas estn organizadas en stack (pilas) , en el cual a los
pares de procedimientos padre e hijo se les asign ventanas solapadas
adyacentes. Estas regiones de solapamlento- son de tamao fijo y mediante
simple lgica AND-OR se accede a ellas.
"~L BAlE~
I , : ' 0
Los valores almacenados en los registros solapados solamente son visibles por el padre y el hijo. En el caso
de parmetros pasados por valor, para el hijo estos valores son variables y para el padre, valores de
expresiones. En el caso de pasaje de parmetros por referencia, se utilizan punteros en los registros
solapados. Estos'punteros apuntan a los valores en la memoria.
,
.{'
" :', '8. SI un ordenador trabaja en blnarlo, por qu se estudia el sistema hexadecimal? F undamentar y ejemplificar
.' la repuesta. ,
"
El sistema blnario es til para el manejo interno de la mquina, pero no es prctico para el humano y puede
dar lugar a errores. Como el sistema hexadeclmal se asemeja mucho al decimal y est fuertemente ligado al
sistema blnarlo (sus base es la cuarta potencia de 2) , se estudia el hexade::imal.
La conversin de blnarto a hexadecimal es directa simplemente agrupando de cuatro dgltos. En el sentido
inverso tambin es directo:cada dlgito hexadecimal se corresponde con cuatro dlgitos binanos.
100010101100
F o 7
'"
8 A C
, 111100000111
e
e'
.t; 't-l<"
....
De blnarlo a hexadeclmal
De hexadeclmal a blnaric
9. Se desea generar el cdigo de Hamming a palabras de 24 dlgltos que deben ser transmitidas. Decir cuntos
dfgltos se deben agregar como redundancia y cuntos dfgltos tendr el nUeVOcdigo a transmitir.
Para el clculo de dlgitos a agregar, debe tenerse en cuenta la siguiente fnnula: t' n +p +1, donde "n"
son los digitos a agregar y " p" es la cantidad de dgitos que tiene el cdigo. f
2"~n+24+1=>i' ~n+25
> -- -
Por aproximacl6n, n =5, ya que 2" =32Y n +P+1=5+24 +1=30
51n=4 2" =16 y 4+24+1 ";29 (nos falta)
Sln=6 2" =64 y 6+24+1 =31 (nossobra)
/
Por lo tanto, deben agregarse 5dlgitos para lograr la redundancia que Hammlng precisa. El nuevo cdigo a
transmitir tendr una longitud de 24+5=29dgitos (los 24originales ms los 5que hay que agregar) .
1O'~~; Cuandose desea intercambiar Infonnacin entre varios registros entra si, se pueda hacer uso de una barra o
bus de infonnacin. Grafique como seria el sistema e Indique que es una compuerta de tres estados y cul es
su importancia en este tipo de sistema.
'.
e
\ VnUlO
b
Con este sistema, si, por ejemplo, se desea copiar el contenido de ~ en R " se debe conectar la salida de ~
a la barra (Hsl" ::1) , mantener desconectados 11 y R , (Hs1 = Hs3 = O ) Y habilitar las entradas de R , haciendo
C
1
=1. :> "
La compuerta de tres estados est representada por el tringulo en la figura anterior, '~.
Su d etalle serla el que se aprecia en la Ilgumd e la d erecha. llene un estad o "lo' ,~, $'
" desconectado" que se da cuando Hs = O. En estas condiciones, la compuerta se -_ " ':::.:'; ':" ; ~-
encuentra aislada, es decir, la salida S se muestra indiferente al estado de entrada. .,' ..'.. :
&1'" ::: .
" -. ,,' .
~,
('
1l:., .1
'1;
E1
O 1 1
1 1 O
.e
X O D (X=Q1)
11. En el dlreccionamiento de registros de la memoria, una forma de reducir notablemente el nmero de
conexiones es haciendo uso de la organizacin por coincidencia. Explique como es y graflque un ejemplo.
La Organizacin por
Coincidencia es una
alternativa a la
" Organizacin lineal o por
palabra" que tiene un
elevado nmero de
conexiones, al tratarse de
un circuito comblnacional
con un nmero de salidas
Igual al nmero de
combinaciones de las
entradas. AsI para 12bits
de direcciones, tentamos
i
2
=4096 conexiones. En la
organizacin por
colncldenca tenemos para
105 mismos 12bits, slo 128
conexiones ('['2 +2
W2
=2
6
+i =12C ..
p \1CJ( M
t
'c'nI'. '.:.'.':\ ':,.., " ~<.. " .
~~'{:'l" ,-:.:,; {) l:V:.f'(iR.~\ C f..1' i
(F \ I~~+',j; i-.: . . -o.
; C"
,l.}?
~)
3
lf.:'tt ~:+D.
.'; ~
:~
~::
. ~.. R ;.:
Cuando Hs = 1, la compuerta se habilita y pasa a estar " conectada" , La tabla
de verdad de esta compuerta seria la siguiente:
PP$ :<..;o) 2~-
, .'~ ; j&; 'J r() ~''- <"":OhO
~b ./ ,
1')1.. :;01-/ 2 DC t.;"4f:0\~.~.Y . ...:... ':fild ilciQ;tllloP')~C O I) 1
. .... C~odnca-, .y.. )/,.'
X~lr I
. .. - p::i!I~&?2~"
z / s
/ ..- " " - ." ~.._.~--
I
\--0
r
7
'(/~
'. --
..'. ~
4
-:::12~,Indiquey expliquediferentesmodosdedlreccionamlentodememoriaqueconozca.
'/ .
(
~.:'
CAOI1U/'
~
---
,P@w r
-::: -
.,;:~.\ .--\
I\~ITU( ;)
t>
..---
'1,
Se denomina direcclonamiento a la seleccin de una determinada posicin de la memoria para Introducir
(escribir) Informacinenellao leerloquecontenga.los modosdedireccionamlentoson:
Modo directo (o absoluto) :la direccinde memoria del,operando est dada expllcltamentecomo una parte
delainstruccin. '
ModoInmediato:el operandoestdadoexpllcltamenteenlainstruccin.
Modo Indirecto:la direccin efectiva ~el operando est en el registro o en la locacin de memoria" cuya
< direccinapareceenlaInsfi'ucClon. , , " l' , '
Modo.Indexado:la direccin efectivadel operador se obtiene sumando un valor ulndice" a la,dlrecc!9nrdada
enlainstruccin. " ,1
/
13. Describabrevementelas memoriasdeaccesoaleatorioylasdeaccesoserie,
Memorias de Acceso Aleatorio(M.A.A.) :son aquellas en las que el tiempo de acceso tanto en operacin de
lecturacomodeescrituraesel mismocualquierasealaposicindelamemoriaalaQuesedeseeacceder.
Memorias de AccesOSerie (M.AS.) :son aquellas en las que el tiempo en que tarda en accederse para
escribir o leer una Informacin en una determinada posicin depende de la situacin trslca de esta en el
Interior de la memoria. ~scrlblr, la Informacin debe pasar por todas las posconesque prtrceaena la
posicin pretendida. Para~r, la informacindebe pasar por todas las posiciones que siguen a la posicin
pretendida. Dentro de este modo de direccionamiento. hay dos formas de organizar la memoria: 1)
Organizacinen serie de los blts (las posiciones y los blts estn en serie) y 2) Organizacin paralela de los
blts (las posiciones se colocan en serie y 105 blts en paralelo) . la memoria de acceso serie responde a una
organizacinF IF O(flrst In flrst out) , es decir, el primer dato en entrar en la memoria es el primero en ser
accedido.Tambin puede organizarsecomo LlF O(Iast In flrst out) , es decir, el ltimo en entrar es el primero
ensalir.
I
I
i
e
-
/
14. Nombre diferentes modos de ejecucin de una operacin de E/S. Desarrolle brevementeel funcionamiento
decadaunadeellas.
, En una sistema que ejecute Instrucciones(programa) ,tambin realizar un gran nmero de transferencias'de
, Informacincon las unidades perifricas (operaciones E/S) . la mayor velocidad del sistema se logra cuando
:._ambostipos de ejecuciones se realizancon el mayor grado de simultaneidad.ExIste~LIll.~n.,_~_~~~?~_para
J !'I_~J ecucln,~e./) ~@.c~ones d.eE/S;
Modo bloqueado:se interrumpe el programa principal para ejecutar operaciones de E/S, durn(e las
cuales el procesador transfiere informacin al " buffer" del controlador del perifrico, y espera inactivo
(bloqueado) queel perifricosedesocupeparaefectuarunanuevatransferencta,
Modo de prueba de estado:en el progrema principal se intercalan sentencias que permitanreconocerel
estado del perifrico (disponible o ocupado) . Siest disponible, el procesador ejecuta una transferencia
de EJ S; si est ocupado, el procesador contina con la ejecucin del pmorarna principal. -~ -.'_:
:.r.~,i ~; ; ':.~:~'>(" -'~'~:" :-O" " ~" :" 'r; '~-; : _-; -; -::,~L,,,.:; ; 2':'" ,-:-~:--,.-~ .~':" ~" '-'..,,'0' :~~ , ,:~; ; ; ::~!'<',l, -" '" ,,\
" Modo por Interrupcin de programa en lugar de controlar el estado de 105 perlfrlcos mediante el
programa prncpal, son los mismos perifricos quienes " avisan" .al procesador, el que permite suspender
el programa en ejecucin para activar el programa de E/S y efectuar una nueva transferencia de
informacin.F inalizadalatransferencia,el procesadorcontinaconlaejecucindel programaprincipal.
Modo Canat la transferencia de informacin se efecta directamente entre la memoria central y el
perifrico, en un solo ciclo de reloj y sIn Intervencindel mlcroprocesaoor,la transferencia est a cargo
de una unidad automtica de Intercambio llamada canal. SI el bloque de memoria a transferir no,est
siendo utilizado por el programa, la ejecucindel mismo no se suspende.En caso contrario, el programa
" a susoende slo durante el ciclo de relol Quedura la transferencia. Cuando se necesite realizar una
transferencla, el canal " roba" slo un ciclo de'relol al mlcroprocesador. De esta manera, la simultaneidad
emrelas ejecucionesdel programaprincipaly delasoperacionesdeEJ Ses casitotal.
" '~,..,
~i'-.~: ~l:'.:',; ; ~ i'~'V:.r'G!~-~\ct'~C:T :
/.; P.; :l'{'~,:.I' ::" " .
~~?
,
-::',
5
-15. Escriba con letra Imprenta su nombre y apellido. Determine cuntos digltos binarios se necesitarn para
codiflcarlo en ESCotC (tenga en cuenta los espacios de separacin) . Calcule ahora cuntos dlgitos se
debern agregar para generar el cdigo corrector de errores de Hammlmg: a) carcter por carcter, b) al
conjunto de caracteres del nombre y apellido.
C E S A R E MIL I O ESCotC requiere de 8 dlgitos binarios por carcter. Considerando un
espacio de separacin entre ambos nombres, tenemos un total de 12
caracteres. Esto da 12x 8=96 bits binarios.
5}Cdigo de Hammlng carcter por carcter.
Como cada carcter requiere 8bits, deber obtenerse un valor de " n" que verifique:
n /' n
2 zn+p+j ~ 2 ~n+8+1 ~ n=4
Se requieren 4 blts para agregar a los 8 a los efectos de generar el cdigo de Hamming,
6}Cdigo de Hamming para el conjunto del nombre.
Como se requieren 96 blts, aplicando la frmula del punto a) , n ser igual a 7. Es decir, se necesitar
agregar 7bits a los 96 para ser transmitidos. 2
7
=128 Y n +96 +1=7+96+1=104.
-
16. Determine el rango de nmeros positivos y negativos que se pueden escribir en binario natural con signo por
complemento a la base con 5 dlgltos, escrlbalos en una tabla colocando al lado el correspondiente valor
decimal.
t=32, pero como debe conslderarse el signo: rango de valores positivos:
rango de valores negativos:
15
-16
o
-1
o O O O O O 1 1 1 1 1 -1
O O O O 1 1 1 1 1 1 O -2
00010 2 11101-3
00011 3 11100-4
O O 1 O O 4 1 1 O 1 1 -5
00101 5 11010-8
O O 1 1 O 6 1 1 O O 1 -7
00111 7 11000-8
O 1 O O O 8 1 O 1 1 1-9
O 1 O O 1 9 1 O 1 1 O -10
O 1 O 1 O 10 1 O 1 O 1 -11
O 1 O 1 1 11 1 O 1 O O -12
O 1 1 O O 12 1 O O 1 1 -13
O 1 1 O 1 13 1 O O 1 O -14
e o 1 1 1 O 14 1 o O o 1 -15
;,_ \ '... o 1 1 1 1, 15. 1 O O o O -16
/ - -,,". \ 1- ~Desarrolle como se realizan las transferencias por ADM entre un mIcroprocesador y un perifrico.
.' '--:=. AtttS<;> 1> :-''1'" <1. " " ~" ,,,or'"
I -: Estas transferencias son controladas por hardware y eso hace que las lnterfacas sean ms complejas que las
requeridas para las transferencias programadas. Cuando el programa principal requiere una operacin de
'. E/S, contacla un perifrico, el cual pone en 1la bandera de ADM. Entonces, la lgica de ADM solicita al
r... procesador Ingresar en un estado ocioso. Cuando el procesador entra en este estado, se lo notifica a la
",'. :\j'o 16gica ADM. Ento~ces los buses ~e datos y ,direcci~n s.a,~!slan d~1 '!1J proproce; ador medlal]te puertas d~.
l,',,\. I tercer. estado (ver repuesta 10) .. ~ ; . _, -" .,.~ . " .. _ ._.,._., , .':" ." " ,'" -: . " . , ,; ,.,
~ ' v ;"~;.' .. -< '~... ':. - ~" " - ~:" 7L~.,,:eal_ de~~~t~ ~? ~:" rrf r~~a.!l~~_16gic.~" A.D~. para Indi.~r u~a
.s-: { .0D~raclo~.yd~I~~~~:m~i~c~~ad~To; en~~la ffi ~r~'ceritialy'ei-pertfri~-'~e-~fe~~t~: a lra~; bdei --b ~~"y-d ei-
registro de 'datos, A continuacin de ceda transferencia se Incremenla El1 registro de direccin mediante la
\ ... seal Inc. Cuando se concluye el Intercambio de informacin, el perifrico envla una seal de control que
erscta el " rese!" de la bandera de AOM y de la seal Req. Esta ltima accIn permite al procesador
continuar con su tarea normal. (ver figura en pgina 8-13 del apunte " El Ordenador" ) .
[
\
- _ >O'-.~:
/ \
~
6( ;( 11 d en"" 1. J ~
.P . ~ --- -.
l.,.
-""
./
7.:~.r
t "
.o~~i.~;(:~} ..; :,~:.') =-\
/ ./ ..,
3) 5
)o' ~ ~ ,,,-:,
(,
I(~UJ )
/"
'," '::,
6
,~,'.:-7
i:" 1f}~Definir que es el PIPELlNE, cual es el objetivo del uso del mismo, como funciona, problemas que ocasiona,
'." ./., ele.
'.
PIPELlNE es una de las d~" tcnicas para lograr la eJ ecucl6n de operaciones concurrentes en un O 'J (e..w:'U) fl.:
procesador. Consiste en d&ll'do'l5lar la funcin a realizarse en varias partes, asignndole al hardware cada c.o.\\C<.J,L( oI"
una de las partes llamadas etapas. La velocidad depender de la velocidad a la que los datos y las ,6.:::3:::-. __
Instrucciones pueden Ingresar al plpellne, la que tambin depender del tiempo que tarde el dato en
atravesar una etapa. El computador no s610desplaza los datos o instrucciones de etapa en etapa sino que en
cada una de ellas se realiza alguna operacin sobre los mismos. la utilizacin del PIPELlNE se traduce en
una mejora del funcionamiento y perfomance del procesador .
e
-
...'~~B~(':" .':'~:~~~; ~
Podemos identificar dos clases de pipeline: fisleo y
dlgltal En el primero, los datos se manejan de
forma continua. la grfica nos da una Idea, donde
cada nmero dentro de un cuadrado corresponde a
una Instruccin.
I,; ; ; ~~ri' '.'
" .: ,~4 .: ,:l
.:,'tcp.a i
pqJq,; ?~
:Ett.t:'i6' 3:
1
'2
3 4 5 , , "
.: ,.'
~1
..
'l'3
f'l4
"5
.2
"
1
> 1 .
2 3 4
En el plpellne dlgltal, un Item en particular fluye a travs del ppelne y ste ocupa s610una etapa por vez. A
medida que transcurre el tiempo, la etapa que qued vacante ser ocupada por el slgulenle. Este uso
concurrente de diferentes etapas por diferentes Items se lo conoce por solapamlento. El resultado es que la
mxima velocidad depender del tiempo mximo requerido para atravesar una etapa y no del nmero de
estas. SI una funcin se lleva a cabo en T segundos en un procesador de diseo convencional, al utilizar un
procesador plpellne de N elapas esa misma funcin podr realizarse en T/N segu/1dos., Esto a nivel terico,
ya que la mejora de perfomance depender de la cantidad de operaciones que puedan estructurarse en
pipellne y tambin de calidad de la particin o subdivisin de cada una de esas operaciones. La
estructuracln en plpellne de un procesador se realiza Indiferentes niveles como aritmtica de punto flotante,
clclo de Instruccin, procesador de EIS, ete.
Dado que la 16glca que realiza el procesamiento en cada etapa generalmente carece de memoria y dado el
carcter discontinuo de la aparicln de los datos en las Etapas, se Impone la utlllzaci6n de uneernento de
memoria en la entrada y salida de cada etapa. De esta manera, bajo el' control del reloj asociado a cada
elemento de memoria, evitamos que los datos Ingresen. a una etapa antes de haya finalizado el proceso
anterior.

i
(
Uno de los problemas que ocasiona el uso de plpeline se da cuando debe ejecutarse una Instruccin de
bifurcacin incondicional, ya que simultneamente se est buscando la siguiente Instruccin a esta. Esto es
un problema ya que no debera leerse esta Instruccin dado que el programa deriva hacia otro lado de la
memorla~ Un problema similar se presenta durante la ejecucin de Instrucciones LOAD o STORE, por
ejemplo. En el primer caso, la solucl6n seria Implementar un salto retardado, mientras que EJ \ el segundo, se
soluciona con un bloqueo durante la operacin ElS.
(para mayor Inforrnacl~n, ver unidad 8 de Arquitectura, " El ordenador" , pginas 1OY 11)
19. Escribir todos los nmeros blnarlos que se puedan representar con 4 dlgltos blnarlos (Incluyendo tu de signo)
representando 105negativos por complemento a dos, Indicando adems el valor decimal que representa.
o O O O O 1 111 -1
O O O 1 1 1 1 1 O -2
O O 1 O 2 1 101 -3
O O 1 1 3 . 1 100 -4
O 1 O O 4 1 O 1 1 -5
O 1 O 1 5 1 O 1 O -6
O 1 1 O 6 1 O O 1 -7
O 1 1 1 7 1 O O O ~ -8
.'-
....
. .
. \
1 r.
1 '
I
Cdigo BCD ponderado: son aquellos en los que cada poscton o cifra binaria se le asigna un peso y por lo
tanto, el nmero decimal equivalente surge de sumar los pesos de las posiciones que posean el valor 1. De
los BCD ponderados, les ms importantes son:
el BCD natural (8421) ,
I
el BCD Aiken ( 242 1) ,y
I
eiBCD5421.
I
BCDNatural BCDAI" ken
Cdigo autocomplementarjo/la combinacin
8 4 2 1 2 4 2 1 5 4 2 1 correspondiente al complemento a nueve de n, es
O O O O O O O O O O O O O
decir 9-n, se obtiene invirtiendo la combinacin
correspondiente a n, es decir, cambiando los ceros
1 O O O 1 O O O 1 O O O 1
por unos y viceversa. Por ejemplo, BCD Aiken es
2 O O 1 O O O 1 O O O 1 O autocomplementario ya que sin=4, 94=5 Y
3 O O 1 1 O O 1 1 O O 1 1
observando la tabla, vemos que el 5se obtiene a
4 O 1 O O O 1 O O O 1 O O
partir de cambiar los unos por ceros y ceros por unos
1
5 O 1 O 1 1 O 1 1 1 O O O
al nmero 4. Esto ocurre tambin a la inversa
6 O 1 1 O 1 1 O O 1 O O 1
.(tomando el 5 para obtener el 4) .
7 O 1 1 1 1 1 O 1 1 O 1 O
4=01 00 <=> 1011=5
>~,?:\ .H; J
,
8 1 O O O 1 1 1 O 1 O 1 1
" '-,
\ 9 1 O O 1 1 1 1 1 1 1 O O
-'
---
pistancia minlma oara detectar un error: la distancia minlma es la menor de las distancias entre dos
combinaciones blnarias pertenecientes a un cdigo. En BCD Natural vemos que la distancia mlnlma es 1. SI
se comete un error al transmitir 0000, recibiendo 0001, como ese ltimo valor recibido es vlido (existe
dentro del cdigo) no se podr detectar el error. A los efectos de poder detectar un error, la distancia infnlma
deber ser superior a la unidad (1) . Cuantos ms errores se quieran detectar, mayor deber ser la distancia
:.
minlma existente en el cdiqo,
e
. l':A,1 .. ," '\
" Ir) !)
Ar" \-ll t l!w'
l\ ~~' .
(.7
b
.--/ "
,;' :' ; ;G~~tM ' """.

.'-:.' ...
7
20. Definir: Cdigo BCD ponderado y dar un ejemplo; cdigo autocomplementarlo y dar un ejemplo, distancia
mlnlma para detectar un error, distancia mlnima para corregir un error, dfgilo de paridad.
{

\
\
Distancia mlnima para corregir un errQr. detectar un error no necesariamente
implica poder correglrlo. La distancia mlnima d un cdigo para que pegnita
corregir errores de n blls ha de ser: dm = 2n + 1(dm es distanda mlnima) .
SI un cdigo tiene distancia m nima 3, permitir detectar errores en 2 blts y
corregir errores de 1bits (ver ecuaciones adjuntas) .
2 r +1= 3
2 r = 3- 1
r
=
( 3-1)f 2
r
=
1
.<y '('J 0'-'
'> 1
" ., / 1- -,'.
\ .. ,,; rf.. ;2
{. :', \
I .:
L t / s
L !
Diglto de paridad: Los cdigos de control de paridad se obtienen aadiendo a las combinaciones de los
cdigos U1 bit llamado de paridad. SI el cdigo que se desea obtener es de paridad par, dicho bit ser tal que
el nmero de unos en cada combinacin del nuevo cdigo sea par. Si por el contrario, se desea un cdigo de
paridad impar, el bit aaddo a cada combinacl1 ha de ser tal que la resultante tenga un nmero Impar de
unos. La deteccin de error en estos cdigos consiste en comprobar al recibir la informacin si el nmero de
unos de cada combinacin es par (cdigos de paridad par) o Impar (cdigos de paridad Im :ar) , La principal
ventaja del dlglto de paridad es que a cualquier cdigo o combinacin binaria puede aadlrsele este dlgito.
\
21. Nombrar caracterisUcas que debe reunir un ordenador para ser catalogado como RISC.
( OperaclQnes de ciclo continuo: en los programas, estaolsucamente se .tJ ~L .Q.QIDp-rob fl.Q~L !l~?J ! __Y; ; .Q_e
~:/ Instrucciones primitivas como LOAD, ADD, STORE. RISC implementa un set req!J .c.; ~() . de...instrucciones que
... pueden-ser-ejecutaoas "en-li!:C Gii:i[o' Q.$~) j L6rjoque prbvoca:11ana!l9J ~iCel:]a- _v.elocida(L~e_Prtlge~I!I!!~.rjl:._
Implementarin5lruccf08s complejas provoca una degradaclnen-'a velocidad de la CPU al requerir varios
ciclos para su procesamiento y por la Implementacin de una lgica ms compleja para su tratamiento.
Diseo Load/Store. Registro a Registro: lalL!!!slrucclones de acceso a la me!!!.b..!1~. sgl). 5610 dos: LOAD y
STGRE. Las deme-deben _[mmeji!l:l?_~_ ;;QJ l. losregrsr-~et:pro.cesaqor.t:S1o- nos permite dos ventajas: un
mayor control sobre los accesos a la memoria y una mayor velocidad. de procesamiento al tener los datos en
los registros del procesador.
Control por Hardware:e~.c_es. m:u?!mp!e_.}f~~J ~_I~~~.a que se aproveche mejor el esoaco
denllIu1eLC; hlp, destlnndolo a ..m..a..registros._y- reduclendoJ os.J lelTIPQS _dfi~a:QC~~o :.i-iiiemorlii" El'hardware
ms simple tambin acelera los tiempos de diseo del mismo. .
8
Instrucciones y Modos de direcclonamlento: en RISC, las Instrucciones varian entre 30 y 40 en comp~rnt; !!l
r~ laLlJ ) !LQ!3 _-_.~I}_-~~C. Es!t:U:!J :ml!!!.-::s.!ftlP!!ficar:-lI :~l9.!() a. de ..controI.Los modos 'de drecclonarnlento
son ms simples y en caso de necesitarse algo ms complejo, esto puede realizarse a travs de soware. El
modo de dlrecclonamlento simple permite slrnptlcar el set de lnstrucclones,
F ormato fijo de Instrucciones: esta es .!-!pacaracterlsttca ...; ; y:nn .a todos los diseos RISC. Esto permite una
slmple~_rplt; l--gCOdifJ ,,q'-.!" l.La mayorfa-de--J os'diseos Rlse llenen Instrtcionesde 32 blts de longitd, lo
quepermite un direccionamlento real de 4 Glgabytes de memoria.
",-:;<;;.~. ..;::.::,\ .; ...; .l'~''''_-':''(.\ .I.~. ~.) ,:. I .'--:- ~ ~1 <.'.-l--:',:', .; ' .3~ :--:-':,.-\ :( :' ,1./. -;' ~ ~ I ,-. ,.
-:-. plpellnjng: consiste en desdoblar la ejecucin de una instruccl6n en vanas e6tapas y ejecutar etapas de
. Inst!l(qQjne.!L!f~f~nt~~=~~i-fo1lTt~fsimultnea" en la medida de .los posible. Esta es una tcnica adoptada por
. todos los diseos RISC oon algunas varentesrLa mayorfa 'de las " Istruccbnes requieren dos fases (etapas
. ~ B: bsqueda, E:eJ ecucin) mientras LOAD y STORE necesitan tres f ases (B: bsqueda, E: ejecucin, M:
_acceso a rnernora) ,
r
, .
Maxlmlzaci6n del uso de registros: esto-2uede 109..rarsede dos formas diferentes: por software (compilador) o
p00:mrdware. En cualquier caso se busca u" usoeficifedelos'" reiglSlfose'fprocesadoi:.----.---'--'-"
\ 22\ Cmo se efectlvlza una instrucci6n de salto o bifurcacl6n en la ejecucin de un programa?
r: \. .
, .... },. _J La instruccin de salto o bIfurcacin se lleva' a cabo modificando el contenido del registro contador de
" ~ programa (RCP - ver repuesta 3). Se incrementa al RCP y luego se coloca en el mismo la direccin a la que
. se quiere saltar (siempre se incrementa el RCP antes de ejecutar una instruccin) .
~QllUto
~
. En el caso de procesadores RISC, debe Implementarse un mtodo de salto retardado ya que bajo esta
. ~ tecnologla pueden presentarse algunos problemas por el uso de pipeline. Cuando deb_~ejecutarse una
~ instruccin de salto Incondicional, simultneamente se est buscando en la siguiente posldi'dlme!J 19ria, la
, . Ijfgullltr' Instruccin a esta. Esto es un problema ya que no deberla leerse esta instruccin dado que el
programa deriva hacia otro lado en la memoa. El salto retardado constste en Introducir una Instruccin de no
\ operacin (NOCP) luego de un salto. Otra solucin a este problema puede darse al re-escrlbirse el programa
. reordenando las Instrucciones, pero esta solucin se invalida ante saltos condicionales.
23. Explique qu es ensamblador, qu es un programa simblico, un programa absoluto y cmo funciona
. bsicamente un compilador en un lenguaje de base.
EnsallJ.b/f !J!Qr_ es. un lenguJ ; lJ e de programacin que busca " humanlzaf las p.rn.R.IQne~L..de_..un
./ l-iic :'; procesado':; '-auque su maejC; -es bastanie d ifiC f en' oomparaciii-con -olros" enguaJ es de mayor nivel
com -PASCAL o C. En estos lenguajes, una sentencia de ra ser equivalente a 20 o 30
Instrucciones del" r\ o.'4-U~\ '1Q... 1;:1len9~_j~.!3I'.IDW.9~C ?! __~\ i~~ .. ~J abras__ trasas. ,~nLJ .~R~~nt~~" I9J tcigq.~
mquina :::~!.::m.iR[9QJ 1) pe~.a~r.'y' ..d e",~s/ pJ E!Qms.....-::('):-_~ti.Ql!eta a .r~. f![~pcIL llQ.&qipI!.eL d e..-memQr:I, ~I
programa _escrlt9_de.~!>t~. forma se lo deflomllT. Sf lnbi51iC6~:Qfl,lente. ..Y__R.S a f0!':'lato objeto o ~uto
cuando es traducido a binario. _.......... ...-
,AQ ,f UVO
s
>
-" :~u~scritura-!!. ..!!!LPfQg.!!l.ma en formato simblico_en. l~nll11aje......ens.lID.ll..Q.f_.!!.e~E-rUormato_.J estdngido. y..
podemos dividir cada sentecla--en- cuatro campOs: (1) etiqueta, (2) nemotcnlco, (3r'operando y (4)
comentarios. ... -_.._.'" . . .. , -" -_ ..-.-
(1) Etiqueta: '. .; r .; . 'J' " Se asocia a una direccin de memoria y el nombre puede ser utilizado
para referenciaf" 'esa posicin de memoria (por ejemplo, para saltar a esa posicin o buscar algn valor
almacenado allf) .
(2) Nemotcnlco: es un cdigo simblico exacto que proporciona el fabricante. Indica la Instruccin u
operacin que se desea realizar (ADD, LOPO,etc) ..
(3) Operando: contiene Informacin sobre registros, datos o direcciones asociados con la operacin.
(4) Comentario: no es evaluado por el ensamblador y es usado para clarificar las operaciones al
proaramador.
1'./ '7
gon -los tres _ primeros. .campos. el ensamblador genera el.J en91.!aj!; L.correcto .de_mquln!L!e~Uzando
h~\ .!~mente la slgul~f!te .tarea: asocia ciid a' etqefalif'Clireccl6n correspondiente generando una la61aoe
referenda:- reemplaza cada nemotcnlco por su valor blnario y cada operando por su direccin o valor blnario,
en caso de ser un nombre de etiqueta, la direccin correspondiente la toma de la tabla de referencia, asigna
acada operacin-operando posiciones consecutivas de memoria.
r=-
(\
' Tambin 'reserva espacio para los operandos, recuerda el punto o direccin de arranque del programa,
optimiza el programa agregando, modificando la secuencia de ejecucin de las Instrucciones, etc. Algunas de
estas funciones se pueden indicar mediante parmetros y/o pseudolnstrucciones (nsruccione,
ensamblador) .
<,
'-~
S. '
e
e
,,-
Las instrucCiones de una mquina queda definido en su microprograma, por lo tanto es posible cambiar
el conjunto de instrucciones de una CPU simplemente alterando el contenido de la memoria de los
mlcroprogramas. Esto ofrece una gran flexibilidad.
Dado que la modificacin de los mlcroprogramas es muy poco frecuente, usualmente se- utilizan
memorias de slo lectura (ROM) para este propsito.
Generalmente hay un bus separado para la comunicacin entre la CPU y la memoria de los
microprogramas.
Como la ejecucin de una instruccin de mquina implica varios accesos a la memoria de
microinstrucciones, el tiempo de acceso de sta J uega un papel muy importante en la determinacin del /
tiempo total de ejecucin de cada instruccin.
/ 24. Se desea gmerar el cdigo de Hammlng a palabras de 20 dlgitos que deben ser transmitidas. Decir cuntos
\ dfgltos se deben agregar como redundancia ycuntos dlgitos tendr el nuevo Cdigoa transmitir.
-
-:M f\ ULQ
i
-
e
,--,Deben agregarse 5drgitos como redundancia y se transmitirn 25b l s.
-25'; Gl" afique' cmo est bsicamente construida una memoria ROM, clasifique al circuito como Combinacional o
J
Secuencial ydiga porque la misma es no-voltil.
La memoria ROM es no-voitil porque su contenido no se borra aunque se desconecte la amentacn. En
esta memoria se almacenan en forma permanente programas y datos que residen en el sistema y que no
deben cambiar cuando se corta la comente. Se trata de un circufto comblnaclonal y sus salidas dependern
de la direccin que entra y es decodiflcada.' '
,r'ngln.O,
~
Puntos Importantes a tener en cuenta:
2" n + p + 1
2" n + 21
rengln 1
i>;::i!:( .\ ; ; ~',::::\ '\ <" ,;;l"_t;'1' -
.~~~. ')
11.
" 80'
9
DeodiJ .
{ de-4:
SI n=4 16226 (falso)
Sin =5 32 27
Sin=6 64~28(nos pasamos)
~d d :
l J . l
f Vc o
~
J _~~C ~;
+> / cc'
~.
~
D!l..
. ,reriglo,ri'2
s / s
-------- .
-----
.renal~:}
Direccin Datos
Al PvJ
D3 02 D, Do
O O 1 O 1 O
O 1 1 O O 1
1 O 1 1 1 O
1 1 O 1 1 " 1 ,
!
/
" J 'o VJ l '2l? o~' \f )-\,S;7 O '/ l\Ap \ fI(l
'o -a--+WDp?l\~} S05\nd WV: ; >..\oy' O~ \1? 0\1; :) \ }(l '(}-tWOJ ~ 'llt-!.\'01J ~0'$ ~
.rCV+Slt~j 1J J ..\.:'Vv
o
~J 1)lsWPj .+ \Q\J' ( l..Q ') 1~.P1O "17!+~V-" i C~~'O-~0 ~(\ s 3
I ?
1J ,,000001Ud C J O c'J 'J ~1."'" '\9\1(' S'd 110 0 ' - 9'