Está en la página 1de 5

IMPLEMENTACIN DE MDULOS IP

C. Bez, A. Crdenas, A. Gonzlez, E. Segovia


Universidad de las Fuerzas Armadas
Quito- Ecuador

Abstract En este trabajo se presentar una
descripcin del proceso para la implementacin de
Mdulos IP en un proyecto Xilins, la comparacin
de los mdulos IP existentes en diferentes FPGA,
adems se realizara una aplicacin ilustrativa.

Palabras claves FPGA, Mdulos IP,SPARTAN 3E-
500 .

I. INTRODUCCIN

Los bloques de propiedad intelectual o IP cores
(Intellectual Property) son bloques de lgica o de datos
que se utiliza en la fabricacin de una matriz de puertas
programables (FPGA) o un circuito integrado de
aplicacin especfica ( ASIC ) para un producto.


II. DESARROLLO DEL ARTCULO

A. FPGA

Ilustracin 2 Caractersticas FPGA

Ilustracin 3 Familias FPGA de XILINX








FPGA

Es un dispositivo
semiconductor
que contiene
bloques de logica.
se utilizan en
aplicaciones
similares a
los ASICs sin
embargo son
ms lentas
tienen la ventaja
de ser
reprogramable
las FPGA
surgen como
una evolucin
de las PAL y
los CPLD.
Ilustracin 4 Spartan 3E 500
Ilustracin 1 Software ISE deXILINX
B. Componentes IP (IP cores)


Ilustracin 5 Mdulos de Propiedad Intelectual


Ilustracin 6 Tipos de IP

Los dispositivos FPGA que contienen procesadores
integrados y otras funciones implementadas en forma
de mdulos de hardware (hard-core) y de mdulos de
software (soft-core) se conocen con el nombre de
dispositivos FPGA de plataforma.


C. Proceso Para La Implementacin De Mdulos
Ip Xilinx.
Al crear IP, el software principal generador produce
una combinacin de los siguientes archivos y los
coloca en el directorio especificado para su uso en su
proyecto ISE:

Ilustracin 7 Archivos Generados por los mdulos IP

Por defecto, cuando se crea un nuevo ncleo
CORE Generator, los archivos principales se colocan
en un subdirectorio del directorio principal del
proyecto denominado ipcore_dir.

D. Proceso para agregar CORE Generator IP a
un proyecto

El archivo de origen XCO se debe agregar al proyecto
para ser compilado correctamente en el diseo durante
la sntesis y aplicacin.
El archivo de origen se agrega al proyecto y el archivo
aparece en el panel Jerarqua del panel Diseo de
forma predeterminada, los archivos de origen se
analizan cuando se agregan al proyecto y se muestran
jerrquicamente.
El orden de compilacin enviado a la sntesis se
determina automticamente en funcin de la jerarqua
de los archivos de origen.
El archivo tambin aparece en el panel Archivos, que
proporciona una vista de lista ordenada de todas las
fuentes en su proyecto.
Si el archivo de origen que ha aadido se refiere a los
archivos que no se han agregado al proyecto, los
nombres de archivo aparecen en la jerarqua de diseo
como archivos indefinidos Imagen. Debe agregar los
archivos de referencia al proyecto para el software ISE
para rastrear cambios en los archivos.
Dentro de
una FPGA se
puede incluir
la
funcionalidad
de varios
circuitos
integrados la
cual puede
ser
desarrollada
uno mismo o
adquirida a
travs de
terceros.
Debido a que
estas
funcionalidad
es son como
componentes
electrnicos,
pero sin su
parte fsica,
se les suele
llamar
componentes
virtuales.
En la
industria se
les conoce
como
bloques de
propiedad
intelectual o
IP cores
(Intellectual
Property).
TIPOS DE IP
CORES
Soft-Core Cdigo sintetizable.
Hard-Core Descripcin fsica.
Firm-Core
Puede ser modificado en
bibliotecas.
XCO
EDN / NGC
SYM
VHO o VEO archivos de plantilla
Archivos de contenedor VHD o simulacin V
Los archivos de cdigo fuente de VHD o V
XISE, ISE, y los archivos de proyecto Gise

Figura 1. Tecnologas de Circuitos Integrados

Si ha generado el archivo de origen mediante el
Asistente para nuevo origen y seleccionados Aadir al
Proyecto, no es necesario agregar el archivo fuente al
proyecto; se aade automticamente a su proyecto.
E. Categoras disponibles en XILINX ISE
El software Xilinx Ise nos muestra una amplia gama de
categoras de mdulos de propiedad intelectual


Ilustracin 8 Categoras de los mdulos IP en XILINX ISE


III. ANALISIS DE RESULTADOS

El estudio de los mdulos de propiedad
intelectual en varios tipos de procesadores
para FPGA nos muestra que los mdulos IP se
diferencian entre dispositivos de diferentes
familias, es decir que las FPGA que
pertenecen a la Spartan 3E comparten la
mayora de mdulos IP en sus distintas
procesadores con muy pocas diferencias,
mientras que comparados con la familia
Virtex existen muchas diferencias en los
mdulos IP.


Crear un nuevo
proyecto
Escogemos la
configuracin de
nuestra FPGA
En la Ventana New
Source Wizard
seleccionamos la
opcin IP core y le
damos un nombre a
nuestro proyecto.
Escogemos el IP
core que queremos
usar y damos clic
en Aceptar
En la ventana de
Configuracin de la
IP escogida,
establecemos los
parmetros que
necesitemos para
nuestra aplicacin
Al crearse el
software principal
generador produce
una combinacin
de varios archivos
y los coloca en el
directorio
especificado para
su uso en su
proyecto ISE.
Luego creamos un
nuevo modelo
VHDL
Configuramos la
interface para que
se comunique con
la IP.
Abrimos el archivo
.vho que se genera
en la ipcore_dir y
se copia la
declaracin del
componente y la
instanciacin.
Luego se realiza la
sntesis, se asignan
las direcciones de
la FPGA y se graba
el proyecto.
En este proyecto realizamos una aplicacin
ilustrativa con mdulos IP en ISE, el cual
realiza la suma de dos nmeros que son
arreglos de dos bits con ayuda del mdulo IP
Adder Sustracter y muestra la salida en los
leds de la FPGA SPARTAN 3E-500.


Ilustracin 9 Simulacin en VHDL

IV. CONCLUSIONES
La gran ventaja de trabajar con IP-Cores es
que reduce considerablemente el tiempo al
diseador a la hora de realizar proyectos de
gran envergadura
En un FPGA se puede incluir la funcionalidad
de varios circuitos integrados. Esta
funcionalidad puede ser desarrollada por el
mismo equipo de trabajo o adquirida a travs
de un tercero. Debido a que estas
funcionalidades son como componentes
electrnicos, pero sin su parte fsica, se los
suele llamar componentes virtuales o
Propiedad Intelectual IP.
Al crear un nuevo ncleo CORE Generator,
los archivos principales se colocan en un
subdirectorio del directorio principal del
proyecto denominado ipcore_dir; con estos
archivos podemos compilar correctamente el
diseo durante la sntesis y la aplicacin.

V. REFERENCIAS
Alonso, A. B. (02 de 2010). Recuperado el 13
de 06 de 2014, de
http://deeea.urv.cat/public/PROPOSTES/pub/
pdf/1453pub.pdf
Bermudez, R. (s.f.). Obtenido de
https://docs.google.com/viewer?a=v&pid=site
s&srcid=ZGVmYXVsdGRvbWFpbnxtaWtyb
2VsZWN0cm9uaWNhfGd4OjMxNWQwMT
E3ZDJkZjg2Mw
Dias, M. J. (s.f.). Obtenido de
file:///C:/Users/AaNnDdRrEeSs/Downloads/D
isenoMicro6-Modulos2013.pdf
Instituto de Microelectronica de Sevilla. (s.f.).
Desarrollo de Modulos IP. Obtenido de
file:///C:/Users/AaNnDdRrEeSs/Downloads/D
esarrollo%20de%20m%C3%B3dulos.pdf
ISE. (s.f.). Recuperado el 14 de 06 de 2014, de
http://www.xilinx.com/support/documentation
/sw_manuals/xilinx11/ise_c_using_coregen_i
p.htm
XILINX. (s.f.). Recuperado el 14 de junio de
2014, de
http://www.xilinx.com/products/intellectual-
property/index.htm
XILINX. (s.f.). Recuperado el 14 de 06 de
2014, de
http://www.xilinx.com/support/index.html/con
tent/xilinx/en/supportNav/ip_documentation.h
tml

Autores
Cindy Alejandra Bez Rivera:
Nacin en Ibarra el 17 de
Septiembre de 1992, realizo sus
estudios en la Unidad Educativa
Sagrado Corazn de Jess,
obteniendo su ttulo de Bachiller en
Especialidad Fsico Matemtico en
el 2010; actualmente cursa sexto
semestre de la carrera de Ingeniera Electrnica
Automatizacin y Control en la Escuela Politcnica del
Ejercito.

Mara Andrea Crdenas
Obando naci en Quito,
Ecuador el 20 de Agosto del
1992. Realiz sus estudios
primarios y secundarios en
Unidad Educativa La Salle,
obteniendo su ttulo de bachiller General. Actualmente
est cursando sexto nivel de Ingeniera Electrnica,
Automatizacin y Control en la Universidad de las
Fuerzas Armadas ESPE.
Actualmente no ejerce ningn trabajo remunerado
debido a sus estudios.

Andrs Ricardo Gonzlez
Fernndez naci en Quito el
28 de agosto de 1992. Realizo
sus estudios primarios hasta
quinto de bsica en la Escuela
FAE, termin la primaria en
la Escuela Misin Geodsica.
Sus estudios de Bachillerato los realiz en el Colegio
Tcnico Experimental de Aviacin Civil (COTAC)
obteniendo el ttulo de Bachiller en Fsico Matemtico.
Actualmente cursa sus estudios en la Escuela
Politcnica del Ejrcito en la carrera de Ing.
Electrnica en Telecomunicaciones.

Edison Ramiro Segovia
Vega naci en Quito-
Ecuador, el 30 de Mayo de
1992. Se gradu en el
Colegio Tcnico Aeronutico
Experimental de Aviacin
Civil en el ao 2010 de
bachiller Fsico Matemtico.
Actualmente se halla cursando el sexto nivel de
ingeniara Electrnica en Automatizacin y Control, en
la ESPE.
Actualmente no ejerce ningn trabajo remunerado
debido a sus estudios.