Está en la página 1de 2

PIE1 Register

El registro PIE1 contiene los bits de habilitacin de interrupciones perifricas.



Leyenda: (-) Bit no implementado, (R/W) - Bit de lectura/escritura, (0) Despus del reinicio, el bit se pone a
cero
ADIE - A/D Converter Interrupt Enable bit (bit de habilitacin de interrupciones del
convertidor A/D)
o 1 - Habilita la interrupcin ADC.
o 0 - Deshabilita la interrupcin ADC.
RCIE - EUSART Receive Interrupt Enable bit (bit de habilitacin de interrupciones de
recepcin del EUSART)
o 1 - Habilita la interrupcin de recepcin del EUSART.
o 0 - Deshabilita la interrupcin de recepcin del EUSART.
TXIE - EUSART Transmit Interrupt Enable bit (bit de habilitacin de interrupciones de
transmisin del EUSART)
o 1 - Habilita la interrupcin de transmisin del EUSART.
o 0 - Deshabilita la interrupcin de transmisin del EUSART.
SSPIE - Master Synchronous Serial Port (MSSP) Interrupt Enable bit (bit de habilitacin
de la interrupcin del puerto serie sncrono maestro (MSSP) habilita generar una peticin
de interrupcin despus de cada transmisin de datos por el mdulo de comunicacin serie
sncrona (modo SPI o I2C).
o 1 - Habilita la interrupcin del MSSP.
o 0 - Deshabilita la interrupcin del MSSP.
CCP1IE - CCP1 Interrupt Enable bit bit de habilitacin de la interrupcin del mdulo 1 de
Comparacin/Captura/PWM - CCP1) permite generar una peticin de interrupcin en el
mdulo CCP1 utilizado para procesamiento de la seal PWM.
o 1 - Habilita la interrupcin CCP1.
o 0 - Deshabilita la interrupcin CCP1.
TMR2IE - TMR2 to PR2 Match Interrupt Enable bit (bit de habilitacin de la interrupcin
de igualdad entre TMR2 y PR2)
o 1 - Habilita la interrupcin de igualdad entre TMR2 y PR2
o 0 - Deshabilita la interrupcin de igualdad entre TMR2 y PR2
TMR1IE - TMR1 Overflow Interrupt Enable bit (bit de habilitacin de la interrupcin de
desbordamiento del temporizador Timer1) habilita generar una peticin de interrupcin
despus de cada desbordamiento en el registro del temporizador Timer1, o sea el contador
se pone a cero.
o 1 - Habilita la interrupcin por desbordamiento en el registro TMR1.
o 0 - Deshabilita la interrupcin por desbordamiento en el registro TMR1.
Vamos a hacerlo en mikroBasic...
' El comparador C2 se configura para utilizar los pines RA0 y RA2 como
entradas. Al producirse
' un cambio en la salida del comparador, el pin de salida PORTB.1 cambia
el estado lgico en
' la rutina de interrupcin.

dim unsigned short cnt ' Definir la variable cnt
sub procedure interrupt ' Inicio de la rutina de interrupcin
cnt = cnt + 1 ' Al producirse una interrupcin, la cnt se
incrementa por 1
PIR1.TMR1IF = 0 ' El bit TMR1IF se reinicia
TMR1H = 0x80 ' A los registros del temporizador TMR1H y
TMR1L se les
TMR1L = 0x00 ' devuelven sus valores iniciales
end sub

main:
ANSEL, ANSELH = 0 ' Todos los pines de E/S se configuran como
digitales
T1CON = 1 ' Encender el temporizador Timer1
PIR1.TMR1IF = 0 ' El bit TMR1IF se pone a cero
TMR1H = 0x80 ' Establecer los valores iniciales para el
temporizador Timer1
TMR1L = 0x00
PIE1.TMR1IE = 1 ' Habilitar la interrupcin al producirse un
' desbordamiento en el Timer1

cnt = 0 ' Reiniciar la variable cnt
INTCON = 0xC0 ' Habilitar la interrupcin (los bits GIE y
PEIE)
...