STEP 7 - Sistema de Automatización - S7-400H - Sistemas de Alta Disponibilidad

Prlogo, ndice
Sistemas de automatizacin de
alta disponibilidad
1
Posibilidades de configuracin
del S7-400H
2
Primeros pasos
3
Estructura de una CPU 41x-H
4
S7-400H en el modo de Profibus
DP
5
Estados de sistema y de opera-
cin del S7-400H
6
Acoplamiento y sincronizacin
7
Utilizar la periferia en el S7-400H
8
Funciones de comunicacin
9
Configuracin mediante STEP 7
10
Fallo y sustitucin de componen-
tes con la instalacin en marcha
11
Modificaciones con la instalacin
en marcha
12
Mdulo de sincronizacin
13
Tiempos de ciclo y de respuesta
del S7-400
14
Datos tcnicos
15
Anexos
Glosario, ndice alfabtico
Edicin 04/2005
Sistema de automatizacin
S7-400H
Sistemas de alta disponibilidad
Manual
SIMATIC
Referencia del manual:
6ES7988-8HA11-8DA0
A5E00267698-02
!
Peligro
Significa que, si no se adoptan las medidas preventivas adecuadas se producir la muerte, o bien lesiones
corporales graves.
!
Advertencia
Significa que, si no se adoptan las medidas preventivas adecuadas puede producirse la muerte o bien lesiones
corporales graves.
!
Precaucin
Con tringulo de advertencia significa que si no se adoptan las medidas preventivas adecuadas, pueden
producirse lesiones corporales.
Precaucin
Sin tringulo de advertencia significa que si no se adoptan las medidas preventivas adecuadas, pueden
producirse daos materiales.
Atencin
Significa que puede producirse un resultado o estado no deseado si no se respeta la consigna de seguridad
correspondiente.
Si se dan varios niveles de peligro se usa siempre la consigna de seguridad ms estricta en cada caso. Si en una
consigna de seguridad con tringulo de advertencia se alarma de posibles daos personales, la misma consigna
puede contener tambin una advertencia sobre posibles daos materiales.
Personal cualificado
El equipo/sistema correspondiente slo deber instalarse y operarse respetando lo especificado en este
documento. Slo est autorizado a intervenir en este equipo el personal cualificado. En el sentido del manual se
trata de personas que disponen de los conocimientos tcnicos necesarios para poner en funcionamiento,
conectar a tierra y marcar los aparatos, sistemas y circuitos de acuerdo con las normas estndar de seguridad.
Uso conforme
Considere lo siguiente:
!
Advertencia
El equipo o los componentes del sistema slo se podrn utilizar para los casos de aplicacin previstos en el
catlogo y en la descripcin tcnica, y slo asociado a los equipos y componentes de Siemens y de tercera que
han sido recomendados y homologados por Siemens.
El funcionamiento correcto y seguro del producto presupone un transporte, un almacenamiento, una instalacin y
un montaje conforme a las prcticas de la buena ingeniera, as como un manejo y un mantenimiento rigurosos.
Marcas registradas
Todos los nombres marcados con son marcas registradas de Siemens AG. Los restantes nombres y designa-
ciones contenidos en el presente documento pueden ser marcas registradas cuya utilizacin por terceros para
sus propios fines puede violar los derechos de sus titulares.
Consignas de seguridad
Este manual contiene las informaciones necesarias para la seguridad personal as como para la prevencin
de daos materiales. Las informaciones para su seguridad personal estn resaltadas con un tringulo de
advertencia; las informaciones para evitar nicamente daos materiales no llevan dicho tringulo. De acuerdo
al grado de peligro las consignas se representan, de mayor a menor peligro, como sigue:
Hemos comprobado la concordancia del contenido de esta
publicacin con el hardware y el software descritos. Sin em-
bargo, como es imposible excluir desviaciones, no podemos
hacernos responsable de la plena concordancia. El contenido
de esta publicacin se revisa peridicamente; si es necesario,
las posibles correcciones se incluyen en la siguiente edicin.
Exencin de responsabilidad Copyright Siemens AG 2005 All rights reserved
La divulgacin y reproduccin de este documento, as como
el uso y la comunicacin de su contenido, no estn
autorizados, a no ser que se obtenga el consentimiento
expreso para ello. Los infractores quedan obligados a la
indemnizacin por daos y perjuicios. Se reservan todos los
derechos, enparticular parael casodeconcesin depatentes
o de modelos de utilidad.
Siemens AG
Bereich Automation and Drives
Geschaeftsgebiet Industrial Automation Systems
Postfach 4848, 90327 Nuernberg
Siemens AG 2005
Sujeto a cambios sin previo aviso.
Siemens Aktiengesellschaft 6ES7988-8HA11-8DA0
iii
Sistema de automatizacin S7-400H Sistemas de alta disponibilidad
A5E00267698-02
Prlogo
Finalidad del manual
En este manual podr consultar el manejo, la descripcin de las funciones del S7-400H y
sus datos tcnicos.
El montaje y cableado del S7-400H con estos (y otros) mdulos se describe en el manual de
configuracin e instalacin del sistema.
Conocimientos bsicos necesarios
Para una mejor comprensin del manual se recomienda tener conocimientos generales en
el sector de la automatizacin.
Asimismo se requiere experiencia en el uso de ordenadores o medios de trabajo similares a
PCs (p. ej. con unidades de programacin) basados en el sistema operativo Windows 2000
o XP. Puesto que el sistema de automatizacin S7-400H se configura con el software bsico
STEP 7, tambin se requieren conocimientos de este software. Dichos conocimientos se
proporcionan en el manual Programar con STEP 7.
Lea las indicaciones de seguridad para autmatas que figuran en el anexo del manual del
Sistema de automatizacin S7-400, Configuracin e instalacin, especialmente cuando el
S7-400H deba ser utilizado en reas de peligro.
mbito de validez del manual
El presente manual rige para los componentes siguientes:
CPU 414-4H 6ES7 414-4HJ04-0AB0 a partir de la versin de firmware V4.0.x
CPU 417-4H 6ES7 417-4HL04-0AB0 a partir de la versin de firmware V4.0.x
Versiones necesarias y/o nmeros de referencia de componentes del sistema
importantes
Componente del sistema Versin necesaria y/o nmero de referencia
STEP 7 A partir de la versin V 5.2 SP1 HF3 con hardware actualizado
Maestro externo en el
PROFIBUS DP
CP443 5 E t d d
Nmero de referencia 6GK7443-5DX02-0XE0 a partir de la versin
de hardware 2 y la versin de firmware 3.2
CP443-5 Extended
de hardware 1 y la versin de firmware 5.0
de hardware 1 y la versin de firmware 6.0.31
Prlogo
iv
A5E00267698-02
Componente del sistema Versin necesaria y/o nmero de referencia
Mdulos interfase para
esclavos DP IM 153-2 e IM
153-2FO
IM 153-2: 6ES7 153-2AA02-0XB0 a partir de la versin 7
IM 153-2: 6ES7 153-2BA00-0XB0 a partir de la versin 1
IM 153-2FO: 6ES7 153-2AB01-0XB0 a partir de la versin 6
IM 153-2FO: 6ES7 153-2AB02-0XB0 a partir de la versin 1
Acoplador DP/PA o Y-Link
IM 157
6ES7 157-0AA81-0XA0 a partir de la versin 1 y la versin de
firmware 3.1
6ES7 157-0AA82-0XA0 a partir de la versin 1 y la versin de
firmware 4.0
Mdulo de comunicacin
CP443-1 (Industrial Ethernet,
TCP / ISO T t)
6GK7443-1EX10-0XE0 a partir de la versin de hardware 1 y la
versin de firmware V2.5.5
TCP / ISO-Transport)
6GK7443-1EX11-0XE0 a partir de la versin de hardware 1 y la
versin de firmware V2.5.5
CP443-5 Basic (PROFIBUS;
funciones S7)
6GK7443-5FX01-0XE0 a partir de la versin de hardware 2 y la
versin de firmware 3.2
Atencin
Los diversos mdulos pueden tener limitaciones adicionales. Consulte a este respecto las
informaciones de los productos correspondientes y las FAQs, as como el boletn de
SIMATIC NET actual.
Instalar actualizaciones de hardware de STEP 7
Adems de STEP 7 se requiere una actualizacin del hardware. sta puede descargarse de
Internet directamente desde STEP 7. A este efecto, bajo STEP 7 --> Configurar hardware,
elija el comando de men Herramientas --> Instalar actualizaciones HW.
Homologaciones y certificaciones
Para ms informacin sobre las homologaciones y normas que cumple este sistema,
consulte el manual de referencia Sistema de automatizacin S7-400, Datos de los mdulos
captulo 1.1, normas y homologaciones.
Catalogacin en el conjunto de la documentacin
Este manual se puede pedir por separado (nmero de referencia: 6ES7988-8HA11-8AA0).
Tambin se suministra como manual electrnico en el CD del producto STEP 7.
Prlogo
v
A5E00267698-02
Ayuda en pantalla
Adicionalmente al manual, para la aplicacin del software obtendr Ud. una asistencia
detallada mediante la Ayuda en pantalla integrada en el software.
Se tiene acceso a este sistema de ayuda a travs de varias interfases:
En el men Ayuda hay disponibles varios comandos de men: Con Temas de Ayuda se
abre el ndice de la ayuda. La Ayuda en pantalla de los sistemas de alta disponibilidad se
describe bajo Configurar sistemas de alta disponibilidad.
Bajo Utilizar la ayuda aparecen instrucciones detalladas para el manejo de la Ayuda en
pantalla.
La ayuda contextual ofrece informaciones sobre el contexto actual, p. ej. para un cuadro
de dilogo abierto o una ventana activa. Para acceder a ella, haga clic en el botn
Ayuda o pulse la tecla F1.
La barra de estado ofrece otra forma de ayuda contextual. Para cada comando de men
se indica aqu una breve explicacin tan pronto como el puntero del ratn se halle sobre
el comando de men.
Tambin para los smbolos en la barra de herramientas se visualiza una breve aclaracin
si se mantiene el puntero del ratn un corto tiempo sobre los mismos.
Si Ud. prefiere leer en papel las informaciones de la Ayuda en pantalla, puede asimismo
imprimir determinados temas auxiliares o libros, o bien la ayuda entera.
Gua a travs del manual
Para facilitar al usuario el acceso rpido a informaciones especficas, el presente manual
incluye las siguientes ayudas:
Al principio del manual se encuentra unndice general completo y una relacin de todas
las figuras y tablas incluidas en el mismo.
En los apartados y captulos aparecen en el lado izquierdo de cada pgina informaciones
generales sobre el contenido del prrafo en cuestin.
A continuacin de los anexos figura un glosario, en el que se describen trminos tcnicos
importantes utilizados en el manual.
Al final del manual se incluye un ndice alfabtico extenso para acceder rpidamente a la
informacin deseada.
Prlogo
vi
A5E00267698-02
Reciclaje y gestin de residuos
El sistema S7-400H es reciclable gracias a que sus componentes son poco
contaminantes. Para reciclar y desechar los aparatos antiguos respetando el medio
ambiente, pngase en contacto con un centro de gestin de residuos autorizado.
Asistencia adicional
Si tiene preguntas relacionadas con el uso de los productos descritos en el manual a las
que no encuentre respuesta, dirjase a la sucursal o al representante ms prximo de
Siemens, en donde le pondrn en contacto con el especialista.
Encontrar a su persona de contacto en la pgina de Internet:
http://www.siemens.com/automation/partner
Encontrar una gua sobre el conjunto de la informacin tcnica correspondiente a los
distintos productos y sistemas SIMATIC en la pgina de Internet:
http://www.siemens.com/simatic-tech-doku-portal
Encontrar el catlogo y el sistema de pedidos on-line en:
http://mall.automation.siemens.com
H/F Competence Center
El HF
Competence Center, con sede en Nuremberg, ofrece un workshop especial sobre los
sistemas de automatizacin de alta disponibilidad SIMATIC S7. Adems, el H/F
Competence Center le ayudar en la configuracin y puesta en marcha as como a
solucionar cualquier tipo de problemas que puedan surgir en la planta.
Telfono: +49 (911) 895--4759
Fax: +49 (911) 895--4519
E-mail: HF--CC@siemens.com
Centro de formacin SIMATIC
Para ofrecer a nuestros clientes un fcil aprendizaje de los sistemas de automatizacin
SIMATIC S7, les ofrecemos distintos cursillos de formacin. Dirjase a su centro de
formacin regional o a la central en D 90327 Nrnberg.
Telfono: +49 (911) 895-3200.
Internet: http://www.sitrain.com
Prlogo
vii
A5E00267698-02
Technical Support
Podr acceder al Technical Support de todos los productos de A&D
a travs del formulario de Internet para el Support Request
http://www.siemens.com/automation/support-request
Telfono: + 49 180 5050 222
Fax: + 49 180 5050 223
Encontrar ms informacin sobre nuestro Technical Support en la pgina de Internet:
http://www.siemens.com/automation/service.
Service & Support en Internet
Adems de nuestra documentacin, en Internet le ponemos a su disposicin todo nuestro
know-how.
http://www.siemens.com/automation/service&support
En esta pgina encontrar:
Newsletter que le mantendrn siempre al da ofrecindole informaciones de ltima hora
La rbrica Servicios online con un buscador que le permitir acceder a la informacin
que necesita
El Foro en el que podr intercambiar sus experiencias con cientos de expertos en todo
el mundo
El especialista o experto de Automation & Drives de su regin.
Bajo la rbrica Servicios encontrar informacin sobre el servicio tcnico ms prximo,
sobre reparaciones, repuestos etc.
Prlogo
viii
A5E00267698-02
ix
A5E00267698-02
ndice
1 Sistemas de automatizacin de alta disponibilidad 1-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.1 Sistemas de automatizacin redundantes de SIMATIC 1-2 . . . . . . . . . . . . . . . . . . . . .
1.2 Aumento de la disponibilidad en instalaciones 1-4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2 Posibilidades de configuracin del S7-400H 2-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.1 Reglas para el equipamiento de un equipo H 2-3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.2 Sistema bsico del S7-400H 2-3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.3 Periferia para S7-400H 2-5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.4 Comunicacin 2-6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.5 Herramientas para la configuracin y programacin 2-7 . . . . . . . . . . . . . . . . . . . . . . . .
2.6 El programa de usuario 2-8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.7 Documentacin 2-9 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3 Primeros pasos 3-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.1 Requisitos 3-2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2 Instalacin del hardware y puesta en marcha del S7-400H 3-3 . . . . . . . . . . . . . . . . . .
3.3 Ejemplos de reaccin del sistema de alta disponibilidad ante
distintas anomalas 3-5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4 Estructura de una CPU 41x-H 4-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.1 Elementos de mando y sealizacin de las CPUs 4-2 . . . . . . . . . . . . . . . . . . . . . . . . . .
4.2 Funciones de vigilancia de la CPU 4-6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.3 Indicadores de estado y de error 4-8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.4 Leer los datos de servicio 4-11 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.5 Selector de modo 4-12 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.6 Niveles de proteccin 4-13 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.7 Pasos a seguir para el borrado total 4-15 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.8 Ampliacin de la memoria de carga con tarjetas de memoria 4-18 . . . . . . . . . . . . . . . .
4.9 Interfaz multipunto (MPI) 4-23 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.10 Interfaz PROFIBUS DP 4-24 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.11 Parmetros para las CPUs S7-400 4-25 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
ndice
x
A5E00267698-02
5 S7-400H en el modo de Profibus DP 5-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1 CPU 41x-H como maestro PROFIBUS DP 5-2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.1 reas de direccionamiento DP de CPUs 41xH 5-3 . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.2 CPU 41xH como maestro PROFIBUS DP 5-3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.3 Diagnstico de la CPU 41xH como maestro PROFIBUS DP 5-6 . . . . . . . . . . . . . . . .
5.2 Datos coherentes 5-11 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.2.1 Coherencia de los bloques de comunicacin y las funciones 5-12 . . . . . . . . . . . . . . . .
5.2.2 Acceso a la memoria de trabajo de la CPU 5-12 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.2.3 Reglas de coherencia para el SFB 14 GET (Leer variable)
y SFB 15 PUT (Escribir variable) 5-13 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.2.4 Lectura coherente de datos desde un esclavo DP normalizado
y escritura coherente en un esclavo DP normalizado 5-13 . . . . . . . . . . . . . . . . . . . . . . .
5.2.5 Acceso a datos coherentes sin utilizar la SFC 14 o la SFC 15 5-15 . . . . . . . . . . . . . . .
6 Estados de sistema y de operacin del S7-400H 6-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.1 Introduccin 6-2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.2 Estados de sistema del S7-400H 6-5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.3 Estados operativos de las CPUs 6-6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.3.1 Estado operativo STOP 6-8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.3.2 Estado operativo ARRANQUE 6-9 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.3.3 Estados operativos ACOPLAR y SINCRONIZAR 6-9 . . . . . . . . . . . . . . . . . . . . . . . . . .
6.3.4 Estado operativo RUN 6-10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.3.5 Estado operativo PARADA 6-11 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.3.6 Estado operativo BSQUEDA DE ERRORES 6-12 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.4 Autodiagnstico 6-13 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.5 Respuesta dinmica 6-17 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.6 Evaluacin de alarmas de proceso en el sistema S7-400H 6-17 . . . . . . . . . . . . . . . . . .
7 0Acoplamiento y sincronizacin 7-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.1 Repercusiones del acoplamiento y la sincronizacin 7-2 . . . . . . . . . . . . . . . . . . . . . . .
7.2 Condiciones para el acoplamiento y la sincronizacin 7-3 . . . . . . . . . . . . . . . . . . . . . .
7.3 Desarrollo del acoplamiento y la sincronizacin 7-4 . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.3.1 Desarrollo del acoplamiento 7-8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.3.2 Desarrollo de la sincronizacin 7-10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.3.3 Conmutar a una CPU con configuracin modificada o con
capacidad de memoria ampliada 7-13 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.3.4 Bloquear el acoplamiento y la sincronizacin 7-15 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.4 Vigilancia de tiempo 7-16 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.4.1 Respuesta dinmica 7-19 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.4.2 Calcular los tiempos de vigilancia 7-19 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.4.3 Influencias en la respuesta dinmica 7-26 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.4.4 Valores de rendimiento para el acoplamiento y la sincronizacin 7-27 . . . . . . . . . . . . .
7.5 Peculiaridades durante el acoplamiento y la sincronizacin 7-28 . . . . . . . . . . . . . . . . . .
ndice
xi
A5E00267698-02
8 Utilizar la periferia en el S7-400H 8-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.1 Introduccin 8-2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.2 Utilizacin de periferia monocanal unilateral 8-3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.3 Utilizacin de periferia monocanal conmutada 8-5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.4 Conectar la periferia redundante 8-10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.4.1 Calcular el estado de la pasivacin 8-38 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.5 Posibilidades adicionales de conectar la periferia redundante 8-40 . . . . . . . . . . . . . . . .
9 Funciones de comunicacin 9-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.1 Nociones y conceptos fundamentales 9-2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.2 Redes utilizables 9-5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.3 Servicios de comunicacin utilizables 9-5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.4 Comunicacin a travs de enlaces S7 de alta disponibilidad 9-6 . . . . . . . . . . . . . . . . .
9.4.1 Comunicacin entre sistemas de alta disponibilidad 9-7 . . . . . . . . . . . . . . . . . . . . . . . .
9.4.2 Comunicacin entre sistemas de alta disponibilidad y
una CPU de alta disponibilidad 9-10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.4.3 Comunicacin entre sistemas de alta disponibilidad y PCs 9-11 . . . . . . . . . . . . . . . . . .
9.5 Comunicacin a travs de enlaces S7 9-13 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.5.1 Comunicacin a travs de enlaces S7 modo unilateral 9-13 . . . . . . . . . . . . . . . . . . . .
9.5.2 Comunicacin a travs de enlaces S7 redundantes 9-16 . . . . . . . . . . . . . . . . . . . . . . . .
9.5.3 Comunicacin a travs de CP punto a punto en ET200M 9-17 . . . . . . . . . . . . . . . . . . .
9.5.4 Acoplamiento discrecional con sistemas monocanales 9-18 . . . . . . . . . . . . . . . . . . . . .
9.6 Rendimiento de comunicacin 9-19 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10 Configuracin mediante STEP 7 10-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10.1 Configuracin mediante STEP 7 10-2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10.1.1 Reglas para el equipamiento de un equipo H 10-3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10.1.2 Configuracin del hardware 10-3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10.1.3 Parametrizacin de mdulos en un equipo H 10-4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10.1.4 Recomendaciones para ajustar los parmetros de la CPU 10-5 . . . . . . . . . . . . . . . . . .
10.1.5 Configuracin de la red 10-6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10.2 Funciones de la PG en STEP 7 10-7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11 Fallo y sustitucin de componentes con la instalacin en marcha 11-1 . . . . . . . . . . . . . . .
11.1 Fallo y sustitucin de componentes en aparatos centrales y de ampliacin 11-2 . . . .
11.1.1 Fallo y sustitucin de una unidad central de procesamiento (CPU H) 11-2 . . . . . . . . .
11.1.2 Fallo y sustitucin de un mdulo de alimentacin 11-4 . . . . . . . . . . . . . . . . . . . . . . . . . .
11.1.3 Fallo y sustitucin de un mdulo funcional o de entrada/salida 11-5 . . . . . . . . . . . . . . .
11.1.4 Fallo y sustitucin de un mdulo de comunicacin 11-6 . . . . . . . . . . . . . . . . . . . . . . . . .
11.1.5 Fallo y sustitucin de mdulos de sincronizacin o conductores
de fibras pticas 11-7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11.1.6 Fallo y sustitucin de un mdulo interfase IM 460 IM 461 11-10 . . . . . . . . . . . . . . . . .
11.2 Fallo y sustitucin de componentes en la periferia descentralizada 11-11 . . . . . . . . . . .
11.2.1 Fallo y sustitucin de un maestro PROFIBUS DP 11-11 . . . . . . . . . . . . . . . . . . . . . . . . . .
11.2.2 Fallo y sustitucin de un mdulo interfase PROFIBUS DP redundante 11-12 . . . . . . . .
11.2.3 Fallo y sustitucin de un esclavo PROFIBUS DP 11-13 . . . . . . . . . . . . . . . . . . . . . . . . . .
11.2.4 Fallo y sustitucin de cables PROFIBUS DP 11-14 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
ndice
xii
A5E00267698-02
12 Modificaciones con la instalacin en marcha 12-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.1 Modificaciones del hardware posibles 12-2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.2 Inclusin de componentes en PCS 7 12-6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.2.1 PCS 7, paso 1: Modificar el hardware 12-7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.2.2 PCS 7, paso 2: Cambiar offline la configuracin de hardware 12-8 . . . . . . . . . . . . . . . .
12.2.3 PCS 7, paso 3: Detener la CPU de reserva 12-9 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.2.4 PCS 7, paso 4: Cargar la nueva configuracin de hardware en
la CPU de reserva 12-10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.2.5 PCS 7, paso 5: Conmutar a la CPU con configuracin modificada 12-11 . . . . . . . . . . .
12.2.6 PCS 7, paso 6: Pasar al modo redundante 12-12 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.2.7 PCS 7, paso 7: Modificar el programa de usuario y cargarlo 12-13 . . . . . . . . . . . . . . . . .
12.2.8 Inclusin de mdulos interfase en PCS 7 12-14 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.3 Eliminar componentes en PCS 7 12-15 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.3.1 PCS 7, paso I: Cambiar offline la configuracin de hardware 12-16 . . . . . . . . . . . . . . . .
12.3.2 PCS 7, paso II: Modificar el programa de usuario y cargarlo 12-17 . . . . . . . . . . . . . . . . .
12.3.3 PCS 7, paso III: Detener la CPU de reserva 12-18 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.3.4 PCS 7, paso IV: Cargar la nueva configuracin de hardware en
la CPU de reserva 12-18 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.3.5 PCS 7, paso V: Conmutar a la CPU con configuracin modificada 12-19 . . . . . . . . . . .
12.3.6 PCS 7, paso VI: Pasar al modo redundante 12-20 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.3.7 PCS 7, paso VII: Modificar el hardware 12-21 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.3.8 Exclusin de mdulos de interconexin en PCS 7 12-22 . . . . . . . . . . . . . . . . . . . . . . . . .
12.4 Agregar componentes en STEP 7 12-23 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.4.1 STEP 7, paso 1: agregar hardware 12-24 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.4.2 STEP 7, paso 2: Cambiar offline la configuracin del hardware 12-25 . . . . . . . . . . . . . .
12.4.3 STEP 7, paso 3: Ampliar bloques de organizacin y cargarlos 12-25 . . . . . . . . . . . . . . .
12.4.4 STEP 7, paso 4: Detener la CPU de reserva 12-26 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.4.5 STEP 7, paso 5: Cargar la nueva configuracin de hardware en
la CPU de reserva 12-26 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.4.6 STEP 7, paso 6: Conmutar a la CPU con configuracin modificada 12-27 . . . . . . . . . .
12.4.7 STEP 7, paso 7: Pasar al modo redundante 12-28 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.4.8 STEP 7, paso 8: Modificar el programa de usuario y cargarlo 12-29 . . . . . . . . . . . . . . . .
12.4.9 Inclusin de mdulos interfase en STEP 7 12-30 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.5 Eliminar componentes en STEP 7 12-31 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.5.1 STEP 7, paso I: Cambiar offline la configuracin del hardware 12-32 . . . . . . . . . . . . . . .
12.5.2 STEP 7, paso II: Modificar el programa de usuario y cargarlo 12-33 . . . . . . . . . . . . . . . .
12.5.3 STEP 7, paso III: Detener la CPU de reserva 12-34 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.5.4 STEP 7, paso IV: Cargar la nueva configuracin de hardware en
la CPU de reserva 12-34 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.5.5 STEP 7, paso V: Conmutar a la CPU con configuracin modificada 12-35 . . . . . . . . . .
12.5.6 STEP 7, paso VI: Pasar al modo redundante 12-36 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.5.7 STEP 7, paso VII: Modificar el hardware 12-37 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.5.8 STEP 7, paso VIII: Modificar bloques de organizacin y cargarlos 12-38 . . . . . . . . . . . .
12.5.9 Exclusin de mdulos interfase en STEP 7 12-39 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.6 Modificar parmetros de CPU 12-40 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.6.1 Paso A: Modificar offline los parmetros de la CPU 12-41 . . . . . . . . . . . . . . . . . . . . . . . .
12.6.2 Paso B: Detener la CPU de reserva 12-42 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.6.3 Paso C: Cargar la nueva configuracin de hardware en la CPU de reserva 12-42 . . . .
12.6.4 Paso D: Conmutar a la CPU con configuracin modificada 12-43 . . . . . . . . . . . . . . . . . .
12.6.5 Paso E: Pasar al modo redundante 12-44 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
ndice
xiii
A5E00267698-02
12.7 Modificar las memorias de las CPUs 12-45 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.7.1 Ampliar la memoria de carga 12-45 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.7.2 Cambiar el tipo de la memoria de carga 12-47 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.8 Reparametrizar un mdulo 12-50 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.8.1 Paso A: Modificar los parmetros offline 12-51 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.8.2 Paso B: Detener la CPU de reserva 12-51 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12.8.3 Paso C: Cargar la nueva configuracin de hardware en la CPU de reserva 12-52 . . . .
12.8.4 Paso D: Conmutar a la CPU con configuracin modificada 12-53 . . . . . . . . . . . . . . . . . .
12.8.5 Paso E: Pasar al modo redundante 12-54 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13 Mdulos de sincronizacin 13-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.1 Mdulos de sincronizacin para el S7-400H 13-2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.2 Tendido de cables de fibra ptica 13-6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13.3 Seleccionar los cables de fibra ptica 13-9 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14 Tiempos de ciclo y de respuesta del S7-400 14-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.1 Tiempo de ciclo 14-2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.2 Calcular el tiempo de ciclo 14-4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.3 Tiempos de ciclo diferentes 14-8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.4 Carga por comunicacin 14-10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.5 Tiempo de respuesta 14-13 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.6 Calcular los tiempos de ciclo y de respuesta 14-19 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.7 Ejemplos de clculo de los tiempos de ciclo y de respuesta 14-20 . . . . . . . . . . . . . . . . .
14.8 Tiempo de respuesta a alarmas 14-23 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14.9 Ejemplo de clculo del tiempo de respuesta a alarmas 14-25 . . . . . . . . . . . . . . . . . . . . .
14.10 Reproducibilidad de alarmas de retardo y alarmas cclicas 14-26 . . . . . . . . . . . . . . . . . .
15 Datos tcnicos 15-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
15.1 Datos tcnicos de la CPU 414-4H; (6ES7 414-4HJ04-0AB0) 15-2 . . . . . . . . . . . . . . . .
15.2 Datos tcnicos de la CPU 417-4H; (6ES7 417-4HL04-0AB0) 15-6 . . . . . . . . . . . . . . . .
15.3 Tiempos de ejecucin de FCs y FBs para la periferia redundante 15-10 . . . . . . . . . . . .
A Valores caractersticos de los autmatas programables redundantes A-1 . . . . . . . . . . . .
A.1 Conceptos fundamentales A-2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
A.2 Comparacin del MTBF en configuraciones seleccionadas A-7 . . . . . . . . . . . . . . . . . .
A.2.1 Configuraciones de sistema con periferia centralizada A-7 . . . . . . . . . . . . . . . . . . . . . .
A.2.2 Configuraciones de sistema con periferia descentralizada A-8 . . . . . . . . . . . . . . . . . . .
A.2.3 Comparacin entre configuraciones de sistema con comunicacin estndar
y de alta disponibilidad A-11 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
B Modo autnomo B-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
C Transicin de S5-H a S7-400H C-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
C.1 Generalidades C-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
C.2 Configuracin, programacin y diagnstico C-2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
ndice
xiv
A5E00267698-02
D Diferencias entre los sistemas de alta disponibilidad y los sistemas estndar D-1 . . . .
E Mdulos de funcin y de comunicacin utilizables en S7-400H E-1 . . . . . . . . . . . . . . . . . .
F Ejemplos de interconexin para periferia redundante F-1 . . . . . . . . . . . . . . . . . . . . . . . . . . .
F.1 SM 321; DI 16 x DC 24 V, 6ES7 321-1BH02-0AA0 F-2 . . . . . . . . . . . . . . . . . . . . . . . . .
F.2 SM 321; DI 32 x DC 24 V, 6ES7 321-1BL00-0AA0 F-3 . . . . . . . . . . . . . . . . . . . . . . . . .
F.3 SM 321; DI 16 x AC 120/230V, 6ES7 321-1FF00-0AA0 F-4 . . . . . . . . . . . . . . . . . . . . .
F.4 SM 321; DI 8 x AC 120/230 V, 6ES7 321-1FF01-0AA0 F-5 . . . . . . . . . . . . . . . . . . . . .
F.5 SM 321; DI 16 x DC 24V, 6ES7321-7BH00-0AB0 F-6 . . . . . . . . . . . . . . . . . . . . . . . . . .
F.6 SM 321; DI 16 x DC 24V, 6ES7321-7BH01-0AB0 F-7 . . . . . . . . . . . . . . . . . . . . . . . . . .
F.7 SM 326; DO 10 x DC 24V/2A, 6ES7 326-2BF01-0AB0 F-8 . . . . . . . . . . . . . . . . . . . . .
F.8 SM 326; DI 8 x NAMUR, 6ES7 326-1RF00-0AB0 F-9 . . . . . . . . . . . . . . . . . . . . . . . . . .
F.9 SM 326; DI 24 x DC 24 V, 6ES7 326-1BK00-0AB0 F-10 . . . . . . . . . . . . . . . . . . . . . . . . .
F.10 SM 421; DI 32 x UC 120 V, 6ES7 421-1EL00-0AA0 F-11 . . . . . . . . . . . . . . . . . . . . . . . .
F.11 SM 421; DI 16 x DC 24 V, 6ES7 421-7BH01-0AB0 F-12 . . . . . . . . . . . . . . . . . . . . . . . . .
F.12 SM 421; DI 32 x DC 24 V, 6ES7 421-1BL00-0AB0 F-13 . . . . . . . . . . . . . . . . . . . . . . . . .
F.13 SM 421; DI 32 x DC 24 V, 6ES7 421-7BL01-0AB0 F-14 . . . . . . . . . . . . . . . . . . . . . . . . .
F.14 SM 322; DO 8 x DC 24 V/2 A, 6ES7 322-1BF01-0AA0 F-15 . . . . . . . . . . . . . . . . . . . . .
F.15 SM 322; DO 32 x DC 24 V/0,5 A, 6ES7 322-1BL00-0AA0 F-16 . . . . . . . . . . . . . . . . . . .
F.16 SM 322; DO 8 x AC 230 V/2 A, 6ES7 322-1FF01-0AA0 F-17 . . . . . . . . . . . . . . . . . . . .
F.17 SM 322; DO 16 x DC 24 V/10 mA [EEx ib], 6ES7 322-5SD00-0AB0 F-18 . . . . . . . . . .
F.18 SM 322; DO 8 x DC 24 V/0,5 A, 6ES7 322-8BF00-0AB0 F-19 . . . . . . . . . . . . . . . . . . .
F.19 SM 322; DO 16 x DC 24 V/0,5 A, 6ES7 322-8BH00-0AB0 F-20 . . . . . . . . . . . . . . . . . .
F.20 SM 322; AO 8 x 12 Bit, 6ES7 332-5HF00-0AB0 F-21 . . . . . . . . . . . . . . . . . . . . . . . . . . .
F.21 SM 332; AO 4 x 0/4..20 mA [EEx ib], 6ES7 332-5RD00-0AB0 F-22 . . . . . . . . . . . . . . .
F.22 SM 422; DO 16 x AC 120/230 V/2 A, 6ES7 422-1FH00-0AA0 F-23 . . . . . . . . . . . . . . .
F.23 SM 422; DO 32 x DC 24 V/0,5 A, 6ES7 422-7BL00-0AB0 F-24 . . . . . . . . . . . . . . . . . . .
F.24 SM 331; AI 4 x 15 Bit [EEx ib]; 6ES7 331-7RD00-0AB0 F-25 . . . . . . . . . . . . . . . . . . . .
F.25 SM 331; AI 8 x 12 Bit, 6ES7 331-7KF02-0AB0 F-26 . . . . . . . . . . . . . . . . . . . . . . . . . . . .
F.26 SM 331; AI 8 x 16 Bit; 6ES7 331-7NF00-0AB0 F-27 . . . . . . . . . . . . . . . . . . . . . . . . . . . .
F.27 SM 332; AO 4 x 12 Bit; 6ES7 332-5HD01-0AB0 F-28 . . . . . . . . . . . . . . . . . . . . . . . . . . .
F.28 SM 431; AI 16 x 16 Bit, 6ES7 431-7QH00-0AB0 F-29 . . . . . . . . . . . . . . . . . . . . . . . . . . .
Glosario Glosario-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
ndice alfabtico ndice alfabtico-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
ndice
xv
A5E00267698-02
Figuras
1-1 Fines perseguidos con los sistemas de automatizacin de seguridad positiva 1-2 . .
1-2 Soluciones de automatizacin homogneas con SIMATIC 1-4 . . . . . . . . . . . . . . . . . .
1-3 Ejemplo de redundancia en una red sin anomalas 1-5 . . . . . . . . . . . . . . . . . . . . . . . . .
1-4 Ejemplo de redundancia en un sistema 1de2 con anomala 1-5 . . . . . . . . . . . . . . . . .
1-5 Ejemplo de redundancia en un sistema 1de2 con fallo total 1-6 . . . . . . . . . . . . . . . . .
2-1 Esquema general 2-2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2-2 Hardware del sistema bsico S7-400H 2-3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2-3 Documentacin del usuario para sistemas de alta disponibilidad 2-9 . . . . . . . . . . . . .
3-1 Instalacin del hardware 3-3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4-1 Disposicin de los elementos de mando y sealizacin
en las CPUs 414-4H/417-4H 4-2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4-2 Posiciones del selector de modo 4-12 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4-3 Estructura de la tarjeta de memoria 4-18 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5-1 Diagnstico con CPU 41xH 5-8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5-2 Direcciones de diagnstico para el maestro DP y el esclavo DP 5-9 . . . . . . . . . . . . .
6-1 Sincronizacin de los subsistemas 6-3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6-2 Estados de sistema y de operacin del sistema H 6-6 . . . . . . . . . . . . . . . . . . . . . . . . .
7-1 Desarrollo del acoplamiento y la sincronizacin 7-5 . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7-2 Desarrollo de la sincronizacin 7-6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7-3 Ejemplo para la duracin mnima de una seal de entrada durante
la sincronizacin 7-7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7-4 Significado de los tiempos relevantes para la sincronizacin 7-17 . . . . . . . . . . . . . . . .
7-5 Relacin entre el tiempo mnimo de paro de periferia y
el tiempo mximo de bloqueo para los niveles de prioridad > 15 7-21 . . . . . . . . . . . . .
8-1 Concin con periferia monocanal unilateral 8-3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8-2 Periferia monocanal conmutada descentralizada ET 200M 8-6 . . . . . . . . . . . . . . . . . .
8-3 Periferia redundante en los aparatos centrales y de ampliacin 8-10 . . . . . . . . . . . . . .
8-4 Periferia redundante en un esclavo DP unilateral 8-11 . . . . . . . . . . . . . . . . . . . . . . . . . .
8-5 Periferia redundante en un esclavo DP conmutado 8-12 . . . . . . . . . . . . . . . . . . . . . . . .
8-6 Periferia redundante en modo autnomo 8-13 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8-7 Mdulo de entradas digitales de alta disponibilidad en
estructura 1 de 2 con un sensor 8-25 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8-8 Mdulos de entradas digitales de alta disponibilidad en
estructura 1 de 2 con 2 sensores 8-26 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8-9 Mdulos de salidas digitales de alta disponibilidad en estructura 1 de 2 8-26 . . . . . . .
8-10 Mdulos de entradas analgicas de alta disponibilidad en
estructura 1 de 2 con un sensor 8-29 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8-11 Mdulos de entradas analgicas de alta disponibilidad en
estructura 1 de 2 con dos sensores 8-34 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8-12 Mdulos de salidas analgicas de alta disponibilidad en estructura 1 de 2 8-35 . . . . .
8-13 Periferia unilateral y conmutada redundante 8-40 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8-14 Organigrama para el OB1 8-42 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9-1 Ejemplo de un enlace S7 9-3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9-2 Ejemplo de cmo la cantidad de enlaces parciales resultantes
depende de la concin 9-4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9-3 Ejemplo de redundancia mediante sistema de alta disponibilidad
y anillo redundante 9-8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
y sistema de bus redundante 9-8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9-5 Ejemplo de un sistema de alta disponibilidad con redundancia CP adicional 9-9 . . .
9-6 Ejemplo de redundancia mediante sistema de alta disponibilidad y CPU H 9-10 . . . .
y sistema de bus redundante 9-11 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
ndice
xvi
A5E00267698-02
9-8 Ejemplo de redundancia con sistemas de alta disponibilidad,
sistema de bus redundante y redundancia CP en el PC 9-12 . . . . . . . . . . . . . . . . . . . .
9-9 Ejemplo de acoplamiento de sistemas estndar y de alta disponibilidad
en anillo redundante 9-14 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9-10 Ejemplo de acoplamiento de sistemas estndar y de alta disponibilidad
en sistema de bus redundante 9-14 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9-11 Ejemplo de redundancia con sistemas de alta disponibilidad y sistema de
bus redundante en caso de enlaces estndar redundantes 9-16 . . . . . . . . . . . . . . . . . .
9-12 Ejemplo de acoplamiento de un sistema de alta disponibilidad con
un sistema monocanal ajeno 9-17 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9-13 Ejemplo de acoplamiento de un sistema de alta disponibilidad con
un sistema monocanal ajeno 9-18 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9-14 Flujo de datos en la carga por comunicacin (transcurso bsico) 9-19 . . . . . . . . . . . . .
9-15 Tiempo de respuesta en la carga por comunicacin (transcurso bsico) 9-20 . . . . . .
13-1 Interfaz de sincronizacin 13-3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13-2 Instalar cables de fibra ptica a travs de cajas de distribucin 13-13 . . . . . . . . . . . . . .
14-1 Elementos y composicin del tiempo de ciclo 14-3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14-2 Tiempos de ciclo diferentes 14-8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14-3 Tiempo de ciclo mnimo 14-9 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14-4 Frmula: influencia ejercida por la carga por comunicacin 14-10 . . . . . . . . . . . . . . . . . .
14-5 Fraccionamiento de un segmento de tiempo 14-10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14-6 Dependencia entre el tiempo de ciclo y la carga por comunicacin 14-12 . . . . . . . . . . .
14-7 Tiempos de ciclo DP en la red PROFIBUS--DP 14-14 . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14-8 Tiempo de respuesta mnimo 14-15 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14-9 Tiempo de respuesta mximo 14-16 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
A-1 MDT A-3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
A-2 MTBF A-4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
A-3 Common Cause Failure (CCF) A-5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
A-4 Disponibilidad A-6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
B-1 Resumen: Estructura del sistema para realizar modificaciones con
la instalacin en marcha B-5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
F-1 Ejemplo de interconexin del SM 321; DI 16 x DC 24 V F-2 . . . . . . . . . . . . . . . . . . . . .
F-2 Ejemplo de interconexin del SM 321; DI 32 x DC 24 V F-3 . . . . . . . . . . . . . . . . . . . . .
F-3 Ejemplo de interconexin SM 321; DI 16 x AC 120/230 V F-4 . . . . . . . . . . . . . . . . . . .
F-4 Ejemplo de interconexin SM 321; DI 8 x AC 120/230 V F-5 . . . . . . . . . . . . . . . . . . . .
F-5 Ejemplo de interconexin SM 321; DI 16 x DC 24V F-6 . . . . . . . . . . . . . . . . . . . . . . . .
F-6 Ejemplo de interconexin SM 321; DI 16 x DC 24V F-7 . . . . . . . . . . . . . . . . . . . . . . . .
F-7 Ejemplo de interconexin SM 326; DO 10 x DC 24V/2A F-8 . . . . . . . . . . . . . . . . . . . .
F-8 Ejemplo de interconexin SM 326; DI 8 x NAMUR F-9 . . . . . . . . . . . . . . . . . . . . . . . . .
F-9 Ejemplo de interconexin SM 326; DI 24 x DC 24 V F-10 . . . . . . . . . . . . . . . . . . . . . . . .
F-10 Ejemplo de interconexin SM 421; DI 32 x UC 120 V F-11 . . . . . . . . . . . . . . . . . . . . . . .
F-11 Ejemplo de interconexin SM 421; DI 16 x 24 V F-12 . . . . . . . . . . . . . . . . . . . . . . . . . . .
F-14 Ejemplo de interconexin SM 322; DO 8 x DC 24 V/2 A F-15 . . . . . . . . . . . . . . . . . . . .
F-15 Ejemplo de interconexin SM 322; DO 32 x DC 24 V/0,5 A F-16 . . . . . . . . . . . . . . . . .
F-16 Ejemplo de interconexin SM 322; DO 8 x AC 230 V/2 A F-17 . . . . . . . . . . . . . . . . . . .
F-17 Ejemplo de interconexin SM 322; DO 16 x DC 24 V/10 mA [EEx ib] F-18 . . . . . . . . .
F-18 Ejemplo de interconexin SM 322; DO 8 x DC 24 V/0,5 A F-19 . . . . . . . . . . . . . . . . . . .
F-20 Ejemplo de interconexin SM 332; AO 8 x 12 Bit F-21 . . . . . . . . . . . . . . . . . . . . . . . . . .
F-21 Ejemplo de interconexin SM 332; AO 4 x 0/4..20 mA [EEx ib] F-22 . . . . . . . . . . . . . .
F-22 Ejemplo de interconexin SM 422; DO 16 x 120/230 V/2 A F-23 . . . . . . . . . . . . . . . . . .
F-24 Ejemplo de interconexin SM 331, AI 4 x 15 Bit [EEx ib] F-25 . . . . . . . . . . . . . . . . . . . .
F-25 Ejemplo de interconexin SM 331; AI 8 x 12 Bit F-26 . . . . . . . . . . . . . . . . . . . . . . . . . . .
F-26 Ejemplo de interconexin SM 331; AI 8 x 16 Bit F-27 . . . . . . . . . . . . . . . . . . . . . . . . . . .
F-27 Ejemplo de interconexin SM 332, AO 4 x 12 Bit F-28 . . . . . . . . . . . . . . . . . . . . . . . . . .
F-28 Ejemplo de interconexin SM 431; AI 16 x 16 Bit F-29 . . . . . . . . . . . . . . . . . . . . . . . . . .
ndice
xvii
A5E00267698-02
Tablas
4-1 Diodos LED de las CPUs 4-3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4-2 Posiciones del selector de modo 4-12 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4-3 Niveles de proteccin de una CPU 4-13 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4-4 Tipos de tarjetas de memoria 4-19 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5-1 CPUs 41x, interfaz MPI/DP como PROFIBUS DP 5-3 . . . . . . . . . . . . . . . . . . . . . . . . .
5-2 Significado del LED BUSF en la CPU 41x como maestro DP 5-6 . . . . . . . . . . . . . . .
5-3 Lectura del diagnstico mediante STEP 7 5-7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5-4 Deteccin de eventos de una CPU 41xH como maestro DP 5-10 . . . . . . . . . . . . . . . .
6-1 Resumen de los estados de sistema del S7-400H 6-5 . . . . . . . . . . . . . . . . . . . . . . . . .
6-2 Aclaraciones a la figura 6-2: Estados de sistema
y de operacin del sistema H 6-7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6-3 Causas de error que originan el abandono del modo redundante 6-10 . . . . . . . . . . . . .
6-4 Reaccin a anomalas durante el autodiagnstico 6-13 . . . . . . . . . . . . . . . . . . . . . . . . .
6-5 Reaccin ante un error de comparacin repetitivo 6-14 . . . . . . . . . . . . . . . . . . . . . . . . .
6-6 Reaccin ante un error de suma de verificacin 6-14 . . . . . . . . . . . . . . . . . . . . . . . . . . .
6-7 Segunda aparicin de errores de hardware con llamada parcial del OB 121
y de suma de verificacin 6-15 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7-1 Propiedades del acoplamiento y la sincronizacin 7-2 . . . . . . . . . . . . . . . . . . . . . . . . .
7-2 Condiciones para el acoplamiento y la sincronizacin 7-3 . . . . . . . . . . . . . . . . . . . . . .
7-3 Valores tpicos de la fraccin del programa de usuario TP15_AWP
para el mximo tiempo de bloqueo para las clases de prioridad > 15 7-27 . . . . . . . . .
8-1 Suplemento para los tiempos de vigilancia en caso de periferia redundante 8-16 . . .
8-2 Mdulos de seal utilizables de forma redundante 8-17 . . . . . . . . . . . . . . . . . . . . . . . . .
8-3 Interconexin de mdulos de salidas digitales con y sin diodos 8-27 . . . . . . . . . . . . . .
8-4 Mdulos de entradas analgicas y sensores 8-34 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8-5 Ocupacin del byte de estado 8-38 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8-6 Ocupacin de los bytes de estado 8-39 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8-7 Ejemplo de periferia redundante, OB 1 8-43 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8-8 Ejemplo de periferia redundante, OB 122 8-44 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12-1 Parmetros de la CPU modificables 12-40 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13-1 Cables de fibra ptica para los sistemas de alta disponibilidad 13-9 . . . . . . . . . . . . . .
13-2 Especificaciones de los cables de fibra ptica para interiores 13-10 . . . . . . . . . . . . . . .
13-3 Especificaciones de los cables de fibra ptica para exteriores 13-12 . . . . . . . . . . . . . .
14-1 Ejecucin cclica del programa 14-3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14-2 Factores de influencia en el tiempo de ciclo 14-4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14-3 Proporciones del tiempo de transferencia de la imagen de proceso,
CPU 414-4H 14-5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14-4 Proporciones del tiempo de transferencia de la imagen de proceso,
CPU 417-4H 14-6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14-5 Tiempo de ejecucin del programa de usuario en la CPU 41x-4H 14-6 . . . . . . . . . . . .
14-6 Tiempo de ejecucin del sistema operativo en el punto de control del ciclo 14-7 . . . .
14-7 Prolongacin del ciclo por intercalacin de alarmas 14-7 . . . . . . . . . . . . . . . . . . . . . . . .
14-8 Accesos directos de las CPUs a mdulos de periferia 14-17 . . . . . . . . . . . . . . . . . . . . . .
14-9 Accesos directos de las CPUs a mdulos de periferia en
el aparato de ampliacin con acoplamiento local 14-17 . . . . . . . . . . . . . . . . . . . . . . . . . . .
14-10 Accesos directos de las CPUs a mdulos de periferia en
el aparato de ampliacin con acoplamiento remoto 14-18 . . . . . . . . . . . . . . . . . . . . . . . . .
14-11 Ejemplo de clculo del tiempo de respuesta 14-19 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
14-12 Tiempos de respuesta a alarmas de proceso y de diagnstico;
tiempo mximo de respuesta a alarmas sin comunicacin 14-23 . . . . . . . . . . . . . . . . . .
14-13 Reproducibilidad de alarmas de retardo y alarmas cclicas de las CPUs 14-26 . . . . . .
15-1 Tiempos de ejecucin de los mdulos para la periferia redundante 15-10 . . . . . . . . . .
A-1 Factores MTBF de la periferia redundante A-10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
B-1 Diferencias entre los modos autnomo y redundante B-2 . . . . . . . . . . . . . . . . . . . . . . .
ndice
xviii
A5E00267698-02
1-1
A5E00267698-02
Sistemas de automatizacin de alta
disponibilidad
El presente captulo contiene una introduccin en los sistemas de automatizacin
redundantes y de alta disponibilidad.
Apartado Tema Pgina
1.1 Sistemas de automatizacin redundantes de SIMATIC 1-2
1.2 Aumento de la disponibilidad en instalaciones 1-4
1
Sistemas de automatizacin de alta disponibilidad
1-2
A5E00267698-02
1.1 Sistemas de automatizacin redundantes de SIMATIC
Actualmente, en todos los sectores de la industria ya slo puede conseguirse una
produccin rentable y, por consiguiente, ptima para los recursos y el medio ambiente
mediante un elevado grado de automatizacin. Al mismo tiempo, se exigen autmatas
programables de seguridad garantizada con un mximo nivel de descentralizacin.
Los sistemas de automatizacin redundantes de la empresa Siemens se han acreditado en
la prctica y estn funcionando en miles de aplicaciones.
Quizs conoce ya alguno de los sistemas de alta disponibilidad SIMATIC S5-115H y
S5-155H o los sistemas de seguridad S5-95F y S5-115F.
En las pginas siguientes le presentamos el S7-400H, el ms reciente sistema de
automatizacin de alta disponibilidad. Como es un miembro ms de la familia de sistemas
SIMATIC S7, permite aprovechar plenamente todas las ventajas que ofrece SIMATIC S7.
Fines perseguidos con los sistemas de automatizacin redundantes
En la prctica se emplean los sistemas de automatizacin redundantes con el fin de
conseguir una mayor disponibilidad o seguridad contra las fallas.
Sistemas de automatizacin redundantes, p.ej.:
Sistemas 1de2 de alta disponibilidad
Objetivo:
Evitar la posibilidad de prdidas de pro-
duccin debido al servicio en paralelo de
dos sistemas
Sistemas 2de2 de seguridad positiva
Objetivo:
Proteger vidas humanas, el medio ambiente
y el capital mediante desconexin segura a
un estado de reposo estable
Figura 1-1 Fines perseguidos con los sistemas de automatizacin de seguridad positiva
Tenga en cuenta la diferencia entre los sistemas de alta disponibilidad y los sistemas de
seguridad positiva. El S7-400H es un sistema de automatizacin de alta disponibilidad que
slo puede utilizarse con medidas adicionales para controlar procesos importantes para la
seguridad.
1-3
A5E00267698-02
Para qu sirven los sistemas de automatizacin de alta disponibilidad?
El fin perseguido con la utilizacin de sistemas de automatizacin de alta disponibilidad es el
reducir las interrupciones en la produccin, tanto si dichas interrupciones son debidas a un
error o a trabajos de mantenimiento.
Cuanto mayores sean los gastos que origina un paro de la produccin, tanto ms
conveniente resultar el empleo de un sistema de alta disponibilidad. Los gastos de
inversin requeridos para un sistema de alta disponibilidad, que suelen ser ms elevados,
se compensan rpidamente al evitarse las interrupciones de la produccin.
Redundancia del software
En numerosas aplicaciones, los requisitos impuestos a la calidad de la redundancia o bien la
proporcin de los sectores de una instalacin que exigen sistemas de automatizacin
redundantes no son tan elevados que hagan forzosamente necesario el empleo de un
sistema especial de alta disponibilidad. A menudo bastan sencillos mecanismos de software
que, en caso de un fallo, permiten continuar la tarea de control que falla mediante un
sistema alternativo.
El software opcional SIMATIC S7 Software Redundancy se puede emplear en los sistemas
estndar S7-300 y S7-400 para controlar procesos que toleran tiempos de conmutacin a
un sistema alternativo en el rango de segundos, como p. ej. en las instalaciones
abastecedoras y depuradoras de agua o reguladoras del trfico.
Periferia redundante
Se denomina periferia redundante a los mdulos de entrada/salida que estn disponibles
por duplicado y se configuran y manejan a pares de forma redundante. El uso de la periferia
redundante garantiza la mayor disponibilidad, ya que de este modo se tolera tanto el fallo de
una CPU como de un mdulo de seales (v. captulo 8.4).
Para la periferia redundante se utilizan los bloques de la librera Redundant_IO (V1).
Los bloques se encuentran en la librera Redundant IO(V1) bajo STEP
7\S7_LIBS\RED_IO. La funcionalidad y la aplicacin de los bloques se describe en la Ayuda
en pantalla correspondiente.
1-4
A5E00267698-02
1.2 Aumento de la disponibilidad en instalaciones
El sistema de automatizacin S7-400H cumple los elevados requisitos de disponibilidad,
inteligencia y descentralizacin que se imponen a los sistemas de automatizacin
modernos. Adems, ofrece todas las funciones necesarias para el registro y el tratamiento
de los datos del proceso, as como para controlar, regular y vigilar unidades e instalaciones.
Continuidad por todo el sistema
El sistema de automatizacin S7-400H y los dems componentes de SIMATIC, como p. ej.
el sistema de control distribuido SIMATIC PCS7 funcionan conjuntamente. Huelga decir que
existe una plena continuidad por todo el sistema desde el puesto de control hasta los
sensores y los actores, lo cual garantiza un mximo rendimiento del sistema.
Puesto de control
Sistemas de automatizacin
S7-400
Sistema
S7-400H
S7-300
ET 200M
ET 200B ET 200L
ET 200X
Puesto individual OS
Impresora de informes
Servidor Servidor
S7-400 con
CPU H
Cliente Cliente
Sistema de
ingeniera
Acoplamiento de bus
DP/PA
LAN (redundante)
PROFIBUS DP (redundante)
Periferia descentralizada
Sensores/
actuadores
Figura 1-2 Soluciones de automatizacin homogneas con SIMATIC
Disponibilidad graduada mediante duplicacin de los componentes
Para que el S7-400H est disponible en cualquier caso, posee una estructura redundante.
Esto significa: todos los componentes esenciales se prevn por duplicado.
A tal efecto, estn duplicados siempre el procesador central (CPU), la fuente de
alimentacin y el hardware para acoplar las dos unidades centrales de procesamiento.
Aparte de ello, el usuario mismo decide para el proceso que desea automatizar qu otros
componentes deben duplicarse a fin de contar con un mayor grado de disponibilidad.
1-5
A5E00267698-02
Nudos de redundancia
Los nodos de redundancia representan la seguridad garantizada de los sistemas que
cuentan con componentes repetidos. Un nodo de redundancia se considera independiente
si el fallo de uno de los componentes del nodo no provoca restricciones de fiabilidad en
otros nodos ni en el sistema entero.
La disponibilidad del sistema completo se puede exponer sencillamente a base de un
esquema de bloques. En un sistema 1de2, puede fallar uno de los componentes del nodo
de redundancia sin que se vea afectada la funcionabilidad del sistema entero. En la cadena
que forman los nodos de redundancia, el eslabn ms dbil determina decisivamente la
disponibilidad del sistema entero
Sin anomala (figura 1-3).
PS
PS CPU
Bus
Bus
Nodos de redundancia con redundancia 1de2
CPU
IM 153-2
SM
IM 153-2
Figura 1-3 Ejemplo de redundancia en una red sin anomalas
Con anomala
En la figura1-4 podra fallar un componente sin que se vea afectada la funcionabilidad del
sistema entero.
PS
PS CPU
Bus
Bus
CPU IM 153-2
SM
IM 153-2
Figura 1-4 Ejemplo de redundancia en un sistema 1de2 con anomala
1-6
A5E00267698-02
Fallo de un nodo de redundancia (fallo total)
En la figura 1-5 ya no puede funcionar el sistema entero, porque en un nudo de redundancia
1de2 han fallado los dos componentes parciales (fallo total).
PS
PS
CPU
Bus
Bus
Nodos de redundancia con redundancia 1de2
CPU IM 153-2
SM
IM 153-2
Figura 1-5 Ejemplo de redundancia en un sistema 1de2 con fallo total
2-1
A5E00267698-02
Posibilidades de configuracin del S7-400H
La primera parte de la descripcin comienza con la estructura bsica del sistema de
automatizacin de alta disponibilidad S7-400H y los componentes que integran el sistema
bsico S7-400H. A continuacin se describen los componentes de hardware con los que se
puede ampliar dicho sistema bsico.
En la segunda parte se describen las herramientas de software previstas para configurar y
programar el sistema S7-400H. Asimismo, se exponen los suplementos y funciones
adicionales no incluidos en el sistema estndar S7-400 que se requieren para programar el
programa de usuario necesario para poder reaccionar adecuadamente a las caractersticas
que aumentan la disponibilidad del S7-400H.
Apartado Tema Pgina
2.1 Reglas para el equipamiento de un equipo H 2-3
2.2 Sistema bsico del S7-400H 2-3
2.3 Periferia para S7-400H 2-5
2.4 Comunicacin 2-6
2.5 Herramientas para la configuracin y programacin 2-7
2.6 Programa de usuario 2-8
2.7 Documentacin 2-9
Informaciones importantes acerca de la configuracin
!
Advertencia
Material elctrico abierto
Los mdulos de un S7-400 son material elctrico abierto. Por tanto, deben estar montados
siempre en cajas, armarios o locales de servicio elctrico accesibles nicamente mediante
una llave o herramienta. El acceso a las cajas, armarios o locales de servicio elctrico slo
debe estar permitido al personal autorizado o adecuadamente instruido.
2
2-2
A5E00267698-02
La figura 2-1 muestra como ejemplo la estructura de un S7-400H con periferia
descentralizada comn y conexin a un bus de instalacin redundante. En las pginas
siguientes se describen paso a paso los componentes de hardware y de software
requeridos para la configuracin y la operacin del S7-400H.
Unidad perifrica descentralizada
ET 200M
Sistema de automatizacin
S7-400H
Bus redundante de la instalacin (Ethernet)
Estacin de operador
(visualizacin de la instalacin)
con WinCC Redundancy y
S7-REDCONNECT
Comunicacin redundante
ET 200M
PROFIBUS DP redundante
Sistema de ingeniera
(configuracin y control)
con STEP 7
Asignacin fija a una CPU
Figura 2-1 Esquema general
Informaciones adicionales
Los componentes del sistema estndar S7-400 se emplean tambin en el sistema de
automatizacin de alta disponibilidad S7-400H. Todos los componentes de hardware del
S7-400 se describen detalladamente en el manual de referencia Sistema de automatizacin
S7-400; Datos de los mdulos.
Para el diseo del programa de usuario y la utilizacin de los mdulos en el sistema de
automatizacin de alta disponibilidad S7-400H rigen las mismas reglas que para un sistema
estndar S7-400. A tal efecto, srvase observar lo expuesto en el manual Programar con
STEP 7 y en el manual de referencia Software de sistema para S7-300/400; Funciones
estndar y funciones de sistema.
2-3
A5E00267698-02
2.1 Reglas para el equipamiento de un equipo H
Adems de las reglas generales para la disposicin de mdulos en S7-400, en un equipo H
tienen que cumplirse las condiciones siguientes:
Las unidades centrales de procesamiento deben insertarse siempre en los mismos slots.
Las interfaces maestras DP externas o los mdulos de comunicacin redundantes deben
insertarse siempre en los mismos slots.
Las interfaces maestras DP externas para los sistemas maestros DP redundantes
pueden enchufarse slo en las unidades centrales y no en equipos de ampliacin.
Los mdulos redundantes (p. ej. CPU 417-4H, interfaz esclava DP IM 153-2) deben ser
idnticos, es decir que deben contar con el mismo nmero de referencia y el mismo
estado de producto o versin de firmware.
2.2 Sistema bsico del S7-400H
Hardware del sistema bsico
El sistema bsico comprende los componentes de hardware necesarios para un sistema de
automatizacin alta disponibilidad. En la figura 2-2 se muestran los componentes que
integran el sistema.
El sistema bsico se puede ampliar agregndole mdulos estndar delsistema S7-400.
Slo existen ciertas restricciones en cuanto a los mdulos de funcin y de comunicacin
(consulte el anexo E).
4 mdulos de
sincronizacin
2 PS 2 CPU
2 fibras pticas
Bastidor UR2H Sistema bsico S7-400H
Bastidor 0 Bastidor 1
Figura 2-2 Hardware del sistema bsico S7-400H
Unidades centrales de procesamiento
El corazn del S7-400H lo constituyen las dos unidades centrales de procesamiento o
mdulos centrales. Los nmeros de bastidor se ajustan con un interruptor en el lado
posterior de la CPU. En lo siguiente se designar CPU 0 a la CPU incorporada en el
bastidor 0 y CPU 1 a la incorporada en el bastidor 1.
2-4
A5E00267698-02
Bastidor para S7-400H
El bastidor UR2-H permite el montaje de dos sistemas parciales independientes con nueve
slots cada uno y es ideal para el montaje en armarios de 19.
Como alternativa, tambin es posible configurar el S7-400H en dos bastidores separados.
Para ello hay disponibles los bastidores UR1 UR2.
Fuente de alimentacin
Para el suministro de corriente se requiere por cada CPU H ms concretamente por cada
uno de los dos subsistemas del S7-400H un mdulo de alimentacin de la gama de
sistemas estndar del S7-400.
Estn disponibles mdulos de alimentacin para tensiones de entrada de 24 V CC, as
como de 120/230 V CA con corrientes de salida de 10 y 20 A.
Para aumentar la disponibilidad de la fuente de alimentacin, tambin se pueden prever dos
fuentes de alimentacin redundantes en cada subsistema. Utilice en dicho caso el mdulo
de alimentacin PS 407 10 A R para tensiones nominales de 120/230 V c.a. con una
corriente de salida de 10 A.
Mdulos de sincronizacin
Los mdulos de sincronizacin sirven para acoplar las dos unidades centrales de
procesamiento. stos se montan en las unidades centrales de procesamiento y se
interconectan a travs de fibras pticas.
Existen dos tipos de mdulos de sincronizacin, a saber: uno para una distancia de hasta
10 m entre las CPUs y otro para una distancia de hasta 10 km entre las CPUs.
En un sistema de alta disponibilidad es preciso utilizar 4 mdulos de sincronizacin de un
mismo tipo. Los mdulos de sincronizacin se describen en el captulo 13.1.
Fibras pticas
Las fibras pticas se enchufan en los mdulos de sincronizacin y constituyen el enlace
fsico (acoplamiento de redundancia) entre las dos unidades centrales de procesamiento.
Estas fibras pticas unen por pares los mdulos de sincronizacin superiores con los
inferiores.
Las fibras pticas que pueden utilizarse en un S7-400H se indican en el captulo 13.3.
2-5
A5E00267698-02
2.3 Periferia para S7-400H
En el S7-400H se pueden utilizar los mdulos de entrada/salida de SIMATIC S7. Los
mdulos perifricos encuentran aplicacinen:
bastidores centrales
bastidores de ampliacin
en configuracin descentralizada a travs de PROFIBUS DP.
Los mdulos de funcin (FM) y de comunicacin (CP) aplicables al S7-400H se especifican
en el anexo E.
Variantes de configuracin de la periferia
Para los mdulos de entrada/salida se prevn las siguientes variantes de configuracin:
Configuracin monocanal unilateral, con disponibilidad normal
En la configuracin monocanal unilateral existe un ejemplar de cada mdulo de
entrada/salida. Los mdulos de entrada/salida se hallan en un determinado subsistema,
y slo son activados por ste.
No obstante, en el funcionamiento redundante, ambas CPUs estn interconectadas
mediante el acoplamiento de redundancia. Debido a ello, ambas CPUs ejecutan el
programa de usuario de forma idntica.
Configuracin monocanal conmutada, con disponibilidad elevada
En la configuracin monocanal conmutada (descentralizada) existe un ejemplar de cada
mdulo de entrada/salida que, sin embargo, puede ser activado por ambos subsistemas.
Estructura redundante de alta disponibilidad de dos canales
En la estructura redundante de dos canales, los mdulos de entrada/salida estn
repetidos y se puede acceder a ellos desde los dos subsistemas.
En el captulo 8 aparecen informaciones detalladas sobre la aplicacin de las unidades
perifricas.
2-6
A5E00267698-02
2.4 Comunicacin
La comunicacin del S7-400H puede realizarse a travs de las siguientes vas y
mecanismos:
Buses de la instalacin con Industrial Ethernet
Acoplamiento punto a punto
Esto rige tanto para los componentes de comunicacin que se utilizan tanto en
configuracin centralizada como descentralizada. Los mdulos de comunicaciones
utilizables se indican en el anexo E.
Disponibilidad de la comunicacin
En el S7-400H es posible variar la disponibilidad de la comunicacin. En funcin de los
requisitos que se impongan a la comunicacin, se prevn diferentes soluciones para el
S7-400H. stas abarcan desde la configuracin de una sencilla estructura lineal de la red
hasta anillo ptico redundante de dos fibras.
La comunicacin de alta disponibilidad soportada a travs de PROFIBUS o Industrial
Ethernet funciona exclusivamente con funciones de comunicacin S7.
Programacin y configuracin
A excepcin del empleo de componentes de hardware adicionales, la configuracin y la
programacin no difieren sustancialmente de la de los sistemas estndar. Los enlaces de
alta disponibilidad slo tienen que ser configurados, no requirindose su programacin
especfica.
Todas las funciones de comunicacin necesarias para el servicio de la comunicacin de alta
disponibilidad van integradas en el sistema operativo de la CPU H y se ejecutan de forma
automtica y oculta, como p. ej. la vigilancia del enlace de comunicacin o la conmutacin
automtica a un enlace redundante en caso de una anomala.
En el captulo 9 aparecen informaciones ms detalladas sobre el tema Comunicacin
mediante S7-400H.
2-7
A5E00267698-02
2.5 Herramientas para la configuracin y programacin
Tanto el sistema S7-400 como el S7-400H se pueden configurar y programar con STEP 7.
Al disear el programa de usuario slo es necesario tener en cuenta pocas restricciones.
Sin embargo, existen adems disposiciones suplementarias especficas para la
configuracin de alta disponibilidad. El sistema operativo lleva a cabo automticamente la
vigilancia y la conmutacin de los componentes redundantes en caso de anomala. Los
datos requeridos a tal efecto ya los ha configurado el usuario con STEP 7 y el sistema
dispone de ellos.
Para ms informacin al respecto, consulte la ayuda en pantalla y el captulo10, as como el
anexo D.
Software opcional
Por supuesto, todas las herramientas estndar y de ingeniera as como el software runtime
que se utilizan en el S7-400tambin pueden emplearse en el S7-400H.
2-8
A5E00267698-02
2.6 El programa de usuario
Para el diseo y la programacin del programa de usuario destinado al S7-400H rigen las
mismas reglas que para el sistema estndar S7-400.
Desde el punto de vista del procesamiento del programa de usuario, el S7-400H se
comporta igual que un sistema estndar. Las funciones de sincronizacin estn integradas
en el sistema operativo, ejecutndose de forma automtica y completamente oculta. No es
necesario tener en consideracin dichas funciones en el programa de usuario.
En el funcionamiento redundante, los programas de usuario de ambas CPUs son idnticos y
se ejecutan de forma sncrona a los eventos.
No obstante, para poder reaccionar por ejemplo a la prolongacin del tiempo de ciclo debido
a la sincronizacin se prevn algunos bloques especficos que le permiten optimizar
adecuadamente su programa de usuario.
Bloques especficos para S7-400H
Adems de los bloques utilizables tanto en el S7-400 como en el S7-400H, existen para el
S7-400H otros bloques adicionales que permiten influir en las funciones de redundancia.
Los siguientes bloques de organizacin permiten hacer frente a los errores de redundancia
del S7-400H:
OB 70, errores de redundancia en la periferia
OB 72, errores de redundancia en la CPU
Mediante la funcin del sistema SFC 90 H_CTRL es posible influir en los sistemas de alta
disponibilidad como se indica a continuacin:
Bloquear el acoplamiento de la CPU maestra.
Bloquear la sincronizacin de la CPU maestra.
Retirar o reintegrar un componente de prueba del autotest cclico, o bien iniciarlo de
inmediato.
Atencin
En el S7-400H es preciso cargar siempre los siguientes OBs de error en la CPU: OB 70,
OB 72, OB 80, OB 82, OB 83, OB 85, OB 86, OB 87, OB 88, OB 121 y OB 122. Si no se
cargan estos OBs, el sistema de alta disponibilidad cambiar al estado operativo STOP
cuando ocurra un error.
Para ms informacin acerca de la programacin de los bloques mencionados, consulte el
manual Programar con STEP 7 y el manual de referencia Software de sistema para
S7-300/400; Funciones estndar y funciones de sistema.
2-9
A5E00267698-02
2.7 Documentacin
La siguiente figura resume la descripcin de los distintos componentes y las posibilidades
del sistema de automatizacin S7-400H.
Tema Documenta-
cin
Hardware:
Fuente de alimentacin redundante
Bastidor UR2-H
IM 153-2
Programacin especfica del sistema
H:
OBs especficos del sistema H, SFC
Ampliacin de SZL especfica del
sistema H,
eventos y help-on-error
Programacin especfica del sistema H:
Posibilidades de configuracin S7-400H
Primeros pasos
Estados del sistema S7-400H
Periferia, comunicacin
Configuracin con STEP 7
Fallos y sustitucin, modificacin de la instalacin
Documentacin estndar S7
Instalacin
Datos de los mdulos
Lista de operaciones
ET 200M
Documentacin STEP 7
Programar con STEP 7 V5.3
Funciones estndar y funciones de
sistema (manual y Ayuda en pan-
talla)
Sistema de automatizacin S7-400H
(manual y Ayuda en pantalla)
Sistemas de seguridad positiva
Configuracin y programacin
de sistemas de seguridad positiva
Trabajar con sistemas F S7 V 5.2
Sistemas de automatizacin S7 F/FH
Manual
IM 157
Acoplamiento de bus DP/PA-Link e
Y-Link
Figura 2-3 Documentacin del usuario para sistemas de alta disponibilidad
2-10
A5E00267698-02
3-1
A5E00267698-02
Primeros pasos
Las siguientes instrucciones le ensearn mediante un ejemplo concreto desde los pasos
necesarios para la puesta en marcha hasta obtener una aplicacin en condiciones de
funcionamiento.El lector aprender aqu la funcionalidad de un sistema de automatizacin
S7-400H, as como el comportamiento en caso de anomala.
Para el ejemplo se requieren de 1 a 2 horas, segn la experiencia del usuario.
Apartado Tema Pgina
3.1 Requisitos 3-2
3.2 Instalacin del hardware y puesta en marcha del S7-400H 3-3
3.3 Ejemplos de reaccin del sistema de alta disponibilidad ante distintas
anomalas
3-5
3
Primeros pasos
3-2
A5E00267698-02
3.1 Requisitos
Se tienen que cumplir los requisitos siguientes:
En la unidad de programacin (PG) est instalada una versin del software bsico STEP 7 (
v. apartado10.1 ).
Se dispone de los mdulos necesarios para la instalacin del hardware:
un sistema de automatizacin S7-400H compuesto de:
-- 1 bastidor UR2-H
-- 2 fuentes de alimentacin PS 407 10A
-- 2 CPUs H, CPU 414-4H o CPU 417-4H
-- 4 mdulos de sincronizacin
-- 2 fibras pticas
una unidad perifrica descentralizada ET 200M con un bus de fondo activo que incluye
-- 2 IM 153-2
-- 1 mdulo de entradas digitales SM321 DI 16 x DC24V
-- 1 mdulo de salidas digitales SM322 DO 16 x DC24V
los accesorios necesarios tales como circuitos PROFIBUS, etc.
Primeros pasos
3-3
A5E00267698-02
3.2 Instalacin del hardware y puesta en marcha del S7-400H
Instalacin del hardware
Para instalar el S7-400H representado en la figura 3-1, proceda de la manera siguiente:
Unidad perifrica descentralizada ET 200M
Sistema de automatizacin S7-400H
Figura 3-1 Instalacin del hardware
1. Instale los dos subsistemas del sistema de automatizacin S7-400H de la forma descrita
en los manuales Sistemas de automatizacin S7-400, Configuracin/ y Datos de los
mdulos.
2. Ajuste los nmeros de bastidor utilizando los selectores en el lado posterior de las
CPUs.
La CPU adoptar este ajuste tras conectar la alimentacin (POWER ON). Si no se ajusta
correctamente el nmero del bastidor, no se dispondr de acceso online y, dado el caso,
no arrancar la CPU.
3. Incorpore los mdulos de sincronizacin en las CPUs, de la forma descrita en el manual
Sistema de automatizacin S7-400, Configuracine instalacin..
4. Conecte las fibras pticas
(se conectan siempre los dos mdulos de sincronizacin superiores y los dos mdulos
de sincronizacin inferiores de las CPUs). Tienda las fibras pticas de forma que queden
perfectamente protegidas contra el deterioro.
En el tendido debe tenerse adems en cuenta que las dos fibras pticas han de
conducirse siempre por separado. El tendido separado contribuye a aumentar la
disponibilidad y a evitar los posibles dobles defectos, p. ej. en caso de interrumpirse
simultneamente las fibras pticas.
Tenga en cuenta adems que antes de conectarse la fuente de alimentacin o el sistema
deben estar enchufadas las fibras pticas en ambas CPUs. De lo contrario podra
suceder que ambas CPUs ejecuten el programa de usuario como CPU maestra.
5. Instale la periferia descentralizada tal como se describe en el manual Unidad perifrica
descentralizada ET 200M.
6. Conecte la PG a la primera CPU H ( CPU0) que debe ser la CPU maestra del S7-400H.
7. Tras conectar la alimentacin se efecta un minucioso anlisis del RAM. Para ste se
requieren unos 3 minutos. Durante este perodo, la CPU no es accesible a travs de la
interfaz multipunto y el LED STOP parpadea. Si la CPU incorpora una pila tampn, el
anlisis no se efectuar ms cuando se vuelva a conectar la alimentacin.
Primeros pasos
3-4
A5E00267698-02
Puesta en marcha del S7-400H
Para poner en marcha el S7-400H, proceda de la manera siguiente:
1. En el Administrador SIMATIC, abra el proyecto de ejemplo Proyecto H. La
configuracin corresponde a la estructura de hardware descrita en Requisitos.
2. Abra la configuracin hardware del proyecto seleccionado el objeto Hardware y
abriendo con el botn derecho del ratn el comando de men contextual Abrir
"
objeto .
Si posee una configuracin idntica, puede proseguir con el paso 6.
3. Si la configuracin de su hardware difiere de la del proyecto, p. ej. los tipos de mdulo,
las direcciones MPI o la direccin DP, es preciso adaptar y almacenar adecuadamente el
proyecto. Esto se describe en la ayuda bsica del Administrador SIMATIC.
4. Abra el programa de usuario en la carpeta Programa S7.
En la vista offline est asignada la carpeta Programa S7 nicamente a la CPU0. El
programa de usuario es ejecutable en la configuracin de hardware descrita. El
programa hace que los LEDs del mdulo de salidas digitales se enciendan en forma de
cadena luminosa.
5. En caso necesario modifique el programa de usuario, p. ej. para adaptarlo a la
configuracin de su hardware, y gurdelo seguidamente.
6. Cargue el programa de usuario en la CPU0 con el comando de men Sistema de
destino
"
Cargar.
7. Arranque el sistema de automatizacin S7-400H girando el selector de modo a la
posicin RUNP primero en la CPU0 y luego en la CPU1. La CPU rearrancar y llamar
al OB 100.
Resultado: La CPU0 arrancar como CPU maestra y la CPU1 como CPU de reserva.
Tras el acoplamiento y la sincronizacin de la CPU de reserva, el S7-400H cambiar al
modo redundante y ejecutar el programa de usuario (cadena luminosa en el mdulo de
salidas digitales).
Nota
El sistema de automatizacin S7-400H tambin se puede arrancar y parar desde STEP 7.
Para ms informacin al respecto, consulte la Ayuda en pantalla.
Un arranque en fro slo se puede efectuar con el comando de la PG Arranque en fro. A
este efecto, la CPU deber estar en modo STOP y el selector de modo deber estar en
RUN. En un arranque en fro se llama al OB 102.
Primeros pasos
3-5
A5E00267698-02
3.3 Ejemplos de reaccin del sistema de alta disponibilidad ante
distintas anomalas
Ejemplo 1: Fallo de una unidad central de procesamiento o de una fuente de
alimentacin
Situacin inicial: El S7-400H se encuentra en modo redundante.
1. Apague la CPU0 desconectando la fuente de alimentacin.
Resultado: en la CPU1 se iluminan los LEDs REDF, IFM1F y IFM2F. La CPU1 pasa a
modo autnomo y el programa de usuario sigue funcionando.
2. Vuelva a conectar la fuente de alimentacin.
Resultado:
-- La CPU0 ejecuta automticamente las funciones ACOPLAMIENTO y
SINCRONIZACIN (igualar datos).
-- La CPU0 pasa al estado RUN y funciona ahora como CPU de reserva.
-- El S7-400H se encuentra ahora en modo redundante.
Ejemplo 2: Fallo de un cable de fibras pticas
Situacin inicial: El S7-400H se encuentra en modo redundante. El selector de modo de
cada una de las CPUs se encuentra en posicin RUN..
1. Desenchufe uno de los cables de fibras pticas.
Resultado: En ambas CPUs se encienden los LEDs REDF y IFM1F o IFM2F (segn el
cable de fibras pticas que se haya desenchufado). La CPU de reserva pasa a modo
STOP. La CPU maestra sigue funcionando en modo autnomo.
2. Vuelva a enchufar el cable de fibras pticas que haba desenchufado.
3. Arranque nuevamente la CPU de reserva original (CPU1) que se encuentra en STOP, p.
ej. mediante el comando Estado operativo de STEP 7.
Resultado:
-- La CPU1 ejecuta las funciones ACOPLAMIENTO y SINCRONIZACIN.
-- El S7-400H pasa nuevamente al modo redundante.
Primeros pasos
3-6
A5E00267698-02
4-1
A5E00267698-02
Indice del apartado
Apartado Tema Pgina
4.1 Elementos de mando y sealizacin de las CPUs 4-2
4.2 Funciones de vigilancia de la CPU 4-6
4.3 Indicadores de estado y de error 4-8
4.4 Leer los datos de servicio 4-11
4.5 Selector de modo 4-12
4.6 Niveles de proteccin 4-13
4.7 Pasos a seguir para el borrado total 4-15
4.8 Ampliacin de la memoria de carga con tarjetas de memoria 4-18
4.9 Interfaz multipunto (MPI) 4-23
4.10 Interfaz PROFIBUS DP 4-24
4.11 Parmetros para las CPUs S7-400 4-25
4
4-2
A5E00267698-02
4.1 Elementos de mando y sealizacin de las CPUs
Elementos de mando y sealizacin de la CPU 414-4H/417-4H
Receptculo para la
interfaz de sincronizacin 1
Diodos LED INTF, EXTF,
BUS1F, BUS2F, FRCE,
RUN, STOP
Selector de modo
Slot para la tarjeta de
memoria
Interfaz MPI/PROFIBUS DP
Interfaz PROFIBUS DP
Diodos LED REDF,
IFM1F, IFM2F, MSTR,
RACK0, RACK1
Bajo la tapa
protectora
Bajo la tapa
protectora
BUS1F
BUS2F
IFM1F
IFM2F
RACK0
RACK1
Receptculo para la interfaz
de sincronizacin 2
Rotulacin del nombre del mdulo,
versin, referencia abreviada y
versin del firmware
V4.0.0
Bajo la tapa protectora
En el lado posterior
Interruptor para ajustar el
nmero de bastidor
6ES7417-4HL04-0AB0
FRCE
RUN
STOP
INTF
EXTF
Figura 4-1 Disposicin de los elementos de mando y sealizacin en las
CPUs 414-4H/417-4H
4-3
A5E00267698-02
Diodos LED
En la tabla 4-1 se relacionan los diodos LED previstos en las distintas CPUs.
En los apartados 4.2 y 4.3 se describen los estados y errores sealizados mediante estos
diodos LED.
Tabla 4-1 Diodos LED de las CPUs
LED Color Significado
INTF rojo Error interno
EXTF rojo Error externo
FRCE amaril
lo
Comando forzar activado
RUN verde Modo RUN
STOP amaril
lo
Modo STOP
BUS1F rojo Error de bus en la interfaz MPI/PROFIBUS DP 1
BUS2F rojo Error de bus en la interfaz MPI/PROFIBUS DP 2
MSTR amaril
lo
La CPU ejecuta el proceso
REDF rojo Prdida/error de redundancia
RACK0 amaril
lo
CPU en el bastidor 0
RACK1 amaril
lo
CPU en el bastidor 1
IFM1F rojo Error en el mdulo interfase 1
IFM2F rojo Error en el mdulo interfase 2
Selector de modo
El selector de modo sirve para ajustar el modo de operacin actual de la CPU, estando
diseado como interruptor de palanca con tres posiciones.
En el apartado 4.5 se describen las funciones del selector de modo.
Ranura para tarjetas de memoria
En este slot puede enchufarse una tarjeta de memoria.
Se distinguen dos tipos de tarjetas de memoria:
Tarjetas RAM
La tarjeta RAM permite ampliar la memoria de carga de una CPU.
Tarjetas FLASH
La tarjeta flash permite guardar el programa de usuario y los datos de forma segura
(incluso sin pila tampn). La tarjeta flash puede programarse en la PG o en la CPU. Con
la tarjeta flash tambin se puede ampliar la memoria de carga de la CPU.
En el captulo 4.8 encontrar una descripcin detallada de las tarjetas de memoria.
4-4
A5E00267698-02
Ranura para mdulos de interfaz
En esta ranura se puede insertar un mdulo H-Sync.
Interfaz MPI/DP
A la interfaz MPI de la CPU pueden conectarse p. ej. los equipos siguientes:
Unidades de programacin
Equipos de manejo y visualizacin
Otros autmatas S7-400 o S7-300 (v. apartado 4.9).
Utilice un conector de bus con salida de cable inclinada (consulte el captulo 7 del manual
Sistema de automatizacin S7-400, Configuracin e instalacin).
La interfaz MPI puede configurarse tambin como maestro DP, para utilizarla como interfaz
PROFIBUS DP con hasta 32 esclavos DP.
Interfaz PROFIBUS--DP
A la interfaz PROFIBUS--DP pueden conectarse unidades perifricas descentralizadas y
equipos PG/OP .En funcionamiento autnomo tambin es posible conectar otras estaciones
DP.
Ajustar el nmero de bastidor
Ajuste los nmeros de bastidor utilizando el selector en el lado posterior de la CPU. El
selector tiene dos posiciones, a saber: 1 (arriba) y 0 (abajo). En una de las CPUs debe estar
ajustado el nmero de bastidor 0 y, en la otra, el nmero de bastidor 1. Todas las CPUs se
suministran con el nmero de bastidor 0 preajustado.
4-5
A5E00267698-02
Alimentacin de la CPU con tensin de respaldo externa en la hembrilla EXT.-BATT.
En las fuentes de alimentacin del S7--400 se pueden emplear una o dos pilas tampn para
lograr lo siguiente:
Respaldar un programa de usuario que se haya depositado en una memoria RAM.
Conservar de forma remanente marcas, temporizadores, contadores y datos del sistema,
as como datos contenidos en bloques de datos variables.
Respaldar el reloj interno.
Se puede conseguir el mismo respaldo en tampn aplicando al conector hembra
EXT.-BATT. de la CPU una tensin continua comprendida entre 5 V y 15 V.
La entrada EXT.-BATT. tiene las caractersticas siguientes:
proteccin contra inversin de polaridad
limitacin de la corriente de cortocircuito a 20 mA
Para la alimentacin de la hembrilla EXT.-BATT es necesario utilizar un cable de conexin
con una clavija tipo jack de 2,5 mm , tal y como aparece representado en la siguiente
figura. Hay que cerciorarse de que es correcta la polaridad de la clavija tipo jack.
Polo positivo Polo negativo
Clavija tipo jack 2,5 mm
Nota
Es necesaria la alimentacin externa a travs del conector hembra EXT.-BATT. cuando se
desea sustituir una fuente de alimentacin y deban salvaguardarse el programa de usuario
depositado en una RAM y los antedichos datos durante la sustitucin del mdulo.
4-6
A5E00267698-02
4.2 Funciones de vigilancia de la CPU
Vigilancia y avisos de error
El hardware de la CPU y el sistema operativo llevan integradas funciones de vigilancia que
garantizan la operacin correcta y un comportamiento definido en caso de anomala. Para
toda una serie de errores se prev tambin una reaccin por parte del programa de usuario.
En la tabla siguiente se exponen en conjunto los errores posibles, su causa y las reacciones
de la CPU.
Cada CPU cuenta asimismo con funciones de test y de informacin, que se pueden solicitar
mediante STEP 7.
Tipo de fallo Causa del fallo Reaccin del sistema
operativo
LED de
anomala
Error de cadencia Se detect el fallo de la cadencia del procesador
Sistema inoperable
Bloqueo de las salidas digitales
emitiendo la seal OD (Output
Disable)
--
Error de acceso Fallo de un mdulo (SM, FM, CP) El LED EXTF se enciende hasta
que se corrija el error.
En los SM:
Llamada al OB 122
Registro en el bfer de
diagnstico
Para mdulos de entrada:
registro de cero como dato en
el acumulador o la imagen
del proceso
En otros mdulos:
Llamada al OB 122
EXTF
Error cronolgico El tiempo de ejecucin del programa de
usuario (OB1 y todas las alarmas y OB de
error) rebasa el mximo tiempo de ciclo
predefinido.
Error en llamada al OB
Desborde del bfer de informacin de arranque
Alarma de error cronolgico
El LED INTF se enciende hasta que
se corrija el error.
Llamada al OB 80
Si no est cargado el OB: la CPU
pasa a STOP.
INTF
Fallo en fuente(s)
de alimentacin
(no corte de la
red)
En un bastidor central o de ampliacin
est descargada por lo menos una pila tampn
de la fuente de alimentacin
falta la tensin de respaldo
se ha interrumpido la tensin de 24 V de la
fuente de alimentacin
Llamada al OB 81
sigue funcionando.
EXTF
alarma de
diagnstico
Un mdulo perifrico apto para alarmas notifica
alarma de diagnstico
Llamada al OB 82
pasa a STOP.
EXTF
Alarma
extraccin/inserci
n
Extraccin o insercin de un SM, as como
insercin de un mdulo de tipo errneo.
Llamada al OB 83
pasa a STOP.
EXTF
Error de
hardware de la
CPU
Se ha detectado y corregido un error de
la memoria.
Acoplamiento de redundancia: fallos en
la transferencia de datos.
Llamada al OB 84
permanece en modo RUN. INTF
Error en la
ejecucin del
programa
Se solicita la clase de prioridad, pero no existe
el respectivo OB.
Llamada al SFB: el DB de instancia falta o est
defectuoso
Llamada al OB 85
pasa a STOP.
INTF
4-7
A5E00267698-02
Tipo de fallo LED de
anomala
Reaccin del sistema
operativo
Causa del fallo
Error en la actualizacin de la imagen del
proceso
EXTF
Fallo de un
bastidor / un
equipo
Corte de tensin en un aparato de ampliacin
Fallo de una cadena DP
Fallo de una cadena de acoplamiento: el IM
falta o est defectuoso, circuito interrumpido
Llamada al OB 86
pasa a STOP.
EXTF
Error de
comunicacin
Informacin de estado no registrable en DB
Identificacin de telegrama errnea
Error de longitud de telegrama
Nmero GBZ no admisible
Error en acceso a DB
Llamada al OB 87
Si no est cargado el OB: la CPU no
pasa a STOP.
INTF
Cancelacin
del
procesamiento
El procesamiento de un bloque de programa
se cancela. Las causas pueden ser:
Demasiada profundidad de anidamiento
en los niveles de parntesis
en las instrucciones MCR (Master
Control Relay)
en los error sincrnicos
de las llamadas de bloque (pila
USTACK)
de las llamadas de bloque (pila BSTACK)
Error al asignar datos locales
Llamada al OB 88
pasa a STOP.
INTF
Error de
programacin
Error en el cdigo de mquina o el programa de
usuario:
Error de conversin BCD
Infraccin de rea
Error de rea
Error de alineacin
Error de escritura
Error nmero temporizador
Error nmero contador
Error nmero de bloque
Bloque no cargado
Llamada al OB 121
pasa a STOP.
INTF
Error de cdigo
MC7
Error en el programa de usuario traducido, p. ej.
cdigo OP no admisible o salto por el final del
bloque
La CPU pasa a STOP.
Se requiere un rearranque o un
borrado total.
INTF
4-8
A5E00267698-02
4.3 Indicadores de estado y de error
LEDs RUN y STOP
Los LEDs RUN y STOP informan sobre el estado operativo de la CPU en que se encuentra
en ese momento.
LED Significado
RUN STOP
E A CPU en modo RUN.
A E CPU en modo STOP. No est procesndose el programa de usuario. Arranque en
fro/rearranque posible. Si el modo STOP fue originado por un error, est activada
adems la indicacin de anomala (INTF o EXTF).
P
2 Hz
P
2 Hz
CPU en modo DEFECT. Parpadean adicionalmente los LEDs INTF, EXTF y FRCE.
P
0,5 Hz
E El modo PARADA ha sido originado por una funcin de test.
P
2 Hz
E Se ha iniciado un arranque en fro/rearranque. Segn la longitud del OB llamado,
puede transcurrir un minuto o ms hasta que se ejecute el arranque en
fro/rearranque. Si la CPU tampoco pasa ahora a RUN, podra haber p. ej. un error
en la configuracin de la instalacin.
A P
2 Hz
El autotest se realiza con la CONEXIN sin respaldo. El autotest puede durar hasta
10 minutos.
Borrado total en curso
X P
0,5 Hz
La CPU solicita un borrado total.
P
0,5 Hz
P
0,5 Hz
Bsqueda de errores
A = LED apagado; E = LED encendido; P = LED parpadea a la frecuencia indicada; x = El
estado del LED carece de importancia
LEDs MSTR, RACK0 y RACK1
Los tres LEDs MSTR, RACK0 y RACK1 proporcionan informacin acerca de los nmeros
de bastidor ajustados en la CPU, as como sobre la CPU que gestiona los procesos para la
periferia conmutada.
LED Significado
MSTR RACK0 RACK1
E X X Esta CPU controla el proceso para la periferia conectada
X E A CPU en el bastidor con el nmero 0
X A E CPU en el bastidor con el nmero 1
A = LED apagado; E = LED encendido; x = El estado del LED carece de importancia
4-9
A5E00267698-02
LEDs INTF, EXTF y FRCE
Los tres LED INTF, EXTF y FRCE informan sobre errores y particularidades en el
funcionamiento del programa de usuario.
LED Significado
INTF EXTF FRCE
E X X Se detect un error interno (error de programacin o de parametrizacin).
X E X Se detect un error externo (es decir, un error no provocado por el mdulo
CPU).
X X E Orden de forzar activada.
E = LED encendido; x = El estado del LED carece de importancia
LEDs BUSF1 y BUSF2
Los LEDs BUSF1 y BUSF2 sealizan errores relacionados con las interfaces MPI/DP y
PROFIBUS DP.
LED Significado
BUS1F BUS2F
E X Se detect un error en la interfaz MPI/DP.
X E Se detect un error en la interfaz PROFIBUS DP.
P X Maestro DP: uno o varios esclavos en la interfaz PROFIBUS DP
1 no contestan.
Esclavo DP: no es activado por el maestro DP.
X P Maestro DP: uno o varios esclavos en la interfaz PROFIBUS DP
2 no contestan.
Esclavo DP: no es activado por el maestro DP.
E = LED encendido; P = LED parpadea; x = El estado del LED carece de importancia
4-10
A5E00267698-02
LEDs IFM1F e IFM2F
Los LEDs IFM1F e IFM2F muestran errores en relacin con la primera y la segunda interfaz
del mdulo.
LED Significado
IFM1F IFM2F
E X Se detect un error en la interfaz de mdulo 1.
X E Se detect un error en la interfaz de mdulo 2.
E = LED encendido; x = El estado del LED carece de importancia
LED REDF
El LED REDF muestra ciertos estados del sistema y errores de redundancia.
LED REDF Estado del sistema Condicin
P
0,5 Hz
Acoplar --
P
2 Hz
Sincronizar (igualar datos) --
A Redundancia (CPU redundantes) Sin error de redundancia
E Redundancia (CPU redundantes) Error de redundancia en la periferia:
Fallo de un maestro DP o bien fallo parcial
o total de un sistema maestro DP
Prdida de redundancia en el esclavo DP
Todos los estados del sistema
excepto redundancia, acoplamiento,
sincronizacin
--
D = LED apagado; H = LED encendido; B = LED parpadea a la frecuencia indicada
Bfer de diagnstico
Para eliminar una anomala, se puede obtener del bfer de diagnstico la causa exacta de
la misma mediante STEP 7 (Sistema de destino -> Estado del mdulo).
4-11
A5E00267698-02
4.4 Leer los datos de servicio
Requisitos
Para poder utilizar esta funcin debe estar instalado STEP 7 a partir de la versin 5.3.
Caso de aplicacin
Si se presenta un caso que requiera la intervencin del servicio de asistencia al cliente, es
posible que ste necesite informaciones especiales acerca del estado de su CPU para fines
de diagnstico. Estas informaciones estn depositadas en el bfer de diagnstico y en los
datos de servicio.
Para acceder a ellas, elija el comando de men Sistema de destino --> Guardar datos de
servicio y guarde las informaciones en dos archivos. A continuacin, enve los archivos al
servicio de asistencia al cliente (Customer Support).
Tenga en cuenta lo siguiente:
En lo posible, guarde los datos de servicio inmediatamente despus de que una CPU
haya pasado a modo STOP o tras haberse producido una prdida de sincronizacin en
un sistema de alta disponibilidad.
Guarde en un sistema de alta disponibilidad siempre los datos de servicio de ambas
CPUs (es decir, tambin los de la CPU que sigue en modo RUN tras la prdida de
sincronizacin).
Procedimiento
1. Elija el comando de men Sistema de destino --> Guardar datos de servicio.
Aparecer un cuadro de dilogo en el que puede determinar la ubicacin y el nombre de
ambos archivos.
2. Guarde los archivos.
3. Enve los archivos al servicio de asistencia al cliente (si ste los solicita).
4-12
A5E00267698-02
4.5 Selector de modo
Funciones del selector de modo
El selector de modo sirve para conmutar la CPU a los estados RUN Y STOP, o bien para
efectuar un borrado total de la CPU. Tambin es posible modificar el estado operativo de la
CPU mediante STEP 7.
Posiciones
El selector de modo de operacin est diseado como interruptor de palanca. En la figura
4-2 se representan las distintas posiciones del selector de modo.
RUN
STOP
MRES
Figura 4-2 Posiciones del selector de modo
En la tabla 4-2 se especifican las posiciones del selector de modo. En caso de anomala o
de impedimentos para el arranque, la CPU pasa a STOP o queda en este estado
independientemente de la posicin que ocupa el selector de modo.
Tabla 4-2 Posiciones del selector de modo
Posicin Explicacin
RUN Si no existe ningn impedimento de arranque ni anomala y la CPU pudo pasar a RUN, sta
procesa el programa de usuario o marcha en vaco. Es posible el acceso a la periferia.
STOP La CPU no procesa el programa de usuario. En la parametrizacin estndar, estn bloqueados
los mdulos de seales digitales.
MRES
(borrado
total;
Master
Reset)
Posicin no estable del interruptor de palanca para el borrado total de la CPU (consulte el
apartado 4.7).
4-13
A5E00267698-02
4.6 Niveles de proteccin
En el proyecto se puede prever un nivel de proteccin para impedir accesos no autorizados
a los programas de la CPU. Con este nivel de proteccin se determina qu funciones de la
PG puede ejecutar un usuario sin legitimacin especial (contrasea) en la respectiva CPU.
Con la contrasea est permitido ejecutar todas las funciones de la PG.
Ajustar los niveles de proteccin
Los niveles de proteccin 1 a 3 para una CPU se ajustan con la herramienta de
configuracin de hardware de STEP 7.
Sin conocer la contrasea es posible anular el nivel de proteccin ajustado, realizando para
ello un borrado total manual mediante el selector de modo. En este caso no podr estar
insertada una tarjeta flash en la CPU.
En la tabla 4-3 se especifican los niveles de proteccin para una CPU S7-400.
Tabla 4-3 Niveles de proteccin de una CPU
Funcin de la CPU Nivel de proteccin
1
Nivel de proteccin
2
Nivel de proteccin
3
Visualizar la lista de bloques Acceso permitido Acceso permitido Acceso permitido
Observar variables Acceso permitido Acceso permitido Acceso permitido
Estado del mdulo STACKS Acceso permitido Acceso permitido Acceso permitido
Funciones de manejo y
visualizacin
Acceso permitido Acceso permitido Acceso permitido
Comunicacin S7 Acceso permitido Acceso permitido Acceso permitido
Leer la hora Acceso permitido Acceso permitido Acceso permitido
Ajustar la hora Acceso permitido Acceso permitido Acceso permitido
Estado del bloque Acceso permitido Acceso permitido Contrasea
necesaria
Cargar en PG Acceso permitido Acceso permitido Contrasea
necesaria
Cargar en CPU Acceso permitido Contrasea
necesaria
Contrasea
necesaria
Borrar bloques Acceso permitido Contrasea
necesaria
Contrasea
necesaria
Comprimir la memoria Acceso permitido Contrasea
necesaria
Contrasea
necesaria
Cargar el programa de
usuario en una tarjeta de
memoria
Acceso permitido Contrasea
necesaria
Contrasea
necesaria
Seleccionar el forzado Acceso permitido Contrasea
necesaria
Contrasea
necesaria
Forzar variables Acceso permitido Contrasea
necesaria
Contrasea
necesaria
Punto de parada Acceso permitido Contrasea
necesaria
Contrasea
necesaria
4-14
A5E00267698-02
Tabla 4-3 Niveles de proteccin de una CPU,continuacin
Funcin de la CPU Nivel de proteccin
3
Nivel de proteccin
2
Nivel de proteccin
1
Abandonar parada Acceso permitido Contrasea
necesaria
Contrasea
necesaria
Borrado total Acceso permitido Contrasea
necesaria
Contrasea
necesaria
Forzar Acceso permitido Contrasea
necesaria
Contrasea
necesaria
4-15
A5E00267698-02
4.7 Pasos a seguir para el borrado total
Caso A: se desea transferir a la CPU un nuevo programa de usuario completo.
1. Gire el selector a la posicin STOP.
Resultado: se encender el LED STOP.
2. Coloque el interruptor en la posicin MRES y mantngalo en dicha posicin. En esta
posicin, el selector de modo funciona como un pulsador.
Resultado: el LED STOP se apagar un segundo, se encender un segundo, se
apagar un segundo y se iluminar luego continuamente.
3. A continuacin, suelte el selector, plselo en los 3 segundos posteriores al MRES y
sultelo de nuevo.
Resultado: el LED STOP parpadear por lo menos 3 segundos a 2 Hz (ejecucin del
borrado total) y se iluminar luego continuamente.
Caso B: la CPU solicita un borrado total al parpadear lentamente el LED STOP a 0,5
Hz (solicitud de borrado total por parte del sistema, p. ej. tras desenchufar o enchufar una
tarjeta de memoria).
Coloque el interruptor en la posicin MRES y sultelo de nuevo.
Resultado: el LED STOP parpadear durante mn. 3 segundos a 2 Hz, el borrado total
se efectuar y el LED se iluminar luego permanentemente.
Qu ocurre en la CPU durante el borrado total?
Durante el borrado total ocurren los siguientes procesos en la CPU:
La CPU borra todo el programa de usuario que se encuentra en la memoria de trabajo.
La CPU borra el programa de usuario que se encuentra en la memoria de carga. Durante
este proceso se borra el programa contenido en la memoria RAM integrada y en una
tarjeta RAM insertada. Si la memoria de carga se ha ampliado con una tarjeta flash, se
conservarn las partes del programa de usuario almacenadas en dicha tarjeta.
La CPU borra todos los contadores, marcas y temporizadores (con excepcin de la
hora).
La CPU comprueba su hardware.
La CPU inicializa sus propios parmetros a los valores estndar.
Si est insertada una tarjeta flash, la CPU copia en la memoria de trabajo el programa de
usuario y los parmetros de sistema contenidos en la tarjeta flash una vez finalizado el
borrado total.
4-16
A5E00267698-02
Qu se conserva despus del borrado total..
Despus del borrado total se conservan los valores indicados a continuacin:
El contenido del bfer de diagnstico
Si no estaba insertada una tarjeta flash durante el borrado total, el tamao del bfer de
diagnstico se ajusta nuevamente al valor estndar (120). En este caso se conservan los
120 registros ms recientes del bfer de diagnstico.
El contenido del bfer de diagnstico puede leerse con STEP 7.
Los parmetros de la interfaz MPI (es decir, la direccin MPI y la direccin MPI ms
alta). Tenga en cuenta las particularidades que se indican en la tabla siguiente.
La hora
El estado y el valor del contador de horas de funcionamiento
Particularidad: parmetros MPI
Los parmetros MPI desempean un papel especial en el borrado total de la CPU. En la
tabla siguiente se describe qu parmetros MPI son vlidos tras efectuar un borrado total de
la CPU.
Borrado total ... Los parmetros MPI ...
con tarjeta flash insertada ... que se encuentran en la tarjeta flash son vlidos.
sin tarjeta flash insertada ...de la CPU se conservan y son vlidos.
Arranque en fro
En el arranque en fro se inicializan la imagen de proceso, las marcas, los
temporizadores, los contadores y los bloques de datos a los valores iniciales depositados
en la memoria de carga, independientemente de si han sido parametrizados como
remanentes o no remanentes.
El procesamiento del programa comienza de nuevo con el OB 1, o bien con el OB 102 (si
ste existe).
Rearranque (arranque en caliente)
En el rearranque se inicializan la imagen de proceso y las marcas, temporizadores y
contadores no remanentes.
Las marcas, temporizadores y contadores remanentes conservan su ltimo valor vlido.
El procesamiento del programa comienza de nuevo con el OB 1, o bien con el OB 101 (si
ste existe).
En caso de interrumpirse la alimentacin, el arranque en caliente slo estar disponible
en el funcionamiento respaldado.
4-17
A5E00267698-02
Pasos a seguir para el arranque en caliente/rearranque
1. Gire el selector a la posicin STOP.
Resultado: se encender el LED STOP.
2. Gire el selector a la posicin RUN.
Resultado: se apagar el LED STOP y se encender el LED RUN.
De la parametrizacin de la CPU depende si se realiza un rearranque o un arranque en
caliente.
Pasos a seguir para el arranque en fro
Un arranque en fro slo se puede efectuar con el comando de la PG Arranque en fro. A
este efecto, la CPU deber estar en modo STOP y el selector de modo deber estar en
RUN.
4-18
A5E00267698-02
4.8 Ampliacin de la memoria de carga con tarjetas de memoria
Referencias
Los nmeros de referencia de las tarjetas de memoria aparecen enumerados en los datos
tcnicos al final de este captulo.
Estructura
La tarjeta de memoria tiene el tamao de una tarjeta PCMCIA y se inserta en un
receptculo en el lado frontal de la CPU.
Asidero
Vista lateral
Placa de
caractersticas
Vista frontal
R
e
f
e
r
e
n
c
i
a
N
o
m
b
r
e
d
e
l
a
t
a
r
j
e
t
a
d
e
m
e
m
o
r
i
a
Figura 4-3 Estructura de la tarjeta de memoria
Funcionamiento de la tarjeta de memoria
La memoria de carga de la CPU est formada por la tarjeta de memoria y un rea de
memoria integrada en la CPU. Durante el funcionamiento, la memoria de carga puede
contener lo siguiente:
El programa de usuario completo
Los comentarios
Los smbolos
Las informaciones suplementarias necesarias para recompilar el programa de usuario
Todos los parmetros de los mdulos
4-19
A5E00267698-02
Contenido de la tarjeta de memoria
La tarjeta de memoria puede contener los datos siguientes:
Programa de usuario, es decir los OBs, FBs, FCs, DBs y los datos del sistema
Parmetros que determinan el comportamiento de la CPU
Parmetros que determinan el comportamiento de los mdulos de E/S
A partir de STEP 7 V5.1, archivos de proyecto completos en tarjetas de memoria
adecuadas.
Tipos de tarjetas de memoria para el S7-400
En el S7-400 se utilizan dos tipos de tarjetas de memoria:
Tarjeta RAM
Tarjeta flash (tarjeta FEPROM)
Nota
El S7-400 no acepta tarjetas de memoria de otros sistemas.
Qu tipo de tarjeta de memoria elegir?
La eleccin de una u otra depende de la utilizacin prevista.
Tabla 4-4 Tipos de tarjetas de memoria
Si ... Entonces ...
Desea modificar el programa tambin durante el
modo RUN,
deber utilizar una tarjeta RAM
Desea guardar el programa de usuario en la
tarjeta de memoria de forma duradera, incluso
tras un corte de alimentacin (es decir, sin
respaldo o fuera de la CPU),
deber utilizar una tarjeta flash
Tarjeta RAM
Si utiliza una tarjeta RAM, debe insertarla en la CPU para cargar el programa de usuario. En
STEP 7, elija el comando de men Sistema de destino --> Cargar programa de usuario en
Memory Card.
Se puede cargar todo el programa de usuario o partes del mismo (p. ej. FBs, FCs, OBs,
DBs o SDBs) en modo STOP o RUN en la memoria de carga.
Una tarjeta RAM pierde su contenido tan pronto se desenchufe de la CPU. La tarjeta RAM
no incorpora pila tampn de respaldo.
Si la fuente de alimentacin dispone de una pila de respaldo funcional o la CPU tiene
tensin de respaldo externa en la hembrilla EXT. BATT., el contenido de la memoria de la
tarjeta RAM no sufrir variaciones una vez desconectada la fuente de alimentacin, siempre
que la tarjeta RAM permanezca insertada en la CPU y la CPU en el bastidor.
4-20
A5E00267698-02
Tarjeta flash
Si utiliza una tarjeta flash, existen dos posibilidades de cargar el programa de usuario, a
saber:
Utilizando el selector de modo, conmute la CPU a modo STOP, enchufe la tarjeta flash
en la CPU y elija comando de men de
STEP 7 Sistema de destino --> Cargar programa de usuario en Memory Card.
En modo offline, transfiera el programa de usuario de la unidad de programacin a la
tarjeta flash y enchufe sta ltima en la CPU.
La tarjeta flash no necesita tensin para almacenar su contenido, esto quiere decir que la
informacin contenida se mantendr aunque se extraiga de la CPU o el sistema S7-400
funcione sin respaldo (sin pila de respaldo en el mdulo de alimentacin o sin tensin de
respaldo externa en la hembrilla EXT. BATT. de la CPU).
En una tarjeta flash slo se puede cargar el programa de usuario completo.
Cargar posteriormente partes de un programa de usuario
Usando la PG es posible cargar posteriormente partes del programa en la memoria de
carga integrada en la CPU. Srvase tener en cuenta que el contenido de esta memoria RAM
integrada se borra al efectuarse un borrado total. Por tanto, tras efectuar un borrado total, el
programa de usuario contenido en la tarjeta flash ser nuevamente el actual.
Qu capacidad elegir para la tarjeta de memoria?
La tarjeta de memoria debe tener una capacidad adaptada a la longitud del programa de
usuario y ofrecer espacio suplementario para el caso de utilizacin de mdulos de funcin y
de comunicaciones. El espacio que ocupan en memoria dichos mdulos figura en los
manuales correspondientes.
4-21
A5E00267698-02
Determinar la memoria necesaria con el Administrador SIMATIC
Es posible visualizar la longitud de los bloques de forma offline con el cuadro de dilogo
Propiedades Carpeta de bloques offl. (Bloques --> Propiedades del objeto --> ficha
Bloques).
En la vista offline se visualizan las siguientes longitudes:
Tamao (suma de todos los bloques sin datos de sistema) en la memoria de carga del
sistema de destino
Tamao (suma de todos los bloques sin datos del sistema) en la memoria de trabajo del
sistema de destino
Las longitudes de bloque en el sistema de origen (PG/PC) no se muestran en las
propiedades de la carpeta de bloques.
Las longitudes de bloques se muestran en bytes.
En las propiedades de un bloque se muestran los siguientes valores:
Cantidad necesaria de datos locales: tamao de los datos locales en bytes
MC7: tamao del cdigo MC7 en bytes o tamao de los datos tiles del DB
Tamao en la memoria de carga del sistema de destino
Tamao en la memoria de trabajo del sistema de destino (slo si se conoce la asignacin
de hardware)
Las indicaciones dependern de si el bloque se encuentra en la ventana de una vista online
o de una vista offline.
Si la carpeta de bloques est abierta y se ha ajustado Ver Detalles, la memoria de trabajo
requerida aparecer en la ventana del proyecto, independientemente de si la carpeta de
bloques se encuentra en la ventana de una vista online o de una vista offline.
Las longitudes de los bloques se pueden sumar marcando todos aquellos bloques que se
quieran sumar. En tal caso, la suma de los bloques marcados aparecer en la barra de
estado del Administrador SIMATIC.
La longitud de los bloques que no se puedan cargar en el sistema de destino (p. ej. VAT) no
se representar.
Las longitudes de bloques en el sistema de origen (PG/PC) no se mostrarn en la vista
detallada.
4-22
A5E00267698-02
Datos tcnicos
Designacin Referencia Consumo a 5 V Intensidad de respaldo
MC 952 / 256 KB / RAM 6ES7 952-1AH00-0AA0 tp. 35 mA
mx. 80 mA
tp. 1
mx. 40 A
MC 952 / 1 MB / RAM 6ES7 952-1AK00-0AA0 tp. 40 mA
mx. 90 mA
tp. 3 A
mx. 50 A
MC 952 / 2 MB / RAM 6ES7 952-1AL00-0AA0 tp. 45 mA
mx. 100 mA
tp. 5 A
mx. 60 A
MC 952 / 4 MB / RAM (slo
para CPU 417)
6ES7 952-1AM00-0AA0 tp. 45 mA
mx. 100 mA
tp. 5 A
mx. 60 A
MC 952 / 8 MB / RAM (slo
para CPU 417)
6ES7 952-1AP00-0AA0 tp. 45 mA
mx. 100 mA
tp. 5 A
mx. 60 A
MC 952 / 16 MB / RAM 6ES7 952-1AS00-0AA0 tp. 45 mA
mx. 100 mA
tp. 5 A
mx. 60 A
MC 952 / 1 MB / 5V FLASH 6ES7 952-1KL00-0AA0 tp. 40 mA
mx. 90 mA
--
MC 952 / 2 MB / 5V FLASH 6ES7 952-1KL00-0AA0 tp. 50 mA
mx. 100 mA
--
MC 952 / 4 MB / 5V FLASH 6ES7 952-1KM00-0AA0 tp. 40 mA
mx. 90 mA
--
MC 952 / 8 MB / 5V FLASH 6ES7 952-1KP00-0AA0 tp. 50 mA
mx. 100 mA
--
MC 952 / 16 MB / 5V FLASH
(slo para CPU 417)
6ES7 952-1KS00-0AA0 tp. 55 mA
mx. 110 mA
--
MC 952 / 32 MB / 5V FLASH
(slo para CPU 417)
6ES7 952-1KY00-0AA0 tp. 55 mA
mx. 110 mA
--
MC 952 / 64 MB / 5 V FLASH 6ES7 952-1KY00-0AA0 tp. 55 mA
mx. 110 mA
--
Dimensiones BAP (en mm) 7,5 57 87
Peso mx. 35 g
Inmunidad a perturbaciones Dada por la construccin
4-23
A5E00267698-02
4.9 Interfaz multipunto (MPI)
Equipos conectables
Es posible conectar a la MPI p. ej. las siguientes estaciones:
Unidades de programacin (PG/PC)
Equipos de manejo y visualizacin (OP y TD)
Otros autmatas SIMATIC S7
Algunos de estos equipos conectables son alimentados con la tensin 24 V desde la
interfaz. Esta suministra la tensin sin separacin galvnica
Comunicacin entre PG/OP y una CPU
Para la comunicacin con las unidades PG/OP, una CPU puede establecer
simultneamente varios enlaces online. Sin embargo, uno de estos enlaces est reservado
siempre por defecto para una unidad de programacin y otro enlace para un panel de
operador o un equipo de manejo y visualizacin.
Comunicacin entre dos CPUs
Las CPUs intercambian datos a travs de la comunicacin S7.
Para ms informacin al respecto, consulte el manual Programar con STEP 7.
Conector
Es imprescindible utilizar conectores de bus con salida de cable oblicua para PROFIBUS
DP o bien cables PG para la conexin de equipos a la MPI (vase el Manual de instalacin,
captulo 7).
Interfaz MPI como interfaz DP
La interfaz MPI se puede parametrizar tambin como interfaz DP. A tal efecto, es necesario
reparametrizar la interfaz MPI bajo STEP 7 en el Administrador SIMATIC. Entonces se
puede configurar una cadena DP con un mximo de 32 esclavos.
4-24
A5E00267698-02
4.10 Interfaz PROFIBUS DP
Equipos conectables
Todos los esclavos DP conforme a la normativa se pueden conectar a una interfaz
PROFIBUS DP.
La CPU ser el maestro DP que se conecta a los esclavos pasivos o a otros maestros DP a
travs del bus de campo PROFIBUS DP.
Algunos de estos equipos conectables son alimentados con la tensin 24 V desde la
interfaz. Esta suministra la tensin sin separacin galvnica
Conector
Utilice exclusivamente conectores de bus para cables PROFIBUS DP o PROFIBUS para la
conexin de dispositivos a una interfaz PROFIBUS DP (consulte el manual de instalacin,
captulo 5).
Modo redundante
En modo redundante, las interfaces PROFIBUS DP tienen los mismos parmetros.
4-25
A5E00267698-02
4.11 Parmetros para las CPUs S7-400
Valores por defecto
En el suministro estn ajustados todos los parmetros a valores por defecto. Con estos
valores prefijados, que son adecuados para toda una serie de aplicaciones estndar, resulta
posible utilizar el S7-400 directamente y sin ningn otro ajuste.
Los valores por defecto especficos de cada CPU se pueden averiguar en la configuracin
de hardware de STEP 7.
Bloques de parmetros
El comportamiento y las propiedades de la CPU se establecen mediante parmetros.(que
se guardan en los bloques de datos del sistema). Las CPUs tienen un ajuste
predeterminado definido. El usuario puede modificar dicho ajuste cambiando los parmetros
en la configuracin del hardware.
En la lista siguiente se relacionan las caractersticas del sistema parametrizables previstas
para las CPUs.
Propiedades generales (p. ej. nombre de la CPU)
Arranque (p. ej. habilitacin del rearranque)
Ciclo/marcas de ciclo (p. ej. tiempo de vigilancia del ciclo)
Remanencia (cantidad de marcas, temporizadores y contadores que se conservan de
forma remanente)
Memoria, (p. ej. datos locales)
Nota: Si modifica la divisin de la memoria de trabajo mediante parametrizacin, la
memoria de trabajo se reorganizar al cargar los datos de sistema en la CPU. El
resultado de ello es que los bloques de datos que han sido generados mediante SFCs se
borran y los dems bloques de datos se preajustan con valores iniciales de la memoria
de carga.
El tamao utilizable de la memoria de trabajo para los bloques lgicos o de datos se
modifica al cargar los datos de sistema cuando cambian los parmetros siguientes:
-- Tamao de la imagen de proceso (byte por byte; en la ficha Ciclo/Marca de ciclo)
-- Recursos de comunicacin (en la ficha Memoria)
-- Tamao del bfer de diagnstico (en la ficha Diagnstico/Reloj)
-- Nmero de datos locales para todas las clases de prioridad (ficha Memoria)
Asignacin de las alarmas (alarmas de proceso, alarmas de retardo, alarmas de error
asncrono) a las clases de prioridad
Alarmas horarias (p. ej. arranque, duracin de intervalo, prioridad)
Alarmas cclicas (p. ej. prioridad, duracin de intervalo)
Diagnstico/reloj (p. ej. sincronizacin de hora)
Niveles de proteccin
4-26
A5E00267698-02
Herramienta de parametrizacin
Los distintos parmetros de la CPU pueden ajustarse mediante la herramienta de
configuracin de hardware de STEP 7.
Nota
Si modifica los parmetros indicados a continuacin, el sistema operativo realizar las
inicializaciones siguientes.
Tamao de la imagen del proceso de entradas
Tamao de la imagen del proceso de salidas
Magnitud de los datos locales
Cantidad de registros en el bfer de diagnstico
Recursos de comunicacin
Se trata de las inicializaciones siguientes:
-- Los bloques de datos son inicializados con los valores de carga
-- Las marcas, los temporizadores, los contadores, las entradas y las salidas se borran
(0) independientemente de su ajuste de remanencia
-- Se borran los DB generados a travs de SFCs
-- Se deshacen los enlaces de comunicacin bsica configurados de forma fija
El sistema arranca de igual forma que en un arranque en fro.
Parmetros almacenados de forma especial
Los siguientes parmetros se guardan de forma especial en una CPU H.
Los nmeros de bastidor de una CPU H (0 1)
Ajuste los nmeros de bastidor utilizando el selector en el lado posterior de la CPU.
El modo de operacin de una CPU H (modo autnomo o redundante)
En el anexo B se describe cmo cambiar el modo de operacin de una CPU H.
Estos parmetros no se borrarn al realizar un borrado total y no se pueden modificar con
HW Config.
5-1
A5E00267698-02
S7-400H en el modo de Profibus DP
Indice del apartado
Apartado Tema Pgina
5.1 CPU 41x-H como maestro PROFIBUS DP 5-2
5.2 Datos coherentes 5-11
5
5-2
A5E00267698-02
5.1 CPU 41x-H como maestro PROFIBUS DP
Introduccin
En este captulo se describe cmoutilizar la CPU como maestro DP y configurarla para el
intercambio de datos directo.
Indice del apartado
Apartado Tema Pgina
5.1.1 reas de direccionamiento DP de CPUs 41xH 5-3
5.1.2 CPU 41x-H como maestro PROFIBUS DP 5-3
5.1.3 Diagnstico de la CPU 41xH como maestro PROFIBUS DP 5-6
Bibliografa
Las descripciones e indicaciones para la configuracin software y la configuracin hardware
de una subred PROFIBUS, as como el diagnstico en la misma, van incluidas en la ayuda
en pantalla de STEP 7.
Las descripciones e indicaciones para pasar de PROFIBUS DP a PROFIBUS DPV1 son
obtenibles en la Internet bajo la direccin:
http://www.ad.siemens.de/simatic-cs
indicando el nmero de registro 7027576
5-3
A5E00267698-02
5.1.1 reas de direccionamiento DP de CPUs 41xH
reas de direccionamiento de las CPUs 41xH
Tabla 5-1 CPUs 41x, interfaz MPI/DP como PROFIBUS DP
rea de direccionamiento 414--4H 417-4H
Interfaz MPI como PROFIBUS DP, entradas y salidas (bytes) 2048 2048
Interfaz DP como PROFIBUS DP, entradas y salidas (bytes) 6144 8192
En la imagen del proceso, entradas y salidas ajustables hasta x bytes 0 a 8192 0 a 16384
Las direcciones de diagnstico ocupan en el rea de direcciones de las entradas como
mnimo 1 byte para el maestro DP y para cada esclavo DP. Con estas direcciones puede
solicitarse p. ej. el diagnstico normalizado DP de las respectivas estaciones (mediante el
parmetro LADDR de la SFC 13). Las direcciones de diagnstico DP se determinan durante
la configuracin. Si no se han determinado estas direcciones de diagnstico DP, STEP 7
asignar las direcciones como direcciones de diagnstico DP en orden descendente a partir
de la direccin de byte ms alta.
En el modo DPV1 del maestro, a los esclavos se les da generalmente 2 direcciones de
diagnstico.
5.1.2 CPU 41xH como maestro PROFIBUS DP
Requisitos
Antes de la puesta en marcha es preciso configurar la CPU como maestro DP. A este efecto
es preciso efectuar los ajustes siguientes en STEP 7:
Configurar la CPU como maestro DP
Asignar una direccin PROFIBUS
Seleccionar un modo de operacin (compatible con S7 o DPV1)
El ajuste estndar es DPV1.
Asignar una direccin de diagnstico
Conectar esclavos DP al sistema maestro DP
Nota
Es uno de los esclavos PROFIBUS DP una CPU 31x o una CPU 41x?
Entonces se encontrar ese esclavo DP en el catlogo de PROFIBUS DP como Equipo ya
configurado. asignar a esa CPU del esclavo DP una direccin de diagnstico de esclavo en
el maestro DP. Acoplar el maestro DP con la CPU del esclavo DP y determinar las reas de
direcciones para el intercambio de datos con la CPU del esclavo DP.
5-4
A5E00267698-02
Observar/forzar, programar va PROFIBUS
Como alternativa a la interfaz MPI, es posible programar la CPU a travs de la interfaz
PROFIBUS DP o bien ejecutar las funciones de la PG Observar/forzar.
Nota
Las funciones Programar o Observar/forzar a travs de la interfaz PROFIBUS DP
prolongan el ciclo DP.
Arranque del sistema maestro DP
La vigilancia de arranque del maestro DP se ajusta mediante los parmetros siguientes:
Acuse por el mdulo
Transferencia de los parmetros a los mdulos
Es decir, los esclavos DP deben inicializarse y ser parametrizados por la CPU (como
maestro DP) durante el tiempo ajustado.
Direccin PROFIBUS del maestro DP
Se admiten todas las direcciones PROFIBUS.
De EN 50170a DPV1
La norma sobre periferia descentralizada EN 50170 se ha modificado. Los resultados de
estos cambios se han incluido en las normas IEC 61158 / IEC 61784-1:2002 Ed1 CP 3/1. En
la documentacin de SIMATIC se utiliza al incluirlos la denominacin DPV1. La nueva
versin incluye ciertas ampliaciones y simplificaciones.
Algunos componentes de automatizacin de la marca SIEMENS ya disponen de la
funcionalidad DPV1. Para poder hacer uso de ella, es necesario realizar ciertas
modificaciones en el sistema. En la pgina web de Customer Support encontrar una
descripcin completa del paso de EN 50170 a DPV1 dentro de las preguntas ms
frecuentes con el ttulo Paso de EN 50170 a DPV1, ID 7027576.
5-5
A5E00267698-02
Componentes compatibles con la funcionalidad Profibus DPV1
Maestros DPV1
Las CPUs S7-400 con interfaz DP integrada.
El CP 443-5 con el nmero de referencia 6GK7 443-5DX03-0XE0, si se utiliza con una
de las CPUs S7-400 anteriores.
Esclavos DPV1
Los esclavos DP incluidos en el catlogo de hardware de STEP 7 bajo su nombre de
familia se reconocen como esclavos DPV1 en el texto informativo.
Los esclavos DP en STEP 7 incorporados a travs de archivos GSD, a partir de la
revisin 3 de GSD.
STEP 7
A partir de STEP 7 V 5.1, Service Pack 2.
Modos de operacin para componentes DPV1
Modo compatible con S7
En este modo, los componentes son compatibles con EN 50170. Sin embargo, no es
posible aprovechar toda la funcionalidad de DPV1.
Modo DPV1
En este modo se puede aprovechar toda la funcionalidad de DPV1. Los componentes de
automatizacin de la estacin que no sean compatibles con DPV1 podrn seguir
utilizndose como hasta el momento.
Compatibilidad entre DPV1 y EN 50170?
Tambin puede seguir utilizando todos los esclavos despus de pasar a DPV1. Sin
embargo, no admitirn las funciones ampliadas de DPV1.
Adems, puede utilizar esclavos DPV1 pese a no haber pasado a DPV1. stos se
comportarn como esclavos comunes. Los esclavos DPV1 de SIEMENS se pueden utilizar
en modo compatible con S7. En el caso de los esclavos DPV1 de otras marcas necesitar
un archivo GSD segn EN 50170, revisin 3.
Determinar la topologa de bus en un sistema maestro con la SFC 103 DP_TOPOL
Para mejorar la posibilidad de determinar cul es el mdulo daado o dnde se ha
interrumpido el cable DP en caso de fallos durante el funcionamiento, existe un repetidor de
diagnstico. Este mdulo es un esclavo que determina la topologa de un tramo DP y, a
partir de esos datos, puede detectar los fallos.
La SFC 103 DP_TOPOL dispara el anlisis de la topologa de bus de un sistema maestro
DP mediante el repetidor de diagnstico. La SFC 103 se describe en la Ayuda en pantalla
correspondiente y en el manual Funciones estndar y funciones de sistema. El repetidor de
diagnstico se describe en el manual Diagnostic Repeater for PROFIBUS DP, nmero de
referencia 6ES7972-0AB00-8BA0.
5-6
A5E00267698-02
5.1.3 Diagnstico de la CPU 41xH como maestro PROFIBUS DP
Diagnstico mediante LEDs
En la tabla 5-2 se explica el significado del LED BUSF.
En todas las sealizaciones, parpadear o se iluminar siempre el LED BUSF que est
asignado a la interfaz configurada como interfaz PROFIBUS DP.
Tabla 5-2 Significado del LED BUSF en la CPU 41x como maestro DP
BUSF Significado Remedio
apag. Configuracin correcta;
son accesibles todos los esclavos
configurados
--
luce Fallo de bus (error de hardware) Comprobar si el cable de bus est cortocircuitado o
interrumpido.
Error de interfaz DP
Distintas velocidades en el
funcionamiento de multimaestro DP
(slo en modo autnomo)
Evaluar el diagnstico. Efectuar una nueva
configuracin o corregir la existente.
parpade
a
Fallo de estacin
Por lo menos uno de los esclavos
asignados no es accesible
Comprobar si el cable de bus est conectado a la
CPU 41x o si el bus est interrumpido.
Esperar a que se haya inicializado la CPU 41x. Si el
LED sigue parpadeando, comprobar los esclavos DP
o evaluar el diagnstico de stos.
5-7
A5E00267698-02
Lectura del diagnstico con STEP 7
Tabla 5-3 Lectura del diagnstico mediante STEP 7
Maestro
DP
Bloque o ficha en
STEP 7
Aplicacin Consultas
CPU 41x Ficha Diagnstico
esclavo DP
Mostrar el diagnstico de esclavo
en texto explcito en la interfaz de
usuario de STEP 7
Vase Diagnosticar el hardware
en la Ayuda en pantalla de STEP 7
y en el manual Configurar el
hardware y la comunicacin con
STEP 7
SFC 13
DPNRM_DG
Leer el diagnstico de esclavo
(depositar en el rea de datos del
programa de usuario)
Si ocurre un error mientras se
ejecuta la SFC 13 puede suceder
que el bit Busy no sea puesto a
0. Por tanto, compruebe el
parmetro RET_VAL despus de
cada ejecucin de la SFC 13.
Configuracin de la CPU 41x,
consulte el manual de referencia
Datos de la CPU; SFC, consulte el
manual de referencia Funciones
Configuracin de otros esclavos:
consulte su descripcin
SFC 59 RD_REC Leer los registros de datos del
diagnstico S7 (depositar en el
rea de datos del programa de
usuario)
SFC 51 RDSYSST Leer sublistas SZL. En la alarma de
diagnstico con el ID SZL
W#16#00B3, llamar a la funcin
SFC 51 y leer la SZL de la CPU
esclava.
Manual de referencia Funciones
estndar y funciones de sistema
SFB 52 RDREC Para esclavos DPV1:
Leer los registros del diagnstico
S7 ( depositar en el rea de datos
del programa de usuario)
estndar y funciones de sistema
SFB 54 RALRM Para esclavos DPV1:
Leer la informacin de alarma
dentro del respectivo OB de alarma
5-8
A5E00267698-02
Evaluar el diagnstico en el programa de usuario
En la figura siguiente se muestra cmo proceder para evaluar el diagnstico en el programa
de usuario.
Evento de diagnstico
Leer OB82_MDL_ADDR
y
leer OB82_IO_FLAG
(= identificacin mdulo E/S)
Para diagnosticar todo el esclavo DP:
Llamar a SFC 13
Registrar en el parmetro LADDR la direccin

de diagnstico OB82_MDL_ADDR*
Registrar el bit 0 de OB82_IO_Flag
como bit 15 en OB82_MDL_ADDR
Resultado: direccin de diagnstico
OB82_MDL_ADDR*
Para diagnosticar los mdulos afectados:
Llamar a SFC 51
Registrar en el parmetro INDEX la direccin de

diagnstico OB82_MDL_ADDR*
Registrar en el parmetro SZL_ID el ID
W#16#00B3 (= datos de diagnstico de un
mdulo)
CPU 41xH
Se llama al OB82
Para diagnosticar los compo--
nentes afectados:
Llamar al SFB 54 (en el entorno DPV1)
Ajustar MODE=1
Los datos de diagnstico son registrados
en los parmetros TINFO y
AINFO.
Figura 5-1 Diagnstico con CPU 41xH
5-9
A5E00267698-02
Direcciones de diagnstico en combinacin con la funcionalidad del esclavo DP
En la CPU 41xH se asignan direcciones de diagnstico para el PROFIBUS DP. Obsrvese
en la configuracin que las direcciones de diagnstico DP se asignan por un lado al maestro
DP y por otro lado al esclavo DP.
En la configuracin se determinan 2 direcciones de diagnstico:
PROFIBUS
Esclavo DP CPU S7 como maestro DP
Direccin de diagnstico
Direccin de diagnstico
Al configurar el maestro DP hay que
determinar (en el respectivo proyecto del
maestro DP) una direccin de
diagnstico para el esclavo DP. A
continuacin se dice que esta direccin
de diagnstico est asignada al maestro
DP.
Al configurar el esclavo DP hay que
determinar (en el respectivo proyecto del
esclavo DP) asimismo una direccin de
diagnstico asignada al esclavo DP. A
continuacin se dice que esta direccin
de diagnstico est asignada al esclavo
DP.
Mediante dicha direccin de diagnstico
se notifica al maestro DP el estado del
esclavo DP o si est interrumpido el bus.
(vase la tabla 5-4)..
Mediante dicha direccin de diagnstico
se notifica al esclavo DP el estado del
maestro DP o si est interrumpido el
bus.
Figura 5-2 Direcciones de diagnstico para el maestro DP y el esclavo DP
5-10
A5E00267698-02
Deteccin de eventos
La tabla 5-4 muestra cmo la CPU 41xH como maestro DP detecta cambios del estado
operativo de un esclavo DP o interrupciones en la transferencia de datos.
Tabla 5-4 Deteccin de eventos de una CPU 41xH como maestro DP
Evento Reaccin del maestro DP
Interrupcin del
bus
(cortocircuito,
conector
desconectado)
Llamada del OB 86 con el aviso Fallo de estacin
(evento entrante; direccin de diagnstico del esclavo DP asignado al maestro
DP)
En caso de acceso a la periferia: llamada al OB 122,
error de acceso a periferia
Esclavo DP:
RUN STOP
Llamada del OB 82 con el aviso Mdulo averiado
(evento entrante;
direccin de diagnstico del esclavo DP asignado al maestro DP;
variable OB82_MDL_STOP=1)
Esclavo DP:
STOP RUN
Llamada del OB 82 con el aviso Mdulo OK
(evento saliente; direccin de diagnstico del esclavo DP asignado al maestro
DP;
variable OB82_MDL_STOP=0)
Evaluacin en el programa de usuario
En la tabla siguiente se muestra cmo es posible evaluar en el maestro DP p. ej. las
transiciones RUN--STOP del esclavo DP (vase la tabla 5-4)..
En el maestro DP En el esclavo DP (CPU 41x)
Direcciones de diagnstico (ejemplos):
Direccin de diagnstico del maestro=1023
Direccin de diagnstico de esclavo en el
sistema maestro=1022
Direcciones de diagnstico (ejemplos):
Direccin de diagnstico del esclavo=422
Direccin de diagnstico del
maestro=irrelevante
La CPU llama al OB 82 con las informaciones
siguientes (entre otras):
OB 82_MDL_ADDR:=1022
OB82_EV_CLASS:=B#16#39
como evento entrante
OB82_MDL_DEFECT:=mdulo defectuoso
Estas informaciones se registran tambin en el
bfer de diagnstico de la CPU.
En el programa de usuario debera programarse
tambin la SFC 13 DPNRM_DG para leer los
datos de diagnstico del esclavo DP.
En el entorno DPV1 iconviene utilizar la
funcinSFB 54 que ofrece la informacin de
alarma completa.
CPU: RUN STOP
La CPU genera un telegrama de diagnstico del
esclavo DP.
5-11
A5E00267698-02
5.2 Datos coherentes
Los datos cuyo contenido guarda relacin y que describen el estado del proceso en un
momento de determinado se denominan datos coherentes. Para que los datos sean
coherentes no se pueden modificar ni actualizar durante el procesamiento o la transferencia.
Ejemplo 1:
Para que la CPU disponga de una imagen coherente de las seales de proceso durante el
procesamiento cclico del programa, las seales de proceso deben leerse en la imagen de
proceso de las entradas antes del procesamiento del programa y escribirse despus del
procesamiento de programa en la imagen de proceso de las salidas. A partir de entonces,
cuando el programa accede a las reas de operandos Entradas (E) y Salidas (S) durante la
ejecucin del programa, no accede directamente a los mdulos de seal, sino al rea de
memoria interna de la CPU en la que se encuentra la imagen del proceso.
Ejemplo 2:
Puede producirse una incoherencia cuando un -bloque de comunicacin (p. ej. el SFB 14
GET, SFB 15 PUT) se ve interrumpido por un OB de alarma de proceso de prioridad
mayor.Si el programa de usuario modifica entonces los datos que el bloque -de
comunicacin ya ha procesado en parte en el OB de alarma de proceso, los datos
transmitidos procedern en parte del periodo anterior al procesamiento de la alarma de
proceso y en parte del periodo posterior.
Esto significa que los datos sern incoherentes ( no estarn relacionados).
La SFC 81 UBLKMOV
Con la SFC 81 UBLKMOV se copia el contenido de un rea de memoria (= zona fuente)
en otra rea de memoria (= zona de destino) de forma coherente. El proceso de copia no se
puede interrumpir con otras actividades del sistema operativo.
Con la SFC 81 UBLKMOV se pueden copiar las siguientes reas de memoria:
Marcas
Contenidos del DB
Imagen de proceso de las entradas
Imagen de proceso de las salidas
El volumen mximo de datos que se puede copiar es de 512 bytes. Observe las limitaciones
especficas de la CPU, que podr consultar p. ej. en la lista de operaciones.
Como no es posible interrumpir el proceso de copiado, al utilizar la SFC 81 UBLKMOV
puede aumentar el tiempo de respuesta a alarmas de la CPU.
Las zonas fuente y de destino no se pueden solapar. Si la zona de destino es mayor que la
zona fuente, slo se copiar el mismo volumen de datos que haya en la zona fuente. Si la
zona de destino es menor que la zona fuente, slo se copiarn los datos que admita la zona
de destino.
5-12
A5E00267698-02
5.2.1 Coherencia de los bloques de comunicacin y las funciones
En el S7-400, las peticiones de comunicacin no se procesan en el punto de control del
ciclo, sino en periodos fijos durante el ciclo del programa.
Desde el sistema siempre se pueden procesar de forma coherente los formatos de datos
byte, palabra y palabra doble, es decir, no es posible interrumpir la transferencia o el
procesamiento de 1 byte, 1 palabra = 2 bytes o 1 palabra doble = 4 bytes.
Si en el programa de usuario se llaman bloques de comunicacin que slo se pueden
utilizar por pares ( p. ej. SFB 12 BSEND y SFB 13 BRCV) y que acceden a datos
comunes, el acceso a estas reas de datos se coordinar p. ej. a travs del parmetro
DONE. De esta forma se puede garantizar en el programa de usuario la coherencia de los
datos que se transfieran de forma local con estos bloques de comunicacin.
El comportamiento es distinto si se trata de las funciones de comunicacin de S7 en las que
no se requiere ningn bloque en el programa de usuario del sistema de destino ( p. ej. SFB
14 GET, SFB 15 PUT). En tal caso, el volumen de los datos coherentes debe tenerse en
cuenta ya durante la programacin.
5.2.2 Acceso a la memoria de trabajo de la CPU
Las funciones de comunicacin del sistema operativo acceden a la memoria de trabajo de la
CPU en bloques de tamao fijo. El tamao de estos bloques es especfico de la CPU; en el
caso de las CPUs S7-400 es variable, pudiendo comprender hasta 472 bytes.
De esta forma se garantiza que el tiempo de respuesta a alarma no se prolongue al utilizar
las funciones de comunicacin. Como este acceso es asncrono al programa de usuario,
durante la transferencia de datos no se podr transferir un nmero cualquiera de bytes de
forma coherente.
A continuacin se indican las reglas que se deben cumplir para garantizar la coherencia de
datos.
5-13
A5E00267698-02
5.2.3 Reglas de coherencia para el SFB 14 GET (Leer variable) y SFB 15
PUT (Escribir variable)
SFB 14
Los datos se transfieren de forma coherente cuando se cumplen las siguientes reglas:
Evale por completo la seccin del rea de recepcin RD_i utilizada actualmente antes de
activar una nueva peticin.
SFB 15
Al activar un procedimiento de envo (flanco ascendente en REQ), los datos a enviar del
rea de emisin SD_i se han copiado del programa de usuario. Estas reas se pueden
escribir de nuevo tras llamar al bloque, sin corromper los datos de emisin actuales.
Nota
El procedimiento de envo se habr concluido apenas cuando el parmetro de estado
DONE adopte el valor 1.
5.2.4 Lectura coherente de datos desde un esclavo DP normalizado y
escritura coherente en un esclavo DP normalizado
Lectura coherente de datos desde un esclavo DP normalizado con la SFC 14
DPRD_DAT
La SFC 14 DPRD_DAT (read consistent data of a DP-normslave) permite leer de forma
coherente los datos de un esclavo DP normalizado.
En caso de error durante la transferencia de datos, los datos ledos se introducirn en el
rea de destino fijada con el parmetro RECORD.
El rea de destino debe tener la misma longitud que la longitud configurada para el mdulo
seleccionado con STEP 7.
Al llamar a la SFC 14 slo se puede acceder a los datos de un mdulo/ identificador de DP
bajo la direccin de inicio configurada.
Escritura coherente de datos en un esclavo DP normalizado con la SFC 15
DPWR_DAT
Con la SFC 15 DPWR_DAT (write consistent data to a DP-normslave) se transfieren de
forma coherente los datos en RECORD para el esclavo DP direccionado.
El rea de origen debe tener la misma longitud que la longitud configurada para el mdulo
seleccionado con STEP 7.
5-14
A5E00267698-02
Nota
La norma PROFIBUS DP determina los lmites superiores para la transferencia de datos
tiles coherentes (consulte el apartado siguiente). Los esclavos DP normalizados comunes
mantienen estos lmites superiores. En el caso de las CPUs antiguas (anteriores a 1999)
existan limitaciones especficas de la CPU para la transferencia de datos tiles coherentes.
Si se trabaja con estas CPUs, puede consultar la longitud mxima de los datos que la CPU
puede leer o escribir de forma coherente en un esclavo DP normalizado en los datos
tcnicos, bajo la palabra clave Maestro DP Datos tiles por esclavo DP. Las CPUs ms
actuales superan con este valor la longitud de los datos que enva o recibe un esclavo DP
normal.
Lmites superiores para la transferencia de datos tiles coherentes en un esclavo DP
La norma Profibus DP define lmites superiores para la transferencia de datos tiles
coherentes en un esclavo DP.
Por este motivo, en un esclavo DP normal se puede transferir de forma coherente un
mximo de 64 palabras = 128 bytes de datos tiles en un bloque.
Durante la configuracin se determina el tamao del rea coherente. Para ello se puede
ajustar en un formato de identificacin especfico (SKF) una longitud mxima para datos
coherentes de 64 palabras = 128 bytes (128 bytes para las entradas y 128 bytes para las
salidas). No es posible definir una longitud mayor.
Este lmite superior slo es vlido para los datos tiles puros. Los datos de diagnstico y de
parmetros se unen en un registro de datos conjunto, de forma que se transfieren de forma
coherente.
En el formato de identificacin general (AKF) se puede ajustar una longitud mxima para los
datos coherentes de 16 palabras = 32 bytes ( 32 bytes para las entradas y 32 bytes para las
salidas).No es posible definir una longitud mayor.
A la luz de todo esto, tenga en cuenta que, de forma general, una CPU 41x como esclavo
DP debe poder configurarse en un maestro ajeno (conexin a travs de GSD) gracias al
formato de identificacin general. Por este motivo, el tamao de la memoria para la
transferencia de una CPU 41x como esclavo DP a PROFIBUS DP es de 16 palabras = 32
bytes como mximo.
5-15
A5E00267698-02
5.2.5 Acceso a datos coherentes sin utilizar la SFC 14 o la SFC 15
Es posible acceder a datos coherentes de ms de 4 bytes sin necesidad de utilizar la SFC
14 o la SFC 15. El rea de datos de un esclavo DP que se vaya a transferir de forma
coherente se transferir a una imagen parcial del proceso. As, la informacin de esta rea
siempre es coherente. Posteriormente puede accederse a la imagen del proceso a travs de
comandos de carga y transferencia (p. ej. L EW 1). Esto permite acceder a los datos
coherentes de una forma especialmente cmoda y efectiva (se reduce el tiempo de
ejecucin). De este modo se consigue una integracin y parametrizacin eficaces de, por
ejemplo, accionamientos u otros esclavos DP.
Al acceder directamente a un rea de datos configurada de forma coherente (p. ej. L PEW o
T PAW) no se producen errores de acceso a la periferia.
Importante para pasar de la solucin de las SFC 14/15 a la solucin de imagen del proceso:
Al pasar de la solucin de las SFC 14/15 a la solucin de imagen del proceso no es
aconsejable el uso simultneo de funciones de sistema y la imagen del proceso. Aunque
en general, la imagen del proceso se actualiza al escribir con la funcin de sistema SFC
15, esto no sucede durante la lectura. Esto quiere decir que no se puede garantizar la
coherencia entre los valores de la imagen del proceso y los valores de la funcin del
sistema SFC 14.
La SFC 50 RD_LGADR ofrece en la solucin de las SFC 14/15 reas de
direccionamiento distintas a las de la solucin de imagen del proceso.
Si utiliza un CP 443-5 ext, la utilizacin simultnea de funciones de sistema y de la
imagen del proceso provoca los siguientes errores: imposibilidad de leer/escribir en la
imagen del proceso o imposibilidad de leer/escribir mediante la SFC 14/15.
5-16
A5E00267698-02
Ejemplo:
El siguiente ejemplo (para la imagen parcial del proceso TPA 3) representa una posible
configuracin en HW-Config:
IPP 3 en la salida: estos 50 bytes se encuentran en la imagen parcial del proceso 3 y son
coherentes (lista desplegable Coherente va --> Longitud total), por lo que se pueden
leer con comandos Entrada de carga xy normales.
La seleccin de la lista desplegable Imagen parcial del proceso--> ------ bajo la entrada
significa que no se almacena en una imagen del proceso. El manejo slo es posible con
las funciones del sistema SFC14/15.
6-1
A5E00267698-02
Estados de sistemayde operacindel
S7-400H
Este captulo contiene una introduccin en la temtica de los sistemas de alta disponibilidad
S7-400H.
Aqu conocer los conceptos fundamentales utilizados para describir el funcionamiento de
los sistemas de alta disponibilidad.
A continuacin se ofrecen informaciones sobre los estados del sistema H. Estos dependen
de los estados de operacin de las distintas CPUs de alta disponibilidad, que se explican en
el apartado siguiente.
La descripcin de dichos estados de operacin se concentra en este apartado en el
comportamiento que difiere del de una CPU estndar. El comportamiento estndar de una
CPU en el respectivo estado operativo se describe en el manual Programar con STEP 7.
En el ltimo apartado aparecen indicaciones sobre la respuesta dinmica diferente de las
CPUs de alta disponibilidad.
Apartado Tema Pgina
6.1 Introduccin 6-2
6.2 Estados de sistema del S7-400H 6-5
6.3 Estados operativos de las CPUs 6-6
6.4 Autodiagnstico 6-13
6.5 Respuesta dinmica 6-17
6.6 Evaluacin de alarmas de proceso en el sistema S7-400H 6-17
6
Estados de sistema y de operacin del S7-400H
6-2
A5E00267698-02
6.1 Introduccin
El S7-400H est formado por dos subsistemas de configuracin redundante, sincronizados
a travs de fibras pticas.
Ambos subsistemas constituyen un autmata programable de alta disponibilidad, que
funciona mediante una estructura bicanal (1de2) segn el principio de la redundancia
activa.
Qu se entiende por redundancia activa?
Una redundancia activa, que suele denominarse tambin redundancia partcipe en el
funcionamiento, significa que todos los medios de operacin redundante estn
continuamente en servicio y que intervienen simultneamente en la ejecucin de la tarea de
control.
Esto supone para el S7--400H que el programa de usuario es absolutamente idntico en las
dos CPU y que es procesado por ambas CPUs al mismo tiempo (de forma sncrona).
Convencin
Para identificar los dos subsistemas utilizamos en la presente descripcin los conceptos
maestro y reserva, introducidos hasta ahora para los sistemas H bicanales. Sin embargo,
el subsistema de reserva funciona aqu siempre de forma sncrona con el maestro para los
eventos y no slo en caso de anomala.
La distincin entre CPU maestra y CPU de reserva es importante sobre todo a fin de
garantizar reacciones ante errores reproducibles. As p. ej., en caso de fallar el acoplamiento
de redundancia la CPU de reserva pasa a STOP, mientras que la CPU maestra permanece
en RUN.
Asignacin maestro-reserva
Al conectar el S7-400H por vez primera, se convierte en CPU maestra la CPU que se haya
inicializado antes; la otra CPU se convierte en la CPU de reserva.
Tras determinarse esta asignacin maestro-reserva, se conserva la misma cada vez que se
conecta la red.
La asignacin maestro-reserva es modificada en los casos siguientes:
1. Si la CPU de reserva arranca antes que la CPU maestra (intervalo mnimo 3 s)
2. Fallo o STOP de la CPU maestra en el modo redundante
3. En el estado operativo BSQUEDA DE ERRORES no se hall ningn error (vea tambin
el apartado 6.3.6)
6-3
A5E00267698-02
Sincronizacin de los subsistemas
La CPU maestra y la de reserva estn acopladas a travs de fibras pticas. Mediante este
acoplamiento, las dos CPU procesan el programa con sincronizacin controlada por
eventos.
Subsistema
(CPU0)
Sincronizacin
Subsistema
(CPU1)
Figura 6-1 Sincronizacin de los subsistemas
La sincronizacin la efecta automticamente el sistema operativo, no teniendo
repercusiones en el programa de usuario. Cree su programa tal como est acostumbrado a
hacerlo en las CPUs estndar del S7-400.
Mtodo de sincronizacin controlada por eventos
Para el S7-400H se aplic el mtodo de sincronizacin controlada por eventos, patentado
por Siemens. Este mtodo se ha acreditado en la prctica, habindose utilizado ya en los
autmatas S5-115H y S5-155H.
Sincronizacin controlada por eventos significa que en todos los eventos que pudieran
originar un estado interno diferente de los subsistemas tiene lugar una compensacin de los
datos entre la unidad maestra y la de reserva.
La CPU maestra y la de reserva son sincronizadas en los casos siguientes:
Acceso directo a la periferia
Alarmas
Actualizacin de los tiempos del usuario, p. ej. temporizador S7
Modificacin de datos debida a funciones de comunicacin
Continuacin del funcionamiento sin choques aunque se pierda la redundancia de
una CPU
El mtodo de sincronizacin controlada por eventos garantiza un funcionamiento
ininterrumpido sin choques gracias a la CPU de reserva aunque falle la CPU maestra.
6-4
A5E00267698-02
Autodiagnstico
Las anomalas o errores tienen que ser detectados, localizados y notificados lo ms
rpidamente posible. Por tal motivo se prevn en S7-400H cuantiosas funciones de
autodiagnstico, que se ejecutan de forma automtica y completamente cubierta.
A tal efecto, se comprueban los siguientes componentes y funciones:
Acoplamiento de los bastidores centrales
Procesador
Memoria interna de la CPU
Bus perifrico
Si se detecta una anomala en un autodiagnstico, el sistema H intenta subsanar la misma
o por lo menos reprimir sus repercusiones.
El autodiagnstico se describe detalladamente en el apartado 6.4.
6-5
A5E00267698-02
6.2 Estados de sistema del S7-400H
Los estados de sistema del S7-400H resultan de los estados operativos de ambas CPUs.
Se utiliza el concepto modo para expresar de manera simplificada los estados operativos
de las dos CPU que se presentan simultneamente.
Ejemplo: En vez de decir la CPU maestra se encuentra en RUN y la CPU de reserva se
encuentra en modo operativo ACOPLAMIENTO, se expresa aqu el S7-400H est en el
modo acoplamiento.
Visin de conjunto de los estados de sistema
La tabla siguiente muestra los posibles estados de sistema del S7-400H.
Tabla 6-1 Resumen de los estados de sistema del S7-400H
Estados de sistema del
S7 400H
Estados operativos de las dos CPU
S7-400H
Maestra Reserva
Stop STOP STOP, sin tensin,
DEFECTUOSA
Arranque ARRANQUE STOP, sin tensin,
DEFECTUOSA, sin
sincronizacin
Modo autnomo RUN STOP, BSQUEDA DE
ERRORES, sin tensin,
DEFECTUOSA, sin
sincronizacin
Acoplar RUN ARRANQUE, ACOPLAR
Sincronizar (igualar datos) RUN SINCRONIZAR
Modo redundante RUN RUN
Parada PARADA STOP, sin tensin,
DEFECTUOSA
6-6
A5E00267698-02
6.3 Estados operativos de las CPUs
Los estados operativos describen el comportamiento de las CPUs en un instante cualquiera.
Es conveniente conocer los estados operativos de las CPUs para la programacin del
arranque, la comprobacin y el diagnstico de fallos.
Estados operativos desde POWER ON hasta el modo redundante
Las dos CPU funcionan generalmente en igualdad de condiciones, de forma que cada
unidad CPU puede ser o bien la CPU maestra o bien la CPU de reserva. Para mayor
claridad, en la figura siguiente se presupone que la CPU maestra (CPU 0) es conectada
antes que la CPU de reserva (CPU 1).
En la figura 6-2 se exponen los estados operativos que adoptan ambas CPUs desde
POWER ON hasta el modo redundante. No se mencionan los estados operativos PARADA
(consulte el captulo 6.3.5) y BSQUEDA DE ERRORES (consulte el captulo 6.3.6), que
constituyen un caso especial.
Actualizacin de da-
tos dinmicos
Actualizacin del pro-
grama de usuario
STOP
POWER ON en CPU 0
ARRANQUE
RUN
RUN
RUN
RUN
1.
2.
3.
4.
5.
6.
POWER ON en CPU 1
ARRANQUE /
ACOPLAR
SINCRONIZAR
RUN
Stop
Arranque
Modo autnomo
Acoplar
Sincronizar (igualar datos)
Modo redundante
Estado de sistema
CPU maestra
CPU de reserva
STOP
STOP
STOP
Figura 6-2 Estados de sistema y de operacin del sistema H
6-7
A5E00267698-02
Aclaraciones a la figura 6-2
Tabla 6-2 Aclaraciones a la figura 6-2: Estados de sistema y de operacin del sistema H
Punto Descripcin
1. Tras conectarse la tensin de alimentacin, las dos CPU (CPU 0 y CPU 1) se hallan en el
estado operativo STOP.
2. La CPU 0 pasa al estado operativo ARRANQUE y procesa el OB 100 o el OB 102
conforme al modo de arranque (consulte tambin el apartado 6.3.2).
3. Si el arranque se concluye correctamente, la CPU maestra (CPU 0) pasa al modo
autnomo (la CPU maestra ejecuta por s sola el programa de usuario).
Al pasar al estado operativo ACOPLAR no puede estar abierto ningn bloque con la
opcin Observar ni tampoco puede estar abierta ninguna tabla de variables.
4. Si la CPU de reserva (CPU 1) solicita la funcin ACOPLAR, la CPU maestra y la de
reserva comparan sus programas de usuario. Si se detectan diferencias, la CPU maestra
actualiza el programa de usuario de la CPU de reserva (consulte tambin el apartado
6.3.3).
5. La sincronizacin comienza tras finalizar el acoplamiento correctamente (consulte
tambin el apartado 7.3.2). A tal efecto, la CPU maestra actualiza los datos dinmicos de
la CPU de reserva (los datos dinmicos son entradas, salidas, temporizadores,
contadores, marcas y bloques de datos).
Tras finalizar la sincronizacin, el contenido de la memoria es idntico en ambas CPUs
(consulte tambin el apartado 6.3.3).
6. Despus de la sincronizacin, la CPU maestra y la de reserva se hallan en RUN. Ambas
CPUs ejecutan de forma sncrona el programa de usuario.
Excepcin: en caso de conmutacin maestro/reserva para modificaciones de
configuracin/programa.
El modo redundante es nicamente posible si ambas CPUs son de versin idntica y
contienen la misma versin de firmware.
6-8
A5E00267698-02
6.3.1 Estado operativo STOP
A excepcin de la funcin descrita a continuacin, las CPUs del S7-400H se comportan en
el estado operativo STOP igual que las CPUs estndar de S7-400.
Si ambas CPUs se encuentran en modo STOP y desea cargar una configuracin, tenga en
cuenta lo siguiente:
La CPU en la que se ha cargado la configuracin debe arrancarse primero para que sea
la CPU maestra.
Si la PG solicita un arranque del sistema, se arrancar primero la CPU con la que exista
un enlace activo, independientemente de si se trata de la CPU maestra o de reserva.
Atencin
Un arranque del sistema puede ocasionar que la CPU maestra se convierta en la CPU de
reserva, y viceversa.
Borrado total
El borrado total siempre repercute slo en la CPU para la que se aplica dicha funcin. Si
desea borrar totalmente ambas CPUs, tiene que hacerlo primero en una de ellas y luego en
la otra.
6-9
A5E00267698-02
6.3.2 Estado operativo ARRANQUE
Excepto las funciones descritas a continuacin, las CPUs del S7-400H se comportan en el
estado operativo ARRANQUE igual que las CPUs estndar de S7-400.
Tipos de arranque
Las CPUs H hacen distincin entre el arranque en fro y el arranque en caliente.
Las CPUs H no soportan el rearranque.
Arranque de la CPU maestra
El estado de sistema Arranque de un S7--400H es ejecutado exclusivamente por la CPU
maestra.
En el ARRANQUE, la CPU maestra compara la periferia existente con la configuracin de
hardware que se ha programado con STEP 7. En caso de divergencia, la CPU maestra
reacciona igual que una CPU estndar de S7-400.
La CPU maestra comprueba y parametriza
la periferia conectada
la periferia monocanal unilateral que lleva asignada
Arranque de la CPU de reserva
En el arranque de la CPU de reserva no se llama al OB 100 ni al OB 102.
La CPU de reserva comprueba y parametriza
la periferia monocanal unilateral que lleva asignada.
El estado operativo ARRANQUE se describe detalladamente en el manual Programar con
STEP 7.
6.3.3 Estados operativos ACOPLAR y SINCRONIZAR
Antes de que el sistema H adopte el modo redundante, la CPU maestra comprueba y
actualiza el contenido de la memoria en la CPU de reserva. Ello sucede en dos fases que se
ejecutan sucesivamente, denominadas a continuacin Acoplar y Sincronizar.
Durante el acoplamiento y la sincronizacin, la CPU maestra se encuentra siempre en RUN
y la CPU de reserva en el estado operativo ACOPLAR o SINCRONIZAR.
Al ejecutarse el acoplamiento y la sincronizacin se distingue si el fin perseguido es el
estado de sistema redundante o una conmutacin maestro/reserva.
Para ms informacin sobre el acoplamiento y la sincronizacin, consulte el apartado 7.
6-10
A5E00267698-02
6.3.4 Estado operativo RUN
Excepto las funciones descritas a continuacin, las CPUs del S7-400H se comportan en el
estado operativo RUN igual que las CPUs estndar de S7-400.
En los siguientes estados de sistema es procesado el programa de usuario por lo menos
por una CPU:
Modo autnomo
Acoplar, sincronizar
Modo redundante
Modo autnomo, acoplar y sincronizar datos
En estos estados de sistema, la CPU maestra se encuentra en modo RUN y procesa por s
sola el programa de usuario.
Estado de sistema redundante
En el modo redundante, la CPU maestra y la de reserva se hallan en RUN. Ambas CPUs
procesan el programa de usuario de forma sncrona, vigilndose recprocamente.
En el modo redundante no es posible comprobar el programa de usuario con puntos de
parada.
El modo redundante es nicamente posible si ambas CPUs son de versin idntica y
contienen la misma versin de firmware. Se abandona este estado debido a las causas de
error especificadas en la tabla 6-3.
Tabla 6-3 Causas de error que originan el abandono del modo redundante
Causa del fallo Reaccin
Fallo de una CPU Consulte el captulo 11.1.1
Fallo del acoplamiento redundante (interfaz de
sincronizacin o conductor de fibra ptica)
Consulte el captulo 11.1.5
Error en la comparacin de la RAM (error por
comparacin)
vase el apartado 6.3.6
Mdulos de funcionamiento redundante
En el modo redundante rige la regla siguiente:
Los mdulos utilizados de forma redundante (p. ej. la interfaz esclava DP IM 153-2) deben
ser idnticos por parejas, es decir, los dos mdulos redundantes ente s deben tener el
mismo nmero de pedido y el mismo estado del producto o la misma versin de firmware.
6-11
A5E00267698-02
6.3.5 Estado operativo PARADA
Excepto para las funciones descritas a continuacin, las CPUs del S7-400H se comportan
en el estado operativo PARADA igual que una CPU estndar de S7-400.
El estado operativo PARADA constituye un caso especial, previsto nicamente para fines de
test.
Cundo es posible el estado operativo PARADA?
El estado operativo PARADA slo es accesible desde el estado operativo ARRANQUE y
desde el estado operativo RUN en el modo autnomo.
Propiedades
En tanto que la CPU H se halle en el estado operativo PARADA, no son posibles el
acoplamiento ni la sincronizacin; la CPU de reserva permanece en STOP con un aviso
de diagnstico.
Cuando el sistema H se encuentra en modo redundante, no pueden activarse puntos de
parada.
6-12
A5E00267698-02
6.3.6 Estado operativo BSQUEDA DE ERRORES
El estado operativo BSQUEDA DE ERRORES slo existe si la CPU est en modo
redundante.
Durante el autodiagnstico se comparan la CPU maestra y la de reserva. Si en este test se
detecta alguna diferencia, se notifica un error. Pueden presentarse errores de hardware,
errores de suma de verificacin y errores de comparacin RAM/PAA.
El estado operativo BSQUEDA DE ERRORES es activado por los eventos siguientes:
1. Si en el modo redundante aparece una llamada parcial de OB 121 (slo en una CPU), se
da por supuesto un error de hardware y dicha CPU pasa al estado BSQUEDA DE
ERRORES. La otra CPU pasa eventualmente a ser la maestra y sigue funcionando en
modo autnomo.
2. Si en el modo redundante se presenta un error de suma de verificacin slo en una de
las CPUs, sta pasa al estado BSQUEDA DE ERRORES. La otra CPU pasa
eventualmente a ser la maestra y sigue funcionando en modo autnomo.
3. Si en el modo redundante se presenta un error de comparacin RAM/PAA, la CPU de
reserva pasa al estado BSQUEDA DE ERRORES (reaccin por defecto) y la CPU
maestra sigue funcionando en modo autnomo.
Esta reaccin ante un error de comparacin RAM/PAA puede modificarse mediante el
software (p. ej. conmutar la CPU de reserva a STOP).
4. Si en el modo redundante se presenta un error en varios bits slo en una de las CPUs,
sta pasa al estado BSQUEDA DE ERRORES. La otra CPU pasa eventualmente a ser
la maestra y sigue funcionando en modo autnomo.
Sin embargo, si en una CPU que est en modo redundante se presenta un error en un
bit, se llama al OB 84. La CPU no pasa al estado operativo BSQUEDA DE ERRORES.
El objeto del estado operativo BSQUEDA DE ERRORES consiste en detectar y localizar
una CPU defectuosa. A tal efecto, la CPU de reserva procesa la rutina de autodiagnstico
completa y la CPU maestra permanece en RUN.
Su se detecta un error de hardware, la CPU pasa al estado operativo
DEFECTUOSO. Si no puede determinarse ningn falloi, se acopla nuevamente la CPU. El
sistema H pasa de nuevo al modo redundante. A continuacin se realiza una conmutacin
maestro/reserva automtica. Con ello se logra que se compruebe el hardware de la anterior
CPU maestra cuando se detecte el siguiente error en el modo de bsqueda de errores.
Con la CPU que se encuentre en el estado operativo BSQUEDA DE ERRORES no es
posible establecer la comunicacin p. ej. desde la unidad de programacin. El estado
operativo BSQUEDA DE ERRORES se indica mediante los LEDs RUN y STOP (consulte
a este respecto el apartado 4.3).
El autodiagnstico se describe detalladamente en el apartado 6.4.
6-13
A5E00267698-02
6.4 Autodiagnstico
Ejecucin del autodiagnstico
Tras conectar la alimentacin sin respaldo (POWER ON) p. ej. al conectarse la
alimentacin despus de enchufar por primera vez la CPU o bien sin pila tampn), y en el
estado operativo BSQUEDA DE ERRORES, la CPU procesa el programa de
autodiagnstico completo. El autodiagnstico dura aprox. 10 minutos.
Si la CPU solicita un borrado total en un sistema H y, a continuacin, se desconecta la
alimentacin con respaldo, la CPU realizar un autodiagnstico aunque haya estado
respaldada. El borrado total se solicita p. ej. cuando se extrae la tarjeta de memoria.
modo RUN, el sistema operativo fracciona la rutina de autodiagnstico en pequeas
secciones de programa (segmentos de test que son procesadas sucesivamente en
numerosos ciclos. El autodiagnstico cclico est concebido de forma que se ejecuta por
completo en un tiempo determinado. Dicho perodo dura regularmente 90 minutos, y es
modificable mediante configuracin software.
Reaccin a anomalas durante el autodiagnstico
Si se detecta un error durante la rutina de autodiagnstico, sucede lo siguiente:
Tabla 6-4 Reaccin a anomalas durante el autodiagnstico
Tipo de anomala Reaccin del sistema
Error de hardware(sin llamada
parcial del OB 121)
La CPU defectuosa pasa al estado DEFECTUOSO y el sistema
H al modo autnomo.
La causa de la anomala se registra en el bfer de diagnstico.
Error de hardware con llamada
parcial del OB 121
La CPU con el OB 121 llamado parcialmente pasa a BSQUEDA
DE ERRORES y el sistema H al modo autnomo (vase abajo).
Error de comparacin RAM/PAA La causa de la anomala se registra en el bfer de diagnstico.
Se ocupa el modo o de operacin configurado (vase abajo).
Error de suma de verificacin La reaccin depende de la situacin en la que se detecta el error
(vase abajo).
Error en varios bits La CPU defectuosa pasa al estado BSQUEDA DE ERRORES.
Error de hardware con llamada parcial del OB 121
Si se presenta un error de hardware con llamada parcial del OB 121 por primera vez desde
la ltima POWER ON no respaldada, la CPU defectuosa pasa al estado operativo
BSQUEDA DE ERRORES. El sistema H pasa al modo autnomo La causa de la anomala
se registra en el bfer de diagnstico.
6-14
A5E00267698-02
Error de comparacin RAM/PAA
Si la rutina de autodiagnstico descubre un error de comparacin RAM/PAA, el sistema H
abandona el modo redundante y la CPU de reserva pasa al estado operativo BSQUEDA
DE ERRORES (en la configuracin por defecto). La causa de la anomala se registra en el
bfer de diagnstico.
La reaccin ante un error de comparacin RAM/PAA repetitivo depende de si la anomala
aparece tras la bsqueda de errores en el ciclo de autodiagnstico subsiguiente o bien ms
tarde.
Tabla 6-5 Reaccin ante un error de comparacin repetitivo
El error de comparacin aparece nuevamente
..
Reaccin
en el primer ciclo de autodiagnstico tras la
bsqueda de errores
La CPU de reserva pasa a BSQUEDA DE
ERRORES y a continuacin a STOP.
y el sistema H al modo autnomo.
al cabo de uno o varios ciclos de autodiagnstico
tras la bsqueda de errores
La CPU de reserva pasa a BSQUEDA DE
ERRORES.
Error de suma de verificacin
Si aparece un error de suma de verificacin por primera vez desde la ltima POWER ON no
respaldada, el sistema reacciona como sigue:
Tabla 6-6 Reaccin ante un error de suma de verificacin
Instante de la deteccin Reaccin del sistema
Durante el test de
arranque tras POWER ON
La CPU defectuosa pasa al estado DEFECTUOSO
Durante el
autodiagnstico cclico
(STOP o modo autnomo)
La anomala es corregida. La CPU permanece en el modo STOP o en el
modo autnomo.
Durante el
autodiagnstico cclico
(modo redundante)
La anomala es corregida. La CPU defectuosa pasa al estado
BSQUEDA DE ERRORES.
Durante el estado
BSQUEDA DE
ERRORES
La CPU defectuosa pasa al estado DEFECTUOSO
Error en un bit La CPU llama al OB 84 tras detectar y corregir el error.
La causa de la anomala se registra en el bfer de diagnstico.
En un sistema F (de seguridad) se sealiza al programa F ya durante la primera aparicin
de un error de suma de verificacin en el estado operativo STOP o en el modo autnomo
que la rutina de autodiagnstico ha detectado una anomala. La reaccin del programa F se
describe en el manual Sistemas de automatizacin S7-400F y S7-400FH.
6-15
A5E00267698-02
Segunda aparicin de errores de hardware con llamada parcial del OB 121 y de suma
de verificacin
La segunda vez que ocurre un error de hardware con llamada parcial de OB 121 o un error
de suma de verificacin en una CPU 41x-4H, sta se comporta en sus distintos estados
operativos de la forma indicada en la tabla siguiente.
Tabla 6-7 Segunda aparicin de errores de hardware con llamada parcial del OB 121 y de suma de
verificacin
Error CPU en modo individual CPU H en modo autnomo CPU H en modo redundante
Error de
hardware con
llamada parcial
del OB 121
Se ejecuta el OB 121 Se ejecuta el OB 121 La CPU defectuosa pasa al
estado BSQUEDA DE
ERRORES. El sistema H
pasa al modo autnomo.
Error de suma
de verificacin
Si ocurren dos errores en dos
ciclos de test consecutivos, la
CPU pasa al estado
DEFECTUOSO. (La longitud
del ciclo de test se configura
en HW Config).
Si ocurren dos errores en dos
ciclos de test consecutivos, la
CPU pasa al estado
DEFECTUOSO. (La longitud
del ciclo de test se configura
en HW Config).
Si durante la bsqueda de
errores ocurre otro error
causado por el primer error, la
CPU pasa al estado
DEFECTUOSO.
Si tras finalizar el tiempo de ciclo de test doble ocurre otro error de suma de verificacin
estando la CPU en modo individual o en modo autnomo, la CPU reacciona de igual forma
que en la primera aparicin del error. Si ocurre otro error (error de hardware con llamada
parcial del OB 121 o error de suma de verificacin) en modo redundante tras finalizar el
estado BSQUEDA DE ERRORES, la CPU reacciona de igual forma que en la primera
aparicin del error.
Error en varios bits
Si un sistema H est en modo redundante y ocurre un error en varios bits, la CPU pasa al
estado operativo BSQUEDA DE ERRORES. Tras finalizar el estado BSQUEDA DE
ERRORES, la CPU puede acoplarse y sincronizarse de nuevo, as como seguir funcionando
en modo redundante. Al pasar al estado BSQUEDA DE ERRORES, las direcciones de los
errores se indican en el bfer de diagnstico.
Error en un bit
La CPU llama al OB 84 tras detectar y corregir el error.
6-16
A5E00267698-02
Influencia en el autodiagnstico cclico
Mediante la funcin SFC 90 H_CTRL se puede influir en el alcance y la ejecucin del
autodiagnstico cclico. Por ejemplo, es posible excluir del proceso general distintos
componentes de test e incorporarlos de nuevo. Tambin pueden llamarse explcitamente
determinados componentes de test e iniciar su ejecucin.
La funcin SFC 90 H_CTRL se describe detalladamente en el manual Software de
sistema para S7-300/400; Funciones estndar y funciones de sistema.
Atencin
En un sistema de seguridad no es admisible bloquear los autotests cclicos y habilitarlos
nuevamente a continuacin. Para ms detalles, consulte el manual Sistemas de
automatizacin S7-400F/S7-400FH.
6-17
A5E00267698-02
6.5 Respuesta dinmica
Tiempos de ejecucin de los comandos
Los tiempos de ejecucin de los comandos STEP 7 aparecen en la lista de operaciones
para las CPUs S7-400.
Procesamiento de accesos directos de periferia
Srvase tener en cuenta que cada acceso a la periferia implica la sincronizacin de los dos
subsistemas, con el consiguiente retardo del tiempo de ciclo.
Por tanto, procure evitar en su programa de usuario los accesos directos a la periferia,
empleando en su lugar el acceso a travs de imgenes del proceso (o de imgenes
parciales del proceso p. ej. en caso de alarmas cclicas). Ello contribuye a aumentar el
rendimiento, ya que en las imgenes del proceso es posible sincronizar siempre todo un
conjunto de valores de una sola vez.
Tiempo de respuesta
En el manual de referencia Sistema de automatizacin S7-400, Datos de la CPU encontrar
informacin detallada sobre el clculo de los tiempos de respuesta.
Tenga en cuenta que la sincronizacin de la CPU de reserva prolonga el tiempo de
respuesta a alarmas (consulte tambin el apartado 7.4.1).
El tiempo de respuesta a alarmas depende del nivel de prioridad, ya que la sincronizacin
se efecta con un retardo graduado de las alarmas.
6.6 Evaluacin de alarmas de proceso en el sistema S7-400H
En caso de utilizar un mdulo generador de alarmas de proceso en el sistema S7--400H, es
probable que los valores del proceso legibles en el OB de alarma de proceso a travs de
acceso directo no correspondan a los valores del proceso en el instante de la alarma. En
vez de ello, deben evaluarse las variables temporales (informacin de arranque) en el OB
de alarma de proceso.
Por lo tanto, en la operacin del mdulo generador de alarma de proceso SM 321-7BH00 no
es conveniente reaccionar distintamente a los flancos ascendentes y descendentes en una
misma entrada, porque sera necesario un acceso directo a la periferia. Si se desea una
reaccin distinta a los dos cambios de flanco en el programa de usuario, es necesario
aplicar la seal a sendas entradas de diferentes grupos de canales y parametrizar una
entrada para flancos ascendentes y la otra entrada para flancos descendentes.
6-18
A5E00267698-02
7-1
A5E00267698-02
Apartado Tema Pgina
7.1 Repercusiones del acoplamiento y la sincronizacin 7-2
7.2 Condiciones para el acoplamiento y la sincronizacin 7-3
7.3 Desarrollo del acoplamiento y la sincronizacin 7-4
7.4 Vigilancia de tiempo 7-16
7.5 Peculiaridades durante el acoplamiento y la sincronizacin 7-28
7
7-2
A5E00267698-02
7.1 Repercusiones del acoplamiento y la sincronizacin
El acoplamiento y sincronizacin se sealizan a travs del LED REDF en las dos CPUs. En
caso de acoplamiento parpadean estos LED con una frecuencia de 0,5 Hz, y en caso de
sincronizacin con una frecuencia de 2 Hz.
Los modos de operacin acoplamiento y sincronizacin repercuten de manera diferente en
el procesamiento del programa de usuario y de las funciones de comunicacin.
Tabla 7-1 Propiedades del acoplamiento y la sincronizacin
Proceso Acoplar Sincronizar (igualar datos)
Procesamiento del
programa de usuario
Son procesadas todas las
clases de prioridad (OBs).
Procesamiento retardado de las clases de
prioridad por secciones. Todas las llamadas
son atendidas despus de la
sincronizacin.
Vanse los detalles en los apartados
siguientes.
Eliminar, cargar, generar,
comprimir bloques
No pueden borrarse,
cargarse, generarse ni
comprimirse bloques.
Si estuvieran procesndose
entonces tales acciones, no
son posibles el
acoplamiento ni la
sincronizacin.
No pueden borrarse, cargarse, generarse ni
comprimirse bloques.
Procesamiento de
funciones de
comunicacin, operacin
de la PG
Son procesadas las
funciones de comunicacin.
Procesamiento de las funciones restringido
y retardado por secciones. Todas las
funciones pendientes son ejecutadas
despus de la sincronizacin.
Vanse los detalles en los apartados
siguientes.
Autotest de CPU No se ejecuta No se ejecuta
Funciones de test y de
puesta en marcha, como
p. ej. Observar y forzar
variables, Observar
(con./desc.)
No son posibles funciones
de test y de puesta en
marcha.
Si estuvieran procesndose
entonces tales acciones, no
son posibles el
acoplamiento ni la
sincronizacin.
No son posibles funciones de test y de
puesta en marcha.
Tratamiento de los
enlaces en la CPU
maestra
Siguen existiendo todos los
enlaces, pero no puede
establecerse ninguno
nuevo.
Siguen existiendo todos los enlaces, pero
no puede establecerse ninguno nuevo.
Los enlaces disueltos se restablecen slo
tras la sincronizacin
Tratamiento de los
enlaces en la CPU de
reserva
Se disuelven todos los
enlaces y no puede
establecerse ninguno
nuevo.
Ya estn disueltos todos los enlaces. La
disolucin tuvo lugar durante el
acoplamiento.
7-3
A5E00267698-02
7.2 Condiciones para el acoplamiento y la sincronizacin
Los comandos de la PG que deben utilizarse para iniciar el acoplamiento y la sincronizacin
dependen de las condiciones prevalecientes en las CPUs maestra y de reserva. La tabla
siguiente muestra la relacin entre estas condiciones y los comandos de la PG posibles
para el acoplamiento y la sincronizacin.
Tabla 7-2 Condiciones para el acoplamiento y la sincronizacin
Acoplar y
sincronizar
(comando de la
PG)
Tamao y tipo de
la memoria de
carga en las
CPUs maestra y
de reserva
Versin de
firmware en las
CPUs maestra y
de reserva
Acoplamientos
SYNC
disponibles
Versin de
hardware en las
CPUs maestra y
de reserva
Rearrancar la
CPU de reserva
Iguales Iguales 2 Iguales
Conmutar a una
CPU con
configuracin
modificada
RAM y EPROM
mezcladas
Iguales 2 Iguales
Conmutar a una
CPU con
capacidad de
memoria ampliada
La memoria de
carga de la CPU
de reserva es ms
grande que la de
la CPU maestra
Iguales 2 Iguales
Conmutar una a
CPU con sistema
operativo
modificado
Iguales Iguales 2 Las versiones de
hardware son
diferentes
7-4
A5E00267698-02
7.3 Desarrollo del acoplamiento y la sincronizacin
Existen dos clases de acoplamiento y sincronizacin:
En el acoplamiento y sincronizacin normales, el sistema H debe pasar del
funcionamiento autnomo al modo redundante. Ambas CPUs procesan entonces de
forma sncrona un mismo programa.
En el acoplamiento y sincronizacin con conmutacin maestro/reserva,la segunda
CPU puede asumir el control del proceso con otros componentes. En dicho caso pueden
ser distintos la configuracin del hardware, la capacidad de memoria o el sistema
operativo.
Para obtener de nuevo el estado de sistema redundante, es necesario ejecutar a
continuacin otra vez un acoplamiento y sincronizacin normales.
Cmo se inician el acoplamiento y sincronizacin?
Situacin inicial: modo autnomo, es decir slo una de las CPUs de un sistema H
interconectadas a travs de conductores de fibras pticas se encuentra en modo operativo
RUN.
El acoplamiento y sincronizacin para conseguir el estado de sistema redundante se inicia
tal como sigue:
Cambie la posicin del selector de modo de operacin en la CPU de reserva de STOP a
RUN.
Conecte la alimentacin en la CPU de reserva (selector de modo en posicin RUN) si la
CPU no estaba en el modo STOP antes de desconectar la alimentacin.
Manejo en PG/ES.
El acoplamiento y sincronizacin con conmutacin maestro/reserva se puede iniciar
nicamente desde una PG/ES.
Atencin
Si se interrumpe el acoplamiento y sincronizacin en la CPU de reserva (p. ej. POWER
OFF, STOP), podra solicitarse en dicha CPU un borrado total por no ser consistentes los
datos.
Tras efectuarse el borrado total en la CPU de reserva vuelve a ser posible el acoplamiento y
la sincronizacin.
7-5
A5E00267698-02
Organigrama del acoplamiento y la sincronizacin
En la figura siguiente se esboza el desarrollo general del acoplamiento y sincronizacin.
Como punto de partida, la CPU maestra se encuentra en modo autnomo. En el
organigrama se supone a ttulo de ejemplo que la CPU 0 es la CPU maestra.
RUN
Ya no es posible borrar, cargar,
generar ni comprimir bloques.
Ya no son posibles funciones de
test y de puesta en marcha.
La CPU de reserva solicita ACOPLAR
Comparacin de capacidad de memoria, versin del sistema
operativo y contenido en FEPROM
Acoplar
(LEDs REDF parpadean con 0,5 Hz)
STOP
Se disuelven todos los
enlaces
Sincronizar
Estado de sistema redundante o conmutacin
maestro/reserva con STOP de la nueva CPU de reserva
CPU maestra (CPU 0)
CPU de reserva (CPU 1)
Se copia el contenido de la memoria de carga
*)
Se copian los bloques del programa de usuario en
la memoria central
*)
*)
Si est activada la opcin Conmutar a una CPU con configuracin modificada no se copia el
contenido de la memoria de carga; en el apartado 7.3.3 se expone qu se copia de los bloques del
programa de usuario en la memoria central (OBs, FCs, FBs, DBs, SDBs) de la CPU maestra.
Se suprimen las restricciones; se
ejecutan los procesamientos retardados
Ya no es posible borrar, cargar,
generar ni comprimir bloques.
Ya no son posibles funciones de
test y de puesta en marcha.
Admisin de los esclavos DP
Aceptacin de los enlaces
(consulte la figura 7-2)
Se suprimen las restricciones; se
ejecutan los procesamientos retardados
Figura 7-1 Desarrollo del acoplamiento y la sincronizacin
7-6
A5E00267698-02
RUN
Mensaje de estado sincronizacin a
todos los colaterales dados de alta
Sincronizar
(LEDs REDF parpadean con 2 Hz)
STOP
La CPU maestra copia salidas
La CPU maestra copia temporizadores, contadores, marcas,
entradas y el bfer de diagnstico
CPU maestra (CPU 0) CPU de reserva (CPU 1)
Se confirman negativamente los SFCs
asncronos para registros
*)
Se retardan los avisos
*)
Se retardan todos los OBs hasta la
clase de prioridad 15 (incl. OB 1)
Activa la vigilancia de prolongacin
mxima del ciclo
Arranca la vigilancia de mx.
retardo de comunicacin
Arranca la vigilancia de mx. tiempo
de bloqueo para clases prioridad > 15
Se retardan las peticiones comunic.
en curso y se rechazan las nuevas
*)
Retardo de los OBs con las clases de
prioridad > 15, excepto el OB de
alarma cclica con tratamiento especial
*)
Los respectivos SFCs, SFBs y funciones de comunicacin se describen detalladamente
en los apartados siguientes.
Event. procesamiento del OB alarma
cclica con tratam. especial
Arranca el tiempo de conservacin mn.
de la periferia
La CPU maestra copia los contenidos de los bloques
de datos modificados desde el ltimo copiado
Modo
redundante o
cambio de
maestro
Se activan las salidas
La CPU maestra copia los contenidos de los bloques de datos modificados
Figura 7-2 Desarrollo de la sincronizacin
7-7
A5E00267698-02
Duracin mnima de las seales de entrada durante la sincronizacin
Durante la sincronizacin se detiene durante cierto tiempo la ejecucin del programa (esto
se profundizar ms adelante). Para que la CPU pueda detectar con seguridad el cambio de
una seal de entrada incluso durante la sincronizacin, se debe cumplir la condicin
siguiente:
Duracin de seal mnima > 2 Tiempo para actualizacin de periferia
(slo con DP)
+ Intervalo de llamada del nivel de prioridad
+ Tiempo de procesamiento para el programa del nivel de prioridad
+ Tiempo para la sincronizacin de datos
+ Tiempo de procesamiento de programas de niveles de prioridad
ms prioritarios
Ejemplo:
Duracin mnima de una seal de entrada evaluada en una prioridad > 15 (p. ej. OB 40).
Duracin mnima de seal
Slo con DP:
Perodo para actualizar la
periferia (worst case 2x)
Intervalo
para llamar a la clase
de prioridad p. ej. OB
40
Tiempo para procesar el programa de la clase de
prioridad, p. ej. tiempo de procesamiento OB 40
Tiempo para la sincroni-
zacin
(75 ms + 0,7 ms por cada
Kbyte para bloques de
datos modificados)
Tiempo para procesar
clases de prioridad
mayores
Figura 7-3 Ejemplo para la duracin mnima de una seal de entrada durante la sincronizacin
7-8
A5E00267698-02
7.3.1 Desarrollo del acoplamiento
El desarrollo del acoplamiento difiere segn si debe conmutarse entre la CPU maestra y la
CPU de reserva, o si luego debe alcanzarse el estado de sistema redundante .
Acoplamiento para alcanzar el modo redundante
Para excluir las divergencias en ambos subsistemas, la CPU maestra y la de reserva
efectan las comparaciones indicadas a continuacin.
Se comprueba lo siguiente:
1. igualdad de la capacidad de memoria
2. igualdad de la versin del sistema operativo
3. igualdad de los contenidos en la memoria de carga (tarjeta flash)
4. igualdad de los contenidos en la memoria de carga (SRAM integrada y tarjeta RAM)
Si no existe igualdad en las comprobaciones 1., 2. 3., la CPU de reserva pasa a STOP
con un aviso de error.
Si no existe igualdad en la comprobacin 4., la CPU maestra copia en la CPU de reserva el
programa de usuario contenido en la memoria de carga de la RAM.
No se transfiere el programa de usuario contenido en la memoria de carga de la tarjeta
flash. Este ya debe ser idntico en ambos subsistemas antes del acoplamiento.
Acoplamiento con conmutacin maestro/reserva
En STEP 7 se puede elegir una de las opciones siguientes:
Conmutar a una CPU con configuracin modificada
Conmutar a una CPU con capacidad de memoria ampliada
La opcin Conmutar a una CPU con sistema operativo modificado no puede utilizarse con
las versiones anteriores de sistema operativo.
En la CPU de reserva puede haberse modificado lo siguiente:
la configuracin del hardware
el tipo de la memoria de carga (p. ej. se ha sustituido una tarjeta RAM por una tarjeta
flash). A tal efecto, la nueva memoria de carga puede ser mayor o menor que la antigua.
Durante el acoplamiento no se transfieren bloques desde la CPU maestra a la de reserva.
(motivo exacto se describe en el apartado 7.3.3).
Los pasos a seguir en los escenarios descritos anteriormente (modificacin de la
configuracin del hardware o modificacin del tipo de memoria de carga) se exponen en el
captulo 11.
7-9
A5E00267698-02
Nota
Si el usuario no ha modificado la configuracin del hardware ni el tipo de la memoria de
carga en la CPU de reserva, se efectuar de todos modos una conmutacin
maestro/reserva y la que hasta entonces era CPU maestra pasa a STOP.
El usuario puede haber ampliado la capacidad de la memoria de carga en la CPU de
reserva. A tal efecto, los mdulos de la memoria de carga deben ser de tipo idntico, es
decir, que se trata o bien de tarjetas RAM o bien tarjetas flash. En las tarjetas flash tienen
que coincidir los contenidos.
En el acoplamiento se transfieren los bloques del programa de usuario (OBs, FCs, FBs,
DBs, SDBs) desde la memoria de carga y la memoria central de la CPU maestra a la de
reserva (excepcin: si los mdulos de la memoria de carga son tarjetas flash, se transfieren
nicamente los bloques desde la memoria central). .
Los pasos a seguir al modificar el tipo de memoria o al ampliar la memoria de carga se
describen en el apartado 12.7.
Atencin
Si el usuario hubiera modificado el tipo de la memoria de carga o el sistema operativo en la
CPU de reserva, sta no pasa a RUN, sino que vuelve a STOP con la respectiva entrada en
el bfer de diagnstico. Si no hubiera ampliado la memoria central ni la de carga en la CPU
de reserva, sta no pasa a RUN, sino que vuelve a STOP con la respectiva entrada en el
bfer de diagnstico. No se ejecuta la conmutacin maestro/reserva, y la CPU hasta ahora
maestra permanece en RUN.
7-10
A5E00267698-02
7.3.2 Desarrollo de la sincronizacin
Qu sucede durante la sincronizacin?
En la sincronizacin se restringe paulatinamente el procesamiento de las funciones de
comunicacin y de los OBs. Asimismo, son transferidos todos los datos dinmicos
(contenidos de los bloques de datos, temporizadores, contadores y marcas) a la CPU de
reserva.
El proceso de la sincronizacin tiene lugar como sigue:
1. Todas las SFCs ejecutables de forma asncrona que tienen acceso a registros de
mdulos perifricos (SFC 13, 51, 52, 53, 55 a 59) se confirman negativamente con los
valores de retorno W#16#80C3 (SFCs 13, 55 a 59) W#16#8085 (SFC 51) hasta
finalizar la sincronizacin. Con estos valores de retorno, deberan repetirse los cometidos
mediante el programa de usuario.
2. Las funciones de notificacin se retardan hasta que acabe la sincronizacin (vase la
relacin subsiguiente).
3. Se retarda el procesamiento del OB 1 y de todos los OBs hasta inclusive la prioridad 15.
En las alarmas cclicas se bloquea la generacin de nuevas demandas de OB, de forma
que no pueden almacenarse otras alarmas cclicas ni por lo tanto tampoco
presentarse errores de peticin.
Tan slo al final de la sincronizacin se genera y procesa como mximo una demanda
por cada OB de alarma cclica. No puede evaluarse la indicacin de fecha y hora de las
alarmas cclicas generadas con retardo.
4. Transferencia del contenido de todos los bloques de datos modificados desde el
acoplamiento
5. Las siguientes peticiones de comunicacin se confirman negativamente.
-- Lectura/escritura de registros de datos mediante funciones M+V
-- Lectura de registros de datos mediante informacin SZL
-- Bloqueo y habilitacin de avisos
-- Inicio y cierre de sesin para avisos
-- Confirmacin de avisos
En estas peticiones, la CPU deriva a su vez peticiones a otros mdulos.
6. Las llamadas iniciales de las funciones de comunicacin se confirman negativamente (se
trata de llamadas que originan una manipulacin de la memoria central, consulte tambin
el manual Software de sistema para S7-300/400, Funciones estndar y funciones de
sistema). Se retardan todas las funciones de comunicacin pendientes y son ejecutadas
posteriormente tras concluir la sincronizacin.
7. Se bloquea la generacin de nuevas llamadas de OB para todos los OBs cuya clase de
prioridad sea > 15 , de forma que no pueden almacenarse otras alarmas ni por lo tanto
presentarse errores de llamada.
Tan slo al final de la sincronizacin se vuelven a solicitar y procesar las alarmas
pendientes. La indicacin de fecha y hora de las alarmas generadas con posterioridad no
puede ser evaluada.
Ya no se ejecuta el programa de usuario ni se actualiza la periferia.
7-11
A5E00267698-02
8. Generacin del evento de arranque del OB de alarma cclica con tratamiento especial si
la prioridad de ste es > 15, y eventualmente procesamiento de dicho OB.
Nota
El OB de alarma cclica con tratamiento especial es especialmente til para activar mdulos
o secciones de programa dentro de un tiempo determinado.Este es el caso tpico de los
sistemas de seguridad. Para ms informacin consulte los manuales Sistemas de
automatizacin S7-400F y S7-400FH y Sistema de automatizacin S7-300; Mdulos de
seal de seguridad.
9. Transferencia de las salidas y del contenido completo de los bloques de datos
modificados nuevamente. Transferencia de temporizadores, contadores, marcas y
entradas. Transferencia del bfer de diagnstico.
Durante esta sincronizacin de los datos est parado el reloj para alarmas cclicas,
alarmas retardadas y los tiempos S7. A causa de ello se pierde el posible sincronismo
entre las alarmas cclicas y horarias.
10. Supresin de todas las restricciones. Se procesan las alarmas y funciones de
comunicacin retardadas. Se vuelven a procesar todos los OBs.
Para los OBs de alarma cclica retardados no se garantiza ya la equidistancia con
respecto a las llamadas anteriores.
Atencin
Las alarmas de proceso y de diagnstico se almacenan en la periferia. Si tales alarmas
proceden de mdulos de la periferia descentralizada, son procesadas posteriormente tras
suprimirse el bloqueo. Si proceden de mdulos de la periferia centralizada, slo pueden ser
procesadas todas ellas posteriormente siempre que durante el bloqueo no se haya
presentado repetidas veces una misma demanda de interrupcin.
Si se ha solicitado una conmutacin maestro/reserva desde la PG/ES, al terminar la
sincronizacin la CPU hasta entonces de reserva pasa a ser la maestra y la CPU hasta
entonces maestra se conmuta a STOP. De lo contrario, las dos CPU pasan a RUN (modo
redundante) y ejecutan el programa de usuario de forma sncrona.
Tras efectuarse una conmutacin maestro/reserva, el OB 1 posee un identificador propio en
el primer ciclo despus de la sincronizacin (vase el manual de referencia Software de
sistema para S7-300/400; Funciones estndar y funciones de sistema). Para ms
informacin sobre una configuracin modificada, consulte el apartado 7.3.3.
7-12
A5E00267698-02
Funciones de notificacin retardadas
Los SFC, los SFB y los servicios del sistema operativo que se indican a continuacin
originan la transmisin de mensajes a todos los interlocutores dados de alta en cada caso.
Tras comenzar la sincronizacin se retardan las siguientes funciones:
SFC 17 ALARM_SQ, SFC 18 ALARM_S, SFC 107 ALARM_DQ, SFC 108
ALARM_D
SFC 52 WR_USMSG
SFB 31 NOTIFY_8P, SFB 33 ALARM, SFB 34 ALARM_8, SFB 35 ALARM_8P,
SFB 36 NOTIFY, SFB 37 AR_SEND
Avisos del sistema de control de procesos
Avisos de diagnstico del sistema
Las peticiones para bloquear y habilitar avisos mediante la SFC 9 EN_MSG y la SFC 10
DIS_MSG son rechazadas a partir de ese instante con un valor de retorno negativo.
Funciones de comunicacin con peticiones derivadas
Si una CPU recibe alguna de las peticiones indicadas a continuacin, tiene que generar a
base de stas peticiones de comunicacin y transmitirlas a otros mdulos. Se puede tratar
p. ej.de peticiones para leer o inscribir registros de parametrizacin desde/hacia mdulos de
la periferia descentralizada. Este tipo de peticiones se rechazan hasta que no termina la
sincronizacin.
Lectura/escritura de registros mediante funciones M+V
Lectura de registros de datos mediante informacin SZL
Bloqueo y habilitacin de avisos
Inicio y cierre de sesin para avisos
Confirmacin de avisos
Nota
Un sistema WinCC registra las ltimas 3 funciones ry las repite automticamente tras
concluir la sincronizacin.
7-13
A5E00267698-02
7.3.3 Conmutar a una CPU con configuracin modificada o con
capacidad de memoria ampliada
En la CPU de reserva puede haberse modificado lo siguiente:
la configuracin del hardware
el tipo de la memoria de carga (p.ej. porque se ha sustituido una tarjeta RAM por una
tarjeta flash). A tal efecto, la nueva memoria de carga puede ser mayor o menor que la
antigua.
Los pasos a seguir en los escenarios descritos anteriormente se exponen en el captulo .
Nota
Si el usuario no ha modificado la configuracin del hardware ni el tipo de la memoria de
carga en la CPU de reserva, se efectuar de todos modos una conmutacin
maestro/reserva y la que hasta entonces era CPU maestra pasa a STOP.
Si el acoplamiento y la sincronizacin han sido iniciados desde STEP 7 con la opcin
Conmutar a una CPU con configuracin modificada, resulta un comportamiento algo
diferente en cuanto al tratamiento de los datos almacenados.
Memoria de carga
El contenido de la memoria de carga no se copia de la CPU maestra a la CPU de reserva.
Memoria central
Componentes que son transferidos desde la memoria central de la CPU maestra a la CPU
de reserva:
Contenido de todos los bloques de datos que tienen la misma indicacin de fecha y hora
de interfaz en las dos memorias de carga y que no tienen activados los atributos
protegido contra escritura y unlinked.
Bloques de datos generados en la CPU maestra mediante SFC.
Los DBs generados mediante SFC en la CPU de reserva se borran.
Si la memoria de carga de la CPU de reserva contiene tambin un bloque de datos con
nmero idntico, se interrumpe el acoplamiento con la entrada correspondiente en el
bfer de diagnstico.
Imgenes de proceso, temporizadores, contadores y marcas
Bfer de diagnstico
Si la capacidad del bfer de diagnstico en la CPU de reserva es menor que en la CPU
maestra, se transfiere slo la cantidad de registros que permite la configuracin de la
CPU de reserva. En tal caso se seleccionan las entradas ms recientes de la CPU
maestra.
7-14
A5E00267698-02
Si la capacidad de memoria fuera insuficiente, se interrumpe el acoplamiento con la entrada
correspondiente en el bfer de diagnstico.
En caso de haber modificado bloques de datos que contienen instancias de SFBs para de la
comunicacin S7, se reponen dichas instancias al estado anterior a la primera llamada.
Nota
Al conmutar a una CPU con configuracin modificada pueden tener capacidad diferente las
memorias de carga de la CPU maestra y la de reserva.
El usuario puede haber modificado la memoria de carga en la CPU de reserva. A tal efecto,
los mdulos de la memoria de carga deben ser de tipo idntico, es decir, que se trata o bien
de tarjetas RAM o bien tarjetas flash. En las tarjetas flash tienen que coincidir los
contenidos.
Atencin
Si el usuario hubiera modificado el tipo de la memoria de carga o el sistema operativo en la
CPU de reserva, sta no pasa a RUN, sino que vuelve a STOP con la respectiva entrada en
el bfer de diagnstico. Si no hubiera ampliado la memoria de carga en la CPU de reserva,
sta no pasa a RUN, sino que vuelve a STOP con la respectiva entrada en el bfer de
diagnstico. No se ejecuta la conmutacin maestro/reserva, y la CPU hasta ahora maestra
permanece en RUN.
Los pasos a seguir al modificar el tipo de memoria o al ampliar la memoria de carga se
describen en el captulo 11.
Si el acoplamiento y la sincronizacin han sido iniciados desde STEP 7 con la opcin
Conmutar a una CPU con capacidad de memoria ampliada, resulta un comportamiento
algo diferente en cuanto al tratamiento de los datos almacenados.
Memoria central y memoria de carga
En el acoplamiento se transfieren los bloques del programa de usuario (OBs, FCs, FBs,
DBs, SDBs) desde la memoria de carga y la memoria central de la CPU maestra a la de
reserva (excepcin: si los mdulos de la memoria de carga son tarjetas flash, se transfieren
nicamente los bloques desde la memoria central).
7-15
A5E00267698-02
7.3.4 Bloquear el acoplamiento y la sincronizacin
En el acoplamiento y sincronizacin se prev una prolongacin del tiempo de ciclo. Esta
prolongacin comprende un lapso durante el que no se actualiza la periferia (consulte el
apartado 7.4 Vigilancia de tiempo). Este hecho debe considerarse especialmente cuando
se emplea periferia descentralizada y se efecta una conmutacin maestro/reserva despus
de la sincronizacin (es decir, al modificarse la configuracin con la instalacin en marcha).
!
Precaucin
Ejecute el acoplamiento y la sincronizacin nicamente durante estados de proceso no
crticos.
Para que el usuario mismo pueda determinar el instante de inicio del acoplamiento y la
sincronizacin, se prev la funcin SFC 90 H_CTRL. Esta SFC se describe
detalladamente en el manual Software de sistema para S7-300/400; Funciones estndar y
funciones de sistema).
Atencin
Si el proceso tolera en cualquier instante una prolongacin del tiempo de ciclo, no es
necesario llamar a la funcin SFC 90 H_CTRL.
Durante el acoplamiento y sincronizacin no se efecta el autodiagnstico de la CPU.
Porconsiguiente, tngase en cuenta que en un sistema de seguridad no se debe retardar la
sincronizacin por un perodo demasiado prolongado. Para ms detalles, consulte el
manual Sistemas de automatizacin S7-400F/S7-400FH.
Ejemplo de un proceso de duracin crtica
Un carro con una leva de 50 mm de largo se desplaza sobre un eje con una velocidad
constante v = 10 km/h = 2,78 m/s = 2,78 mm/ms. En el eje se encuentra un interruptor. Es
decir, el interruptor es accionado por la leva durante un lapso de t = 18 ms.
Para que la CPU pueda detectar el accionamiento del interruptor, el tiempo de bloqueo para
las clases de prioridad > 15 (definido ms adelante) debera ser considerablemente inferior
a 18 ms.
Como en STEP 7 slo se pueden ajustar 0 ms o un valor comprendido entre 100 y 60000
ms para el tiempo mximo de bloqueo de las clases de prioridad > 15, es necesario tomar
una de las medidas siguientes:
Desplace el inicio del acoplamiento y sincronizacin a un instante en que el estado del
proceso deje de ser crtico. Srvase a tal efecto de la funcin SFC 90 H_CTRL (descrita
anteriormente).
Utilice una leva bastante ms larga y / o reduzca considerablemente la velocidad de la
corredera antes de que sta alcance el interruptor.
7-16
A5E00267698-02
7.4 Vigilancia de tiempo
Durante la sincronizacin se detiene la ejecucin del programa por un perodo determinado.
Lea el presente apartado (7.4) si dicho lapso es crtico para su proceso. En tal caso deber
configurar los tiempos de vigilancia descritos a continuacin.
Durante la sincronizacin, el sistema H comprueba si la prolongacin del tiempo de ciclo, el
retardo de la comunicacin y el tiempo de bloqueo de las clases de prioridad > 15 rebasan
los valores mximos que se han configurado; a la vez se encarga de que se cumpla el
tiempo mnimo que se haya configurado para el paro de la periferia.
Atencin
Si no se ha ajustado ningn valor para los tiempos de vigilancia, deber considerarse la
sincronizacin en el tiempo de vigilancia de ciclo. Si en tal caso se interrumpe la
sincronizacin, el sistema H pasa al modo autnomo: La CPU hasta entonces maestra
permanece en RUN y la CPU de reserva pasa a STOP.
Es posible configurar o bien todos los tiempos de vigilancia o bien ninguno.
Al configurar los tiempos de vigilancia se han tenido en cuenta los requisitos tecnolgicos.
A continuacin se explican los tiempos de vigilancia ms detalladamente.
Prolongacin mx. del tiempo de ciclo
-- Prolongacin del tiempo de ciclo: lapso durante la sincronizacin en el que no se
procesa el OB 1 (ni los dems OBs de hasta la prioridad 15). La vigilancia del tiempo
de ciclo normal est desactivada en este lapso.
-- Prolongacin mxima del tiempo de ciclo: prolongacin mxima admisible del tiempo
de ciclo que se ha configurado.
Retardo mximo de la comunicacin
-- Retardo de la comunicacin: lapso durante la sincronizacin en el que no se procesan
las funciones de comunicacin. (Nota: A pesar de ello se mantienen los enlaces de
comunicacin establecidos en la CPU maestra).
-- Retardo mximo de la comunicacin: mximo retraso admisible de la comunicacin
que se ha configurado.
Mx. tiempo de bloqueo para las clases de prioridad > 15
-- Tiempo de bloqueo para las clases de prioridad > 15: lapso durante la sincronizacin
en el que no se procesa ningn otro OB (y por consiguiente ningn programa de
usuario) y ya no se actualiza la periferia.
-- Mx. tiempo de bloqueo para las clases de prioridad > 15: mximo tiempo de
bloqueo admisible para las clases de prioridad > 15 que se ha configurado.
7-17
A5E00267698-02
Tiempo mnimo de paro de la periferia:
Se trata del lapso que transcurre entre la copia de las salidas desde la CPU maestra a la
de reserva y el instante de la transicin al estado de sistema redundante o bien de la
conmutacin maestro/reserva (instante en que la anterior CPU maestra pasa a STOP y
la nueva CPU maestra a RUN). En dicho lapso ambas CPUs activan las salidas. De esta
manera se impide que falle la periferia incluso durante la sincronizacin con conmutacin
maestro/reserva. El tiempo mnimo de paro de la periferia tiene una especial importancia
durante la sincronizacin de datos con conmutacin maestro/reserva. Si configura el
valor 0 para el tiempo mnimo de paro de la periferia, se puede producir un fallo en las
salidas al realizar modificaciones con la instalacin en marcha.
Los instantes de arranque de los tiempos de vigilancia se representan en la figura 7-2
(casillas resaltadas). Los tiempos acaban en cada transicin al estado de sistema
redundante o en la conmutacin maestro/reserva (es decir, al pasar la nueva CPU maestra
a RUN) tras concluir la sincronizacin.
En la figura siguiente se representan sinpticamente los tiempos relevantes para la
sincronizacin.
Prolongacin del tiempo de ciclo
Retardo de la comunicacin
Tiempo de bloqueo para clases de prioridad > 15
Mn.tiempo paro periferia
t
3
t
4
t
2
t
5
t
t
1
t
1
: Final de los OBs en curso de hasta la prioridad 15
t
2
: Parada de todas las funciones de comunicacin
t
3
: Final del OB de alarma cclica con tratamiento especial
t
4
: Fin de la copia de las salidas a la CPU de reserva
t
5
: Estado de sistema redundante o conmutacin maestro/reserva
sincronizacin:
Figura 7-4 Significado de los tiempos relevantes para la sincronizacin
7-18
A5E00267698-02
Reaccin al rebase de tiempos
Si alguno de los tiempos vigilados rebasa el valor mximo configurado, se inicia el proceso
siguiente:
1. Interrupcin de la sincronizacin
2. El sistema H permanece en modo autnomo con la CPU hasta entonces maestra en
RUN
3. Registro de la causa de la interrupcin en el bfer de diagnstico
4. Llamada del OB 72 (con la respectiva informacin de arranque)
A continuacin, la CPU de reserva evala de nuevo sus bloques de datos del sistema.
Acto seguido, pero no antes de transcurrir un minuto, se vuelve a intentar el acoplamiento y
la sincronizacin. Si no se consigue acoplar y sincronizar tras 10 intentos en total, se
abandona el intento. En dicho caso hay que activar de nuevo el acoplamiento y
sincronizacin.
rebase de los tiempos de vigilancia puede tener las causas siguientes:
Carga excesiva por alarmas (p. ej. de mdulos perifricos)
Carga excesiva por comunicaciones, con lo que dura ms el procesamiento de las
funciones en curso
En la ltima fase de la sincronizacin debe copiarse gran cantidad de datos a la CPU de
reserva.
7-19
A5E00267698-02
7.4.1 Respuesta dinmica
Respuesta dinmica al acoplar
Durante el acoplamiento debe influirse lo mnimo posible en el sistema de automatizacin.
Por ello, el acoplamiento dura tanto ms cuanto mayor sea la carga del sistema de
automatizacin. La duracin del acoplamiento depende sobre todo de
la carga por comunicaciones
el tiempo de ciclo
Cuando el sistema de automatizacin no est sometido a ninguna carga adicional rige lo
siguiente:
Tiempo de ejecucin de acoplamiento = capacidad de la memoria central y la memoria
de carga en Mbytes 1 s
+ carga base
La carga base es de algunos segundos.
Cuando el sistema de automatizacin est sometido a una carga elevada, el factor
dependiente de la memoria puede aumentar a hasta 1 minuto por cada Mbyte.
Respuesta dinmica al sincronizar
El tiempo de transmisin durante la sincronizacin depende de la cantidad y la longitud total
de los bloques de datos modificados, y no del volumen de datos modificados dentro de un
bloque. Adems, depende del estado momentneo del proceso y de la carga por
comunicaciones.
En una aproximacin sencilla, el mximo tiempo de bloqueo configurable para las clases de
prioridad > 15 puede considerarse dependiente del volumen de datos en la memoria central.
La cantidad de cdigos en la memoria central no tiene aqu ninguna importancia.
7.4.2 Calcular los tiempos de vigilancia
Clculo mediante STEP 7 o con ayuda de frmulas
STEP 7 calcula automticamente los tiempos de vigilancia enumerados a continuacin a
partir de la versin 5.2 cada vez que se realiza una nueva configuracin. Estos tiempos
tambin se pueden calcular mediante las frmulas y procedimientos indicados a
continuacin. Las mismas equivalen a las frmulas integradas en STEP 7.
Mxima prolongacin del tiempo de ciclo
Mximo retardo de la comunicacin
Tiempo mximo de bloqueo para los niveles de prioridad
Mnimo tiempo de paro de periferia
El clculo automtico de los tiempos de vigilancia tambin se puede activar en HW Config
bajo Propiedades CPU --> Parmetros H.
7-20
A5E00267698-02
Precisin de los tiempos de vigilancia
Nota
Los tiempos de vigilancia calculados mediante STEP 7 o con ayuda de frmulas constituyen
nicamente una recomendacin.
Los mismos estn basados en un sistema de alta disponibilidad con dos interlocutores y una
carga por comunicaciones media.
Como el perfil de su instalacin podra diferir considerablemente de esta suposicin, deber
Ud. observar las reglas siguientes:
En caso de una elevada carga por comunicaciones podra aumentar considerablemente
la prolongacin del tiempo de ciclo.
Si efectuara Ud. modificaciones en la instalacin tambin durante el servicio, podra
aumentar considerablemente la prolongacin del tiempo de ciclo.
Cuando mayor sea el procesamiento del programa (sobre todo para los bloques de
comunicacin) en las clases de prioridad > 15, tanto ms aumentarn el retardo de la
comunicacin y la prolongacin del tiempo de ciclo.
En las instalaciones pequeas con elevadas exigencias de rendimiento tambin pueden
ser deficientes los tiempos de vigilancia obtenidos.
Configuracin de los tiempos de vigilancia
En la configuracin de los tiempos de vigilancia deben observarse la dependencias
siguientes, cuyo cumplimiento es vigilado por STEP 7:
Prolongacin mxima de tiempo de ciclo
> Retardo mx. de la comunicacin
> (tiempo mximo de bloqueo para niveles de prioridad > 15)
> Tiempo mnimo de paro de periferia
Si en el acoplamiento y sincronizacin con conmutacin maestro/reserva estn configuradas
las CPUs con diferentes valores para una funcin de vigilancia, se emplea el valor mayor de
los dos.
Calcular el tiempo mnimo de paro de periferia (T
PH
)
El tiempo mnimo de paro de periferia se calcula del siguiente modo:
En caso de periferia centralizada: T
PH
= 30 ms
En caso de periferia descentralizada: T
PH
= 3 T
TRmax
con T
TRmx
= mximo Target-Rotation-Time
de todos los sistemas maestros DP en el equipo H
Al emplear periferia centralizada y descentralizada se obtiene este mnimo tiempo de paro
de periferia:
T
PH
= MAX (30 ms, 3 T
TRmax
)
7-21
A5E00267698-02
En la figura 7-5 se muestra la relacin entre el tiempo mnimo de paro de periferia y el
tiempo mximo de bloqueo para los niveles de prioridad > 15.
La CPU maestra
copia salidas: 50 ms
Tiempo mn. de paro
de periferia
Mx. tiempo de bloqueo
para clases de prioridad
> 15
Figura 7-5 Relacin entre el tiempo mnimo de paro de periferia y el tiempo mximo de bloqueo
para los niveles de prioridad > 15
Tngase en cuenta que se debe cumplir lo siguiente:
50 ms + tiempo mnimo de paro de periferia
(tiempo mximo de bloqueo de los niveles de prioridad > 15)
Por lo tanto, un tiempo mnimo de paro de periferia elevado puede coincidir con el tiempo de
bloqueo mximo para los niveles de prioridad > 15.
Calcular el tiempo de bloqueo mximo para niveles de prioridad > 15 (T
P15
)
El tiempo mximo de bloqueo para niveles de prioridad > 15 est determinado
decisivamente por 4 factores:
Tal como muestra la figura 7-2, al final de la sincronizacin se transfieren nuevamente a
la CPU de reserva todos los contenidos de bloques de datos modificados desde el ltimo
copiado a la CPU de reserva. La cantidad y la estructura de los bloques de datos
configurados en los niveles de mayor prioridad determinan la duracin de este proceso y,
por tanto, el tiempo de bloqueo mximo para los niveles de prioridad > 15. Encontrar
ms informacin en las soluciones descritas ms abajo.
En la ltima fase de la sincronizacin se retrasan o bloquean todos los OBs. Para evitar
que, debido a una programacin desfavorable, se prolongue innecesariamente el
mximo tiempo de bloqueo para las clases de prioridad, procese los componentes
perifricos de duracin ms crtica en una alarma cclica determinada. Esto es
importante sobre todo en los programas de usuario de seguridad. Esta alarma cclica se
determina en la configuracin; se procesa de nuevo inmediatamente despus del
comienzo del tiempo mximo de bloqueo para niveles de prioridad > 15, pero solamente
si tiene asignado un nivel de prioridad > 15.
En el acoplamiento y sincronizacin con conmutacin maestro/reserva (vase el
apartado 7.3.1), tras concluir la sincronizacin debe conmutarse an el canal de
comunicacin activo en los esclavos DP conectados. Esto prolonga el tiempo durante el
que no es posible leer ni editar valores vlidos. La duracin de este proceso depende de
la configuracin del hardware.
Segn las peculiaridades tecnolgicas de su proceso, se plantean exigencias
relacionadas con el perodo en que se puede suspender la actualizacin de la periferia.
Esto es importante sobre todo para los procesos con vigilancia del tiempo en los
sistemas de seguridad.
7-22
A5E00267698-02
Nota
Para ms detalles sobre la operacin de los mdulos de seguridad, consulte los manuales
Sistemas de automatizacin S7-400F y S7-400FH y Sistema de automatizacin S7-300;
Mdulos de seal de seguridad. Esto concierne particularmente a los tiempos de ejecucin
internos de los mdulos de seguridad.
1. Determine por cada sistema maestro DP a partir de los parmetros del bus en STEP 7
-- T
TR
para el sistema maestro DP
-- Tiempo de conmutacin DP (denominado en lo sucesivo T
DP_UM
)
2. Determine por cada sistema maestro DP a partir de los datos tcnicos para los esclavos
DP conectados
-- el mximo tiempo de conmutacin para el canal de comunicacin activo
(denominado en lo sucesivo T
SLAVE_UM
).
3. Determine a partir de los requisitos tecnolgicos de su instalacin
-- el mximo lapso admisible durante el que no se actualizan sus mdulos perifricos
(denominado en lo sucesivo T
PTO
).
4. Deduzca a partir de su programa de usuario
-- el tiempo de ciclo de la alarma cclica (T
WA
)
de prioridad mxima o seleccionada (vase ms arriba)
-- el tiempo de procesamiento de su programa en dicha alarma cclica (T
PROG
)
5. Por cada sistema maestro DP resulta de ello
T
P15
(sistema maestro DP) = T
PTO
-- (2 T
TR
+ T
WA
+ T
PROG
+ T
DP_UM
+ T
SLAVE_UM
) [1]
Nota
En caso de T
P15
(sistema maestro DP) < 0, debe interrumpirse aqu el clculo. A
continuacin del siguiente ejemplo de clculo se exponen los recursos posibles. Lleve a
cabo las modificaciones pertinentes e inicie el clculo de nuevo en el punto 1.
6. Elija el valor mnimo de todos los tiempos T
P15
(sistema maestro DP).
Este tiempo se denomina en lo sucesivo T
P15_HW
.
7. Determine la cuota del mximo tiempo de bloqueo para las clases de prioridad > 15
condicionada por el mnimo tiempo de paro de periferia (T
P15_OD
):
T
P15_OD
= 50 ms + mn. tiempo de paro de periferia [2]
Nota
En caso de T
P15_OD
> T
P15_HW
, debe interrumpirse aqu el clculo. A continuacin del
siguiente ejemplo de clculo se exponen los recursos posibles. Lleve a cabo las
modificaciones pertinentes e inicie el clculo de nuevo en el punto 1.
8. Deduzca del apartado 7.4.4 la cuota del mximo tiempo de bloqueo para las clases de
prioridad > 15 condicionada por el programa de usuario (T
P15_AWP
).
7-23
A5E00267698-02
Nota
En caso de T
P15_AWP
> T
P15_HW
, debe interrumpirse aqu el clculo. A continuacin del
siguiente ejemplo de clculo se exponen los recursos posibles. Lleve a cabo las
modificaciones pertinentes e inicie el clculo de nuevo en el punto 1.
9. El valor recomendado para el mximo tiempo de bloqueo para las clases de prioridad >
15 resulta entonces de la frmula siguiente:
T
P15 =
MAX (T
P15_AWP
, T
P15_OD
) [3]
Ejemplo para el clculo de T
P15
A continuacin se determina para la configuracin de una instalacin ya existente el mximo
lapso admisible en la sincronizacin durante el que el sistema operativo no efecta ningn
procesamiento de programa ni ninguna actualizacin de periferia.
Supngase que existen dos sistemas maestros DP: El sistema maestro DP_1, conectado a
travs de la interfaz MPI/DP de la CPU, y el sistema maestro DP_2, enlazado con la CPU
a travs de una tarjeta de conexin de maestro DP.
1. a partir de los parmetros del bus en STEP 7:
T
TR_1
= 25 ms
T
TR_2
= 30 ms
T
DP_UM_1
= 100 ms
T
DP_UM_2
= 80 ms
2. a partir de los datos tcnicos del esclavo DP utilizado:
T
SLAVE_UM_1
= 30 ms
T
SLAVE_UM_2
= 50 ms
3. a partir de los requisitos tecnolgicos de su instalacin:
T
PTO_1
= 1250 ms
T
PTO_2
= 1200 ms
4. a partir del programa de usuario:
T
WA
= 300 ms
T
PROG
= 50 ms
5. a partir de la frmula [1]:
T
P15
(sistema maestro DP_1)
= 1250 ms -- (2 25 ms + 300 ms + 50 ms + 100 ms + 30 ms) = 720 ms
T
P15
(sistema maestro DP_2)
= 1200 ms -- (2 30 ms + 300 ms + 50 ms + 80 ms + 50 ms) = 660 ms
Control: Como T
P15
>0, prosiga con
6. T
P15_HW
= MIN (720 ms, 660 ms) = 660 ms
7-24
A5E00267698-02
7. a partir de la frmula [2]:
T
P15_OD
= 50 ms + T
PH
= 50 ms + 90 ms = 140 ms
Control: Como T
P15_OD
= 140 ms < T
P15_HW
= 660 ms, prosiga con
8. a partir del apartado 7.4.4 con 170 Kbytes de datos en el programa de usuario:
T
P15_AWP
= 194 ms
Control: Como T
P15_AWP
= 194 ms < T
P15_HW
= 660 ms, prosiga con
9. a partir de la frmula [3] resulta el mximo tiempo de bloqueo recomendado
para las clases de prioridad > 15:
T
P15
= MAX (194 ms, 140 ms)
T
P15
= 194 ms
Por tanto, si el usuario registra en STEP 7 194 ms como mximo tiempo de bloqueo para
las clases de prioridad > 15 se garantiza que durante la sincronizacin se detectar
siempre todo cambio de seal en caso de seales de 1250 ms 1200 ms de duracin.
Remedios si no fuera posible calcular T
P15
Si durante el clculo del tiempo mximo de bloqueo para niveles de prioridad > 15 no se
obtiene ninguna recomendacin, existen varias medidas para alcanzar una solucin:
Reduzca el ciclo de la alarma cclica configurada.
En caso de tiempos T
TR
particularmente elevados, distribuya los esclavos entre varios
sistemas maestros DP.
Aumente la velocidad de transferencia en los sistemas maestros DP afectados.
Configure vinculadores DP/PA y vinculadores Y en sistemas maestro DP separados.
Si se prevn esclavos DP con tiempos de conmutacin muy diferentes y, por
consiguiente, generalmente tiempos T
PTO
muy diferentes, distribuya esos esclavos entre
varios sistemas maestros DP.
Si en los distintos sistemas maestros DP debe contarse slo con escasas cargas
debidas a alarmas o parametrizaciones, puede Ud. asimismo reducir los tiempos T
TR
obtenidos en un 20 -- 30 % aproximadamente. Sin embargo, entonces aumenta el peligro
de que se presente un fallo de estacin en la periferia descentralizada.
El tiempo T
P15_AWP
constituye un valor orientativo, pues depende de la estructura de su
programa. Ud. puede reducirlo adoptando p. ej. las medidas siguientes:
-- Deposite los datos modificados a menudo y los datos modificados menos
frecuentemente en diferentes bloques DB.
-- Indique para los DB una capacidad menor en la memoria interna.
Si reduce el tiempo T
P15_AWP
sin adoptar las medidas expuestas, aumenta el peligro de que
se interrumpa la sincronizacin por haber transcurrido los tiempos de vigilancia.
7-25
A5E00267698-02
Calcular el retardo mximo a la comunicacin
Se recomienda aplicar la frmula siguiente:
Retardo mximo a la comunicacin =
4 x (tiempo mximo de bloqueo para niveles de prioridad > 15)
Este tiempo depende decisivamente del estado del proceso y de la carga por
comunicaciones en su instalacin. Esta comprende tanto la carga absoluta como la carga
en relacin con la magnitud de su programa de usuario. En caso necesario, corrija dicho
tiempo.
Calcular la prolongacin mxima del tiempo de ciclo
Se recomienda aplicar la frmula siguiente:
Prolongacin mxima del tiempo de ciclo =
10 x (tiempo mximo de bloqueo para niveles de prioridad > 15)
Este tiempo depende decisivamente del estado del proceso y de la carga por
comunicaciones en su instalacin. Esta comprende tanto la carga absoluta como la carga
en relacin con la magnitud de su programa de usuario. En caso necesario, corrija dicho
tiempo.
7-26
A5E00267698-02
7.4.3 Influencias en la respuesta dinmica
El perodo durante el que no es actualizada la periferia depende en primer lugar de los
factores siguientes:
Cantidad y magnitud de los bloques de datos modificados durante la sincronizacin
Cantidad de instancias de SFBs para las funciones S7 y de SFBs para generar avisos
inherentes a los bloques
Modificaciones con la instalacin en marcha
Ajustes a travs de estructuras cuantitativas dinmicas
Ampliacin de la periferia descentralizada (al disminuir la velocidad de transferencia y
aumentar la cantidad de esclavos aumenta el tiempo requerido para actualizar la
periferia)
En el caso ms desfavorable, este perodo se prolonga en los valores siguientes:
Mximo ciclo de alarma cclica utilizado
Duracin de todos los OBs de alarma cclica
Duracin de los OBs de alarma de alta prioridad ejecutados hasta el retardo de las
alarmas
Retardo intencionado de la sincronizacin
La sincronizacin puede retardarse mediante la funcin SFC 90 H_CTRL y habilitarse de
nuevo slo cuando se presente un estado con escasa carga por comunicaciones o alarmas.
!
Precaucin
Al retardar la sincronizacin se prolonga el tiempo durante el que el sistema H se encuentra
en modo autnomo.
7-27
A5E00267698-02
7.4.4 Valores de rendimiento para el acoplamiento y la sincronizacin
Fraccin del programa de usuario T
P15_AWP
para el mximo tiempo de bloqueo para
las clases de prioridad > 15
La fraccin del programa de usuario T
P15_AWP
para el mximo tiempo de bloqueo para las
clases de prioridad > 15 se determina mediante la frmula siguiente:
T
P15_AWP
en ms = 0,7 x tamao del DB en la memoria de trabajo en kbytes + 75
En la tabla siguiente se especifican los tiempos resultantes de la misma para algunos
valores tpicos de datos en la memoria central.
Tabla 7-3 Valores tpicos de la fraccin del programa de usuario T
P15_AWP
para el mximo tiempo
de bloqueo para las clases de prioridad > 15
Datos en la memoria central T
P15_AWP
500 Kbytes 220 ms
1 Mbyte 400 ms
2 Mbytes 0,8 s
5 Mbytes 1,8 s
10 Mbytes 3,6 s
Esta frmula se basa en las suposiciones siguientes:
Se alcanzan aproximadamente estos valores si se modifican an el 80 % de los bloques
de datos antes de retardarse las alarmas con prioridad > 15.
Es necesario calcular exactamente este valor sobre todo para los sistemas de seguridad,
con el fin de evitar un timeout de los bloques drivers (consulte el apartado 7.4.2).
Por cada Mbyte en la memoria central ocupado por bloques de datos se incluyen an
aprox. 100 ms de tiempo de sincronizacin para las funciones de comunicacin
actualmente en curso o aplazadas.
Segn la carga por comunicaciones en su autmata programable, es preciso incrementar
o decrementar el valor ajustado para T
P15_AWP
.
7-28
A5E00267698-02
7.5 Peculiaridades durante el acoplamiento y la sincronizacin
Requisitos impuestos a las seales de entrada durante la sincronizacin
Durante la sincronizacin se conservan las seales de proceso anteriormente introducidas y
no son actualizadas. La CPU slo detecta la alteracin de una seal de proceso durante la
sincronizacin si se conserva el estado de seal modificado incluso tras acabar la
sincronizacin.
La CPU no reconoce los impulsos (cambio de seal 0 1 0 1 0 1) que se
producen al sincronizar los datos.
Por lo tanto, vigile que el perodo comprendido entre dos cambios de seal (duracin del
impulso) sea siempre mayor que el tiempo requerido para la sincronizacin.
Enlaces y funciones de comunicacin
No se desconectan los enlaces existentes en la CPU maestra. Sin embargo, durante la
sincronizacin no siguen procesndose las respectivas peticiones de comunicacin. stas
son almacenadas y se procesan posteriormente al presentarse uno de los casos siguientes:
Ha concluido la sincronizacin, y el sistema se encuentra en modo redundante.
Han concluido la sincronizacin y la conmutacin maestro/reserva, y el sistema se
encuentra en modo autnomo.
Se interrumpi la sincronizacin(p. ej. debido a rebase del tiempo), y el sistema se
encuentra de nuevo en modo autnomo.
Durante la sincronizacin no es posible la primera demanda de los bloques de
comunicacin.
Solicitud de borrado total en caso de interrumpirse el acoplamiento
Si se interrumpe el acoplamiento mientras se est copiando el contenido de la memoria de
carga desde la CPU maestra a la CPU de reserva, sta solicita un borrado total. Ello se
protocoliza mediante un registro en el bfer de diagnstico con el identificador de evento
W#16#6523.
8-1
A5E00267698-02
En este captulo se exponen los distintos tipos de unidades perifricas para el autmata
programable S7-400H, as como su disponibilidad. Adems, le ofrece a Ud. informaciones
sobre la configuracin y la programacin del tipo elegido.
Apartado Tema Pgina
8.1 Introduccin 8-2
8.2 Utilizar la periferia monocanal unilateral 8-3
8.3 Utilizar la periferia monocanal conmutada 8-5
8.4 Conectar la periferia redundante 8-10
8.5 Posibilidades adicionales de conectar la periferia redundante 8-40
8
8-2
A5E00267698-02
8.1 Introduccin
Tipos de unidades perifricas
Adems de las fuentes de alimentacin y las unidades centrales de procesamiento,
existentes siempre de forma redundante, se prevn los siguientes tipos de unidades
perifricas soportados por el sistema operativo:
Tipo de E/S Montaje Disponibilidad
Entrada digital Monocanal unilateral
Monocanal conmutado
Bicanal redundante
normal
elevada
alta
Salida digital Monocanal unilateral
Monocanal conmutado
Bicanal redundante
normal
elevada
alta
Entrada analgica Monocanal unilateral
Monocanal conmutado
Bicanal redundante
normal
elevada
alta
Salida analgica Monocanal unilateral
Monocanal conmutado
Bicanal redundante
normal
elevada
alta
Tambin es posible realizar un montaje bicanal redundante a nivel de usuario. Sin embargo,
la disponibilidad elevada debe realizarse en el programa de usuario (vase el apartado 8.4).
Direccionamiento
Tanto si Ud. utiliza una periferia monocanal unilateral como una conmutada, las unidades
perifricas son activadas siempre a travs de una misma direccin.
Lmites de la configuracin perifrica
Si no hubiera suficientes slots en las unidades centrales, Ud. puede aumentar la
configuracin del S7-400H con hasta 20 equipos de ampliacin.
Los bastidores con nmero par pueden asignarse slo a la unidad central 0 y los bastidores
de nmero impar slo a la unidad central 1.
Para utilizar una periferia descentralizada (DP), es posible conectar hasta 12 sistemas
maestros DP en cada uno de los dos subsistemas (2 sistemas maestros DP en las
interfaces integradas de la CPU y otros 10 a travs de sistemas maestros DP externos).
En la interfaz MPI/DP integrada pueden operar hasta 32 esclavos. A una interfaz maestra
DP integrada y a los sistemas maestros DP externos se pueden conectar hasta 125
dispositivos de periferia descentralizados.
8-3
A5E00267698-02
8.2 Utilizacin de periferia monocanal unilateral
Qu se entiende por periferia monocanal unilateral?
En la configuracin monocanal unilateral existe un ejemplar de cada mdulo de
entrada/salida (monocanal). Los mdulos de entrada/salida se hallan en un determinado
subsistema, y slo son activados por ste.
La configuracin con periferia monocanal unilateral es posible en
equipos centrales y de ampliacin
unidades perifricas descentralizadas
La configuracin con periferia monocanal unilateral es recomendable para los canales de
entrada/salida individuales y las partes de instalacin donde sea suficiente una periferia con
disponibilidad estndar.
Mdulos E/S monocanales unilaterales
en la unidad central
monocanal unilateral,
p. ej. ET 200B
Figura 8-1 Configuracin con periferia monocanal unilateral
8-4
A5E00267698-02
Periferia monocanal unilateral y programa de usuario
Las informaciones introducidas unilateralmente (p. ej. desde entradas digitales) son
transferidas automticamente al segundo subsistema en el modo redundante a travs del
acoplamiento de sincronizacin.
Despus de la transferencia poseen ambos subsistemas los datos de la periferia monocanal
unilateral, evalundolos en sus respectivos programas de usuario idnticos. Por
consiguiente, para el procesamiento de la informacin en el modo redundante no es
decisivo si la periferia est conectada a la CPU maestra o a la de reserva.
En el modo autnomo no es posible el acceso a la periferia unilateral asignada al
subsistema colateral. Esto debe tenerse en cuenta al efectuar la programacin: Ud. tiene
que asignar a la periferia monocanal unilateral las funciones ejecutables slo
condicionalmente. De esta forma se garantiza que determinadas funciones para accesos a
la periferia sean solicitadas nicamente en el estado de sistema redundante y en el modo
autnomo del respectivo subsistema.
Atencin
El programa de usuario tiene que actualizar la imagen del proceso para mdulos de salida
monocanales unilaterales tambin en el modo autnomo (p.ej. accesos directos). Si se
utilizan imgenes de proceso parciales, el programa de usuario debe actualizarlas
debidamente (SFC 27 UPDAT_PO) en el OB 72 (restablecimiento de redundancia). De lo
contrario, tras pasar al modo redundante se enviaran primeramente valores antiguos a los
mdulos de salida monocanales unilaterales de la CPU de reserva.
Fallo de la periferia monocanal unilateral
En caso de anomala, el sistema H con periferia monocanal unilateral se comporta igual que
un sistema estndar S7-400, es decir:
Si falla la periferia, ya no estn disponibles las unidades perifricas defectuosas.
Si falla un subsistema, ya no est disponible toda la periferia de procesos de ese
subsistema.
8-5
A5E00267698-02
8.3 Utilizacin de periferia monocanal conmutada
Qu se entiende por periferia monocanal conmutada?
En la configuracin monocanal conmutada existe un ejemplar de cada mdulo de
entrada/salida (monocanal).
En el modo redundante pueden ser explorados stos por ambos subsistemas.
En el modo autnomo, el subsistema maestro puede explorar siempre toda la periferia
conmutada (a diferencia de la periferia unilateral).
La configuracin con periferia monocanal conmutada es posible mediante la unidad
perifrica descentralizada ET 200M con un bus de fondo activo y una interfaz esclava
PROFIBUS DP redundante IM 153-2 o IM 153-2FO (IM 153-2 permitida:
6ES7 153-2BA00-0XB0; IM 153-2FO permitida: 6ES7 153-2BB00-0XB0). Cada subsistema
del S7-400H est enlazado (a travs de una interfaz maestra DP) con una de las dos
interfaces esclavas DP de la ET 200M.
A travs del vnculo DP/DA se puede realizar una conexin entre PROFIBUS PA y un
sistema redundante (IM 157 permitida: 6ES7 157-0AA82-0XA0).
A travs del acoplador Y se puede realizar una conexin entre un sistema maestro DP
monocanal y un sistema redundante. Se admiten las siguientes combinaciones de IM 157 -
acoplador Y :
IM 157 Acoplador Y
6ES7 157-0AA82-0XA0 6ES7 197-1LB00 0XA0
La configuracin con periferia monocanal conmutada es recomendable para partes de
instalacin que toleran el fallo de distintos mdulos dentro de la ET 200M.
8-6
A5E00267698-02
Periferia descentralizada
conmutada ET 200M
Vinculador DP/PA o vinculador
Y
Figura 8-2 Periferia monocanal conmutada descentralizada ET 200M
Regla
Si se utiliza la periferia monocanal conmutada, la configuracin debe ser siempre simtrica,
es decir:
la CPU H y los dems maestros DP tienen que hallarse en los mismos slots en ambos
subsistemas (p. ej. en el slot 4 en los dos subsistemas) o bien
los maestros DP tienen que estar conectados a la misma interfaz integrada en ambos
subsistemas (p. ej. a las interfaces PROFIBUS DP de las dos CPU H).
8-7
A5E00267698-02
Periferia monocanal conmutada y programa de usuario
Durante la operacin redundante, cada subsistema puede tener en principio acceso a la
periferia monocanal conmutada. Las informaciones son transferidas automticamente y
comparadas a travs del acoplamiento de sincronizacin. Gracias al acceso sincronizado,
los dos subsistemas poseen siempre un valor idntico.
El sistema H siempre utiliza en cada instante slo una de las interfaces. La interfaz activa se
sealiza luciendo el LED ACT en la respectiva IM 153-2 IM 157.
La va a travs de la interfaz actualmente activa (IM 153-2 IM 157) se designa canal
activo y la va a travs de la otra interfaz canal pasivo. A tal efecto, el ciclo DP recorre
siempre los dos canales. Sin embargo, slo son procesados en el programa de usuario o
enviados a la periferia los valores de entrada o de salida del canal activo. Lo mismo rige
para las actividades asncronas, tales como el procesamiento de alarmas y el intercambio
de registros de datos.
Fallo de la periferia monocanal conmutada
En caso de anomala, el sistema H con periferia monocanal conmutada se comporta como
sigue:
Si falla la periferia, ya no estn disponibles las unidades perifricas defectuosas.
En determinadas situaciones anmalas (p.ej. fallo de un subsistema, un sistema maestro
DP o un mdulo interfase esclavo IM153-2 o IM 157, consulte el apartado 9 )) la periferia
monocanal conmutada sigue estando disponible para el proceso. Esto se consigue
mediante la conmutacin entre el canal activo y el pasivo. Dicha conmutacin se efecta
por separado en cada equipo DP. En cuanto a las anomalas, se hace distincin entre
-- Fallos que afectan a un solo equipo (fallo de la conexin de esclavo DP en el canal
actualmente activo).
-- Fallos que afectan a todos los equipos de un sistema maestro DP.
Entre stas figuran la extraccin del conector en la conexin del maestro DP, la
desactivacin del sistema maestro DP (p. ej. en caso de una transicin RUN-STOP
en un CP 443-5) y un cortocircuito en el tramo de cables de un sistema maestro DP.
Para cada equipo afectado por un fallo rige lo siguiente: Si falla el canal activo estando en
condiciones de funcionar las dos conexiones de esclavo DP, el canal hasta ahora pasivo se
convierte automticamente en el canal activo. Arranca el OB 70 para notificar una prdida
de redundancia al programa de usuario (evento W#16#73A3).
Tras subsanarse la anomala es restablecida la redundancia. Esto origina asimismo un
arranque del OB 70 (evento W#16#72A3). En este caso no se conmuta entre el canal activo
y el pasivo.
Si hubiera fallado ya un canal y fallara tambin el canal restante (activo), se ha presentado
un fallo completo del equipo. Esto origina un arranque del OB 86 (evento W#16#39C4).
Nota
Si la interfaz maestra DP externa puede detectar el fallo de todo el sistema maestro DP (por
ejemplo, en caso de cortocircuito), slo se notificar este evento (Fallo de sistema maestro
entrante W#16#39C3). El sistema operativo no notifica entonces los fallos de equipo
individuales. De esta manera se puede acelerar el proceso de conmutacin entre el canal
activo y el pasivo.
8-8
A5E00267698-02
Duracin de la conmutacin del canal activo
La conmutacin dura como mximo
Tiempo de deteccin de error DP + tiempo de conmutacin DP + tiempo de conmutacin de la
conexin de esclavo DP
Los dos primeros sumandos puede Ud. deducirlos de los parmetros del bus de su sistema
maestro DP en STEP 7. El ltimo sumando lo determina Ud. de los manuales de las
respectivas conexiones de esclavo DP (Unidad perifrica descentralizada ET 200M
Acoplamiento de bus DP/PA).
Atencin
Si utiliza mdulos F, deber ajustar un tiempo de vigilancia mayor que la duracin de
conmutacin del canal activo en el sistema H. Si no tiene en cuenta esta indicacin, puede
ocurrir que los mdulos F se bloqueen durante la conmutacin del canal activo.
Atencin
El clculo anterior incluye tambin la duracin del procesamiento en OB 70 OB 86.
Tngase en cuenta que el procesamiento para un equipo DP no debe durar ms de 1 ms.
Si fueran necesarios procesos ms complejos, segregue los mismos del procesamiento
directo de los mencionados OB.
Considere que la CPU slo puede detectar un cambio de seal si la duracin de la seal es
mayor que la duracin de conmutacin indicada.
En caso de conmutarse el sistema maestro DP completo, rige para todos los componentes
DP el tiempo de conmutacin del componente DP ms lento. Un vinculador DP/PA o un
vinculador Y determina por lo general el tiempo de conmutacin y la consiguiente mnima
duracin de seal. Por lo tanto, recomendamos conectar vinculadores DP/PA y vinculadores
Y a un sistema maestro DP aparte.
Si utiliza mdulos F, deber ajustar un tiempo de vigilancia mayor que la duracin de
conmutacin del canal activo en el sistema H. Si no tiene en cuenta esta indicacin, puede
ocurrir que los mdulos F se bloqueen durante la conmutacin del canal activo.
Conmutacin del canal activo durante el acoplamiento y la sincronizacin
Durante el acoplamiento y la sincronizacin con conmutacin maestro/reserva (consulte el
apartado 7.3.1), se conmuta entre el canal activo y el pasivo en todos los equipos de la
periferia conmutada. Para ello se llama el OB 72.
8-9
A5E00267698-02
Exencin de choques en la conmutacin del canal activo
A fin de evitar que en la conmutacin entre el canal activo y el pasivo la periferia falle
transitoriamente o emita valores sustitutivos, los equipos DP de la periferia conmutada
retienen sus salidas hasta que haya concluido la conmutacin y el nuevo canal activo haya
asumido el procesamiento.
Para que puedan detectarse incluso las fallas totales de un equipo DP ocurridas durante la
conmutacin, vigilan el proceso de conmutacin no slo los distintos equipos DP sino
tambin el sistema maestro DP.
Si se configura correctamente el tiempo mnimo de paro de periferia (consulte el captulo
7.4) no se pierde ninguna alarma ni ningn registro de datos debido a una conmutacin. En
caso dado tiene lugar una repeticin automtica.
Estructura del sistema y configuracin
Ud. debera disponer la periferia conmutada con distintos tiempos de conmutacin en
tramos separados. Entre otras ventajas, se simplifica as el clculo de los tiempos de
vigilancia.
8-10
A5E00267698-02
8.4 Conectar la periferia redundante
Qu es la periferia redundante?
Se denomina periferia redundante a los mdulos de entrada/salida que estn disponibles
por duplicado y se configuran y manejan a pares de forma redundante. El uso de la periferia
redundante garantiza la mayor disponibilidad, ya que de este modo se tolera tanto el
bloqueo de una CPU con el de un mdulo de seal.
Configuraciones
Son posibles las siguientes configuraciones con periferia redundante:
1. Mdulos de seal redundantes en dispositivos de ampliacin y centralizados
En los sistemas parciales de CPU 0 y CPU 1 se utilizan los mdulos de seal por
parejas.
Pareja de mdulos redundantes
Aparato de ampliacin
Aparato de ampliacin
Aparato central Aparato central
Figura 8-3 Periferia redundante en los aparatos centrales y de ampliacin
8-11
A5E00267698-02
2. Periferia redundante en un esclavo DP unilateral
En los dispositivos perifricos descentralizados ET 200M con bus de fondo activo, los
mdulos de seal se utilizan por parejas.
Figura 8-4 Periferia redundante en un esclavo DP unilateral
8-12
A5E00267698-02
3. Periferia redundante en un esclavo DP conmutado
En los dispositivos perifricos descentralizados ET 200M con bus de fondo activo, los
mdulos de seal se utilizan por parejas.
Figura 8-5 Periferia redundante en un esclavo DP conmutado
8-13
A5E00267698-02
4. Periferia redundante en una CPU H en modo autnomo
Figura 8-6 Periferia redundante en modo autnomo
Comportamiento en caso de anomala
La redundancia es vlida siempre para mdulos enteros, no para canales individuales. Si
ocurre un error en un canal del primer mdulo redundante, se pasiva el mdulo entero con
todos sus canales. Si ocurre un error en otro canal del segundo mdulo antes de haberse
corregido el primer error y de haberse pasivado el primer mdulo, el segundo error no se
controlar.
Librera de bloques Redundant_IO (V1)
La librera de bloques Redundant_IO (V1), que se suministra con el paquete opcional H y
que es compatible con la periferia redundante, contiene los siguientes bloques:
FC 450 RED_INIT: funcin de inicializacin
FC 451 RED_DEPA: iniciar despasivacin
FB 450 RED_IN: bloque de funcin para la lectura de entradas redundantes
FB 451 RED_OUT: bloque de funcin para el control de salidas redundantes
FB 452 RED_DIAG: bloque de funcin para el diagnstico de la periferia redundante
FB 453 RED_STATUS: bloque de funcin para informacin de estado de redundancia
Los bloques se encuentran en la librera Redundant IO(V1) bajo STEP
7\S7_LIBS\RED_IO. La funcionalidad y la aplicacin de los bloques se describe en la ayuda
en pantalla correspondiente.
8-14
A5E00267698-02
Configure los nmeros de los bloques de datos de administracin para la periferia
redundante en HW Config (Propiedades de la CPU --> Parmetros H. Asigne nmeros libres
de DB en los bloques de datos. Los bloques de datos son creados por el FC 450
RED_INIT durante el funcionamiento de la. La configuracin estndar de los nmeros de
los bloques de datos de administracin es 1 y 2. En los bloques de datos se trata de los
bloques de datos de instancia del FB 450 RED_IN o bien del FB 451 RED_OUT.
Utilizar los bloques
Antes de utilizar los bloques deber parametrizar los mdulos en HW Config como mdulos
redundantes.
Integre los bloques de la librera Redundant IO(V1) en los OBs en los que deben
direccionarse los mdulos redundantes.
Los OBs en los que deben integrarse los bloques se indican en la tabla siguiente:
Bloque OB
FC 450 RED_INIT OB 72 Error de redundancia en la CPU
La FC 450 se procesa nicamente tras el evento de arranque
B#16#33:Conmutacin maestro/reserva por intervencin del
operador.
OB 80 Error de tiempo
La FC 450 se procesa nicamente tras el evento de arranque
B#16#0A: Retorno a modo RUN despus de un cambio de
configuracin.
OB 100 Arranque
OB 102 Arranque en fro
Si desea conectar periferia redundante a una CPU H en modo
autnomo, se deber llamar a la FC 450 en el OB 80.
FC 451 RED DEPA Si la FC 451 se llama en el OB 83 al insertar mdulos, puede ocurrir una
depasivacin automtica despus de efectuar la reparacin (opcional).
FB 450 RED_IN OB1 Programa cclico
OB 30 a OB 38 Alarma cclica
FB 451 RED_OUT OB1 Programa cclico
OB 30 a OB 38 Alarma cclica
FB 452 RED_DIAG OB 72 Error de redundancia en la CPU
OB 82 Alarma de diagnstico
OB 83 Presencia de mdulo (extraer/insertar)
OB 85 Error de ejecucin del programa
Si desea conectar periferia redundante a una CPU H en modo
autnomo, se deber llamar a la FC 452 en el OB 83.
FB 453 RED_STATUS
Si los mdulos redundantes deben direccionarse en imgenes parciales del proceso en
alarmas cclicas, es preciso asignar la correspondiente imagen parcial a esa pareja de
mdulos y a la alarma cclica. Llame a la FB 450 RED_IN en esa alarma cclica antes del
programa de usuario. Llame a la FB 451 RED_OUT en esa alarma cclica despus del
programa de usuario.
8-15
A5E00267698-02
Configurar el hardware y la periferia redundante
Si va a utilizar periferia redundante, proceda del siguiente modo:
1. Inserte todos los mdulos que desee utilizar de forma redundante. Tenga en cuenta las
reglas estndar para la configuracin descritas a continuacin.
2. Configure la redundancia de mdulos en HW Config, en las propiedades de objeto del
mdulo correspondiente.
3. Busque un interlocutor para cada mdulo o utilice los ajustes predeterminados.
Configuracin centralizada: si el mdulo est insertado en el slot X de un bastidor par,
entonces se recomienda ubicar el mdulo en el mismo slot del siguiente bastidor impar.
Si el mdulo est insertado en el slot X de un bastidor impar, entonces se recomienda
ubicar el mdulo en el mismo slot del bastidor par anterior.
Configuracin descentralizada en un esclavo DP unilateral: si el mdulo se
encuentra en el slot X del esclavo, entonces se recomienda ubicar el mdulo, siempre
que el sistema maestro DP sea redundante, en el subsistema DP interlocutor en el
esclavo de la misma direccin PROFIBUS en el mismo slot X.
Configuracin descentralizada en un esclavo DP conmutado en modo autnomo:
si el mdulo se encuentra en el slot X del esclavo con una direccin DP, entonces se
recomienda ubicar el mdulo en el esclavo con la direccin Profibus siguiente en el slot
X.
4. Introduzca los dems parmetros de redundancia para los mdulos de entrada.
Atencin
Desconecte el equipo o bastidorantes de extraer un mdulo redundante de entradas
digitales no apto para el diagnstico. De lo contrario, se podra llegar a pasivar un mdulo
incorrecto. Un ejemplo que ilustra la necesidad de este procedimiento es la sustitucin del
conector frontal de un mdulo redundante.
Los valores vlidos, procesados por el programa de usuario, se encuentran siempre en la
direccin ms baja de los dos mdulos redundantes. Por lo tanto, para la aplicacin slo
resulta til la direccin ms baja; los valores de la direccin ms alta no son relevantes para
la aplicacin.
Atencin
Los mdulos redundantes deben estar en la imagen del proceso de las entradas o de las
salidas. A los mdulos redundantes slo puede accederse a travs de la imagen del
proceso.
Configure los bloques de datos para la periferia. Adjudique a estos bloques nmeros de DBs
libres. Estos DBs no son bloques de datos de instancia del FB 450 RED_IN ni del FB 451
RED_OUT.
8-16
A5E00267698-02
Atencin
Si utiliza mdulos redundantes, deber ajustar lo siguiente en HW Config -> Propiedades
de la CPU 41x-H en la ficha Ciclo / Marca de ciclo:
Llamada del OB85 en caso de error de acceso a la periferia -> Slo cuando los errores
entren y salgan
Tiempos de vigilancia al acoplar y sincronizar datos
Atencin
Si Ud. prev mdulos perifricos redundantes y ha tenido ello en cuenta debidamente en su
programa, deber agregar eventualmente un suplemento a los tiempos de vigilancia
obtenidos para que no se presenten congestiones en los mdulos de salida.
Tan slo se requiere un suplemento si funciona de forma redundante alguno de los mdulos
de la tabla siguiente.
Tabla 8-1 Suplemento para los tiempos de vigilancia en caso de periferia redundante
Tipo de mdulo Suplemento en ms
ET200M: Mdulos de salida estndar 2
ET200M: Mdulos de salida HART 10
ET200M: Mdulos de salida F 50
ET200L-SC con salidas analgicas 80
ET200S con salidas analgicas o mdulos tecnolgicos 20
Procedimiento:
Deduzca de la tabla el suplemento. Si emplea Ud. de forma redundante varios mdulos
de los tipos indicados en la tabla, deber elegir el suplemento mximo.
Sume ste a todos los tiempos de vigilancia determinados hasta ahora.
8-17
A5E00267698-02
Mdulos de seal utilizables de forma redundante
Los mdulos de seal enumerados a continuacin se pueden utilizar como periferia
redundante. Tenga en cuenta las indicaciones actualizadas acerca del uso de los mdulos
que figuran en el archivo Lame y en las FAQs de la pgina web
http://www.siemens.com/automation/service&support bajo la palabra clave
Periferia redundante.
Tabla 8-2 Mdulos de seal utilizables de forma redundante
Mdulo Referencia
Configuracin centralizada: DI redundante bicanal
DI 16xDC 24 V, alarma 6ES7 421-7BH01-0AB0
Utilizacin con un sensor no redundante
Estos mdulos permiten diagnosticar una rotura de hilo. Si desea utilizar esta funcin, deber
comprobar que tanto con una como con dos entradas, aunque el estado de seal sea 0, fluye
en total una corriente comprendida entre 2,4 mA y 4,9 mA.
Para ello, conecte una resistencia a travs del sensor. Su valor depender del sensor y tendr,
en el caso de los contactos, entre 6.800 y 8.200 ohmios.
En el caso de detectores de proximidad (Beros), calcule la resistencia segn la siguiente frmula:
(30V / (4,9mA I_R_Bero) < R < (20V / (2,4mA I_R_Bero)
DI 32xDC 24 V 6ES7 421-1BL0x-0AA0
DI 32xUC 120V 6ES7 421-1EL00-0AA0
Configuracin descentralizada: DI redundante bicanal
DI16xDC 24 V, alarma 6ES7 321-7BH00-0AB0
DI16xDC 24 V 6ES7 321-7BH01-0AB0
Estos mdulos permiten diagnosticar una rotura de hilo. Si desea utilizar esta funcin, deber
comprobar que tanto con una como con dos entradas, aunque el estado de seal sea 0, fluye
en total una corriente comprendida entre 2,4 mA y 4,9 mA.
Para ello, conecte una resistencia a travs del sensor. Su valor depender del sensor y tendr,
en el caso de los contactos, entre 6.800 y 8.200 ohmios.
En el caso de detectores de proximidad (Beros), calcule la resistencia segn la siguiente frmula:
(30V / (4,9mA I_R_Bero) < R < (20V / (2,4mA I_R_Bero)
DI16xDC 24 V 6ES7 321-1BH02-0AA0
DI32xDC 24V 6ES7 321-1BL00-0AA0
DI 8xAC 120/230V 6ES7 321-1FF01-0AA0
8-18
A5E00267698-02
Tabla 8-2 Mdulos de seal utilizables de forma redundante, continuacin
Mdulo Referencia
DI 4xNAMUR [EEx ib] 6ES7 321-7RD00-0AB0
No es posible utilizar mdulos en modo redundante en las aplicaciones Ex.
Podr conectar nicamente un sensor NAMUR de 2 hilos o un sensor de contacto.
La conexin equipotencial del circuito del sensor slo debe realizarse desde un punto (lo ms
apropiado ser una conexin al polo negativo del sensor).
Al seleccionar el sensor, compare sus caractersticas con las caractersticas de entrada
especificadas. Tenga en cuenta que se debe garantizar el funcionamiento tanto con una como
con dos entradas. En el caso de sensores NAMUR se aplicar p. ej. para la intensidad 0 > 0,2
mA y para la intensidad 1 > 4,2 mA.
DI 16xNamur 6ES7 321-7TH00-0AB0
La conexin equipotencial del circuito del sensor slo debe realizarse desde un punto (lo ms
apropiado ser una conexin al polo negativo del sensor).
Utilice los dos mdulos redundantes en una fuente de alimentacin de carga conjunta.
Al seleccionar el sensor, compare sus caractersticas con las caractersticas de entrada
especificadas. Tenga en cuenta que se debe garantizar el funcionamiento tanto con una como
con dos entradas. En el caso de sensores NAMUR se aplicar p. ej. para la intensidad 0 > 0,7
mA y para la intensidad 1 > 4,2 mA.
DI 24xDC 24 V 6ES7 326-1BK00-0AB0
Mdulos F en funcionamiento estndar
DI 8xNAMUR [EEx ib] 6ES7 326-1RF00-0AB0
8-19
A5E00267698-02
Mdulo Referencia
Configuracin centralizada: DO redundante bicanal
DO 32xDC 24 V/0,5 A 6ES7 422-7BL00-0AB0
No es posible realizar una evaluacin unvoca de los diagnsticos Cortocircuito a P y Cortocircuito
a M.
DO 16xAC 120/230V/2A 6ES7 422-1FH00-0AA0
Configuracin descentralizada: DO redundante bicanal
DO8xDC 24 V/0,5 A 6ES7 322-8BF00-0AB0
No es posible realizar una evaluacin unvoca de los diagnsticos Cortocircuito a P y Cortocircuito
a M y Rotura de hilo. Durante la configuracin deber anular su seleccin individualmente.
DO8xDC 24 V/2 A 6ES7 322-1BF01-0AA0
DO32xDC 24 V/0.5 A 6ES7 322-1BL00-0AA0
DO8xAC 120/230 V/2 A 6ES7 322-1FF01-0AA0
DO 16x24 V/10 mA [EEx ib] 6ES7 322-5SD00-0AB0
DO 16xDC 24 V/0,5 A 6ES7 322-8BH00-0AB0
La conexin equipotencial del circuito de carga slo debe realizarse desde un punto (lo ms
apropiado ser una conexin al polo negativo de la carga).
El diagnstico de los canales no es posible.
DO 10xDC 24 V/2 A 6ES7 326-2BF01-0AB0
8-20
A5E00267698-02
Mdulo Referencia
Configuracin centralizada: AI redundante bicanal
AI 6x16Bit 6ES7 431-7QH00-0AB0
Utilizacin al medir la tensin
Ni durante el funcionamiento de los mdulos con transductores de medida ni al conectar
termopares se debe activar en HW Config el diagnstico Rotura de hilo.
Medida indirecta de la intensidad
Si desea obtener un valor de intensidad a partir de una determinada tensin, deber utilizar una
resistencia de 250 ohmios (consulte la pgina 8-32).
Medida directa de la intensidad
Diodos Z apropiados: BZX85C6v2 o 1N4734A (6,2 V debido a la resistencia de entrada de 50
ohmios)
Capacidad de carga para transductores de medida a 4 hilos: R
B
> 325 ohmios
(calculada para el caso ms desfavorable: 1 entrada + 1 diodo Z con el valor de rebase por
exceso S7 de 24mA segn R
B
= (R
E
* I
mx
+ U
z mx
) / I
mx)
Tensin de entrada para transductores de medida a 2 hilos: U
e-2Dr
< 8 V
exceso S7 de 24mA segn U
e-2Dr
= R
E
* I
mx
+ U
z mx
)
Nota: La conexin representada en la figura 8-10 funciona slo con transductores de medida (a 4
hilos) activos o con transductores de medida (a 2 hilos) pasivos alimentados externamente. Los
canales del mdulo siempre se deben configurar como transductores a 4 hilos; el adaptador del
rango de medida debe estar en la posicin C.
No es posible alimentar el transductor de medida a travs del mdulo (2DMU).
8-21
A5E00267698-02
Mdulo Referencia
Configuracin descentralizada: AI redundante bicanal
AI8x12Bit 6ES7 331-7KF02-0AB0
Si se utilizan dos entradas conectadas en paralelo con rangos de medicin > 2,5 V, la resistencia
total de entrada se reduce de 100 KOhmios a 50 KOhmios.
resistencia de 50 250 ohmios (consulte la pgina 8-31
Este mdulo no se adecua para medir la intensidad directamente.
Utilizacin de sensores redundantes:
Es posible utilizar un sensor redundante con los siguientes ajustes de tensin:
+/- 80 mV (slo sin vigilancia de rotura de hilo)
+/- 250 mV (slo sin vigilancia de rotura de hilo)
+/- 500 mV (vigilancia de rotura de hilo no configurable)
+/- 1 V (vigilancia de rotura de hilo no configurable)
+/- 2,5 V (vigilancia de rotura de hilo no configurable)
1..5 V (vigilancia de rotura de hilo no configurable)
AI 8x16Bit 6ES7 331-7NF00-0AB0
Utilizacin al medir la tensin
Medida indirecta de la intensidad
resistencia de 250 ohmios (consulte la pgina 8-32).
ohmios)
Errores adicionales que dependen de la conexin: en caso de fallo de un mdulo, el otro mdulo
puede presentar repentinamente un error de mayor gravedad, aprox. 0,1%.
Capacidad de carga para transductores de medida a 4 hilos: R
B
> 610 ohmios
exceso S7 de 24mA segn R
B
= (R
E
* I
mx
+ U
z mx
) / I
mx)
Tensin de entrada para transductores de medida a 2 hilos: U
e-2Dr
< 15 V
exceso S7 de 24mA segn U
e-2Dr
= R
E
* I
mx
+ U
z mx
)
8-22
A5E00267698-02
Mdulo Referencia
AI 4x15Bit [EEx ib] 6ES7 331-7RD00-0AB0
Este mdulo se adecua para medir la tensin slo si se utiliza un sensor redundante.
Este mdulo no se adecua para medir la intensidad indirectamente.
ohmios)
Otros errores dependientes de la conmutacin: --
Capacidad de carga para transductores de medida a 4 hilos: RB > 325 ohmios
calculada para el caso ms desfavorable: 1 entrada + 1 diodo Z con el valor de rebase por
exceso 24 mA segn RB = (RE * I
mx +
U
z mx
) / I
mx
Tensin de entrada para transductores de medida a 2 hilos: Ue-2Dr < 8 V
calculada para el caso ms desfavorable: 1 entrada + 1 diodo Z con el valor de rebase por
exceso 24 mA segn Ue-2Dr = RE * I
mx
+ U
z mx
Nota: Slo es posible conectar un transductor de medida a 2 hilos con alimentacin externa a travs
de 24 V o un transductor de medida a 4 hilos. Conforme a la figura 8-10, la alimentacin incorporada
del transductor de medida no se puede utilizar para este tipo de conexin, ya que su tensin de
salida es de tan slo 13 V y, por lo tanto, en el peor de los casos el transductor slo dispondra de 5
V.
AI 6x13Bit 6ES7 336-1HE00-0AB0
8-23
A5E00267698-02
Mdulo Referencia
Configuracin descentralizada: AO redundante bicanal
AO4x12 Bit 6ES7 332-5HD01-0AB0
AO8x12 Bit 6ES7 332-5HF00-0AB0
AO4x0/4..20 mA [EEx ib] 6ES7 332-5RD00-0AB0
Atencin
Para los mdulos F es necesario instalar F-ConfigurationPAck V5.3. F-ConfigurationPAck se
puede descargar de Internet de forma gratuita.
Lo encontrar en la siguiente direccin
http://www.siemens.com/automation/service&support de Customer Support.
Qu errores se pueden controlar a travs de la periferia redundante?
Por lo que respecta a la calidad con la que puede trabajar de forma fiable incluso en caso
de error una configuracin redundante de mdulos de seal, hay que distinguir entre 3
niveles:
Calidad mxima con mdulos de seal con seguridad positiva (sin funcionalidad F)
Calidad media con mdulos de seal aptos para el diagnstico
Calidad mnima con mdulos de seal sin diagnstico
8-24
A5E00267698-02
Utilizar mdulos de entradas digitales como periferia redundante
Durante la configuracin de los mdulos de entradas digitales para el modo redundante se
han determinado los siguientes parmetros:
Tiempo de discrepancia (tiempo mximo permitido durante el cual las seales de entrada
redundantes pueden ser distintas)
Si sigue habiendo discrepancias entre los valores de entrada una vez transcurrido el
tiempo de discrepancia configurado, existe un error.
Reaccin del sistema H ante una discrepancia de los valores de entrada
En primer lugar se comprueba la igualdad de las seales de entrada de los dos mdulos
redundantes entre s. En caso de igualdad, el valor se guardar en el rea de memoria ms
baja de la imagen de proceso de las entradas. Si existe discrepancia, se marcar la primera
discrepancia y se iniciar el tiempo de discrepancia.
Mientras transcurre el tiempo de discrepancia, el ltimo valor comn, es decir, no
discrepante, se guarda en la imagen de proceso del mdulo con la direccin ms baja. Este
procedimiento se repetir hasta que los valores dentro del tiempo de discrepancia vuelvan a
ser unitarios o hasta que el tiempo de discrepancia de un bit haya concluido.
Si la discrepancia sigue existiendo una vez transcurrido el tiempo de discrepancia
configurado, quiere decir que existe un error.
La localizacin de la pgina defectuosa se realiza de acuerdo con la siguiente estrategia:
1. Mientras transcurre el tiempo de vigilancia se conserva el ltimo valor igual como
resultado.
2. Una vez transcurrido el tiempo de discrepancia, se emitir el siguiente aviso de error:
Nmero de error 7960: Periferia redundante: tiempo de discrepancia transcurrido en la
entrada digital; error an no localizado. En la imagen de errores esttica no se realiza ni
una pasivacin ni una entrada. La reaccin configurada se produce cada vez que
transcurre la discrepancia hasta que se produce el siguiente cambio de seal.
3. Si ahora se produce un cambio de seal ms, el mdulo en el que se haya producido
dicho cambio de seal es el mdulo intacto, y el otro mdulo se pasiva.
Atencin
El tiempo que requiere el sistema realmente para determinar una discrepancia depende de
diversos factores: tiempos de ejecucin de bus, tiempos de llamada y de ciclo del programa
de usuario, tiempos de conversin, etc. Por lo tanto, puede ocurrir que las seales de
entrada redundantes sean ms largas que el tiempo de discrepancia configurado.
Los mdulos aptos para el diagnstico tambin se pasivan al llamar al OB 82.
8-25
A5E00267698-02
Utilizar mdulos redundantes de entradas digitales con sensores no redundantes
Con sensores no redundantes, los mdulos de entradas digitales se utilizan en estructuras 1
de 2:
Mdulos de entradas digitales
Figura 8-7 Mdulo de entradas digitales de alta disponibilidad en estructura 1 de 2 con un sensor
Mediante la redundancia de los mdulos de entradas digitales se aumenta su disponibilidad.
A travs del anlisis de discrepancias se detectan los errores de 1 continuo y los errores
de 0 continuo de los mdulos de entradas digitales. El error 1 constante significa que la
entrada 1 tiene aplicado constantemente el valor 1, mientras que el error 0 constante
significa que la entrada no tiene tensin aplicada. Algunas de las causas posibles son un
cortocircuito a L+ o un cortocircuito a M.
Entre el sensor y los mdulos debe existir un cableado de masa que conduzca en lo posible
un mnimo de corriente.
Al conectar un sensor a varios mdulos de entradas digitales, los mdulos redundantes
deben tener el mismo potencial de referencia.
Encontrar varios ejemplos de interconexin en el anexo F. .
Nota
Tenga en cuenta que los interruptores de proximidad (Beros) deben suministrar el doble de
corriente de lo que se indica en los datos tcnicos de los diversos mdulos.
8-26
A5E00267698-02
Utilizar mdulos redundantes de entradas digitales con sensores redundantes
Con los sensores redundantes se utilizan mdulos de entradas digitales en estructura 1 de
2:
Figura 8-8 Mdulos de entradas digitales de alta disponibilidad en estructura 1 de 2 con 2 sensores
Mediante la redundancia de los sensores se aumenta su disponibilidad. Mediante el anlisis
de discrepancias se detectan todos los errores (hasta el bloqueo de una fuente de
alimentacin de tensin de carga no redundante). Para aumentar an ms la disponibilidad
puede disear la fuente de alimentacin de tensin de carga de forma redundante.
Al conectar un sensor a varios mdulos de entradas digitales, los mdulos redundantes
deben tener el mismo potencial de referencia.
Encontrar varios ejemplos de interconexin en el anexo F..
Mdulos redundantes de salidas digitales
El sistema de automatizacin de alta disponibilidad de un actuador se consigue conectando
en paralelo dos salidas de dos mdulos de salidas digitales normales o de seguridad
(estructura 1de2)
Interconexin con diodos externos
Interconexin sin diodos externos
Figura 8-9 Mdulos de salidas digitales de alta disponibilidad en estructura 1 de 2
Los mdulos de salidas digitales deben tener una fuente de alimentacin de tensin de
carga comn.
Encontrar varios ejemplos de interconexin en el anexo F.
8-27
A5E00267698-02
Interconexin con diodos externos <-> sin diodos externos
En la tabla siguiente se indican los mdulos de salida digital que se interconectan en modo
redundante a travs de diodos externos de acuerdo con la figura 8-9:
Tabla 8-3 Interconexin de mdulos de salidas digitales con y sin diodos
Mdulo Con diodos Sin diodos
6ES7 422-7BL00-0AB0 X -
6ES7 422-1FH00-0AA0 - X
6ES7 326-2BF01-0AB0 X X
6ES7 322-1BL00-0AA0 X -
6ES7 322-1BF01-0AA0 X -
6ES7 322-8BF00-0AB0 X X
6ES7 322-1FF01-0AA0 - X
6ES7 322-8BH00-0AB0 - X
6ES7 322-5SD00-0AB0 X -
Notas sobre la conexin con diodos
Como diodos se pueden utilizar p. ej. los tipos de la serie 1N4003 .. 1N4007 o cualquier
otro diodo con U
_r
>=200 V e I_
F
>= 1 A
Resulta de gran utilidad realizar una separacin entre la masa de los mdulos y la masa
de carga. Entre ambas debe haber una conexin equipotencial.
8-28
A5E00267698-02
Utilizar mdulos de entradas analgicas como periferia redundante
Durante la configuracin de los mdulos de entradas analgicas para el modo redundante
se han determinado los siguientes parmetros:
Ventana de tolerancia (se configura en el porcentaje del valor final del margen de
medida)
Dos valores analgicos son iguales si se encuentran dentro de la ventana de tolerancia.
Tiempo de discrepancia (tiempo mximo permitido durante el cual las seales de entrada
redundantes pueden estar fuera de la ventana de tolerancia) Si sigue habiendo
discrepancias entre los valores de entrada una vez transcurrido el tiempo de
discrepancia configurado, existe un error.
Si conecta sensores idnticos a ambos mdulos de entradas analgicas, por norma
general bastar el valor predeterminado del tiempo de discrepancia. Si utiliza sensores
distintos, tendr que aumentar el tiempo de discrepancia, especialmente en el caso de
sensores de temperatura.
Valor de aceptacin
El valor de aceptacin es aquel valor de entre los dos valores de entrada analgica que
se aplica en el programa de usuario.
Se comprueba si los dos valores analgicos ledos se encuentran en la ventana de
tolerancia configurada. En caso afirmativo, el valor de aceptacin se escribe en el rea de
memoria ms baja de la imagen de proceso de las entradas. Si existe discrepancia, se
marcar la primera discrepancia y se iniciar el tiempo de discrepancia.
Durante una discrepancia en curso, se escribe el ltimo valor vlido en la imagen de
proceso del mdulo con la direccin ms baja y se proporciona este valor al proceso en
curso. Si el tiempo de discrepancia ha transcurrido, el mdulo con el valor unitario
configurado se declara vlido y el otro mdulo se pasiva. Si el valor mximo de los dos
mdulos se parametriza como valor unitario, este valor se utiliza para el procesamiento
posterior del programa y el otro mdulo se pasiva. Si se configura el valor mnimo, este
mdulo suministrar los datos para el proceso y se pasivar el mdulo con el valor mximo.
En cualquier caso, en el bfer de diagnsticos se indicar cul de los mdulos se ha
pasivado.
Si la discrepancia desaparece dentro del tiempo de discrepancia, se realizar un anlisis de
las seales de entrada redundantes.
Atencin
El tiempo que requiere el sistema realmente para determinar una discrepancia depende de
diversos factores: tiempos de ejecucin de bus, tiempos de llamada y de ciclo del programa
de usuario, tiempos de conversin, etc. Por lo tanto, puede ocurrir que las seales de
entrada redundantes sean ms largas que el tiempo de discrepancia configurado.
Nota
La discrepancia no se analizar si un canal notifica un rebase por exceso con 16#7FFF, o
bien un rebase por defecto con 16#8000. El mdulo afectado se pasivar de inmediato.
Por tanto, desactive las no conectadas en HW-Configa travs del parmetro Tipo de
medida.
8-29
A5E00267698-02
Mdulos redundantes de entradas analgicas con sensores no redundantes
Con sensores no redundantes, los mdulos de entradas analgicas se utilizan en
estructuras 1 de 2:
U
R
Mdulos de entradas digitales Mdulos de entradas digitales
I
Medida de tensin Medida indirecta de intensidad
I
Medida directa de intensidad
Figura 8-10 Mdulos de entradas analgicas de alta disponibilidad en estructura 1 de 2 con un sensor
Al conectar un sensor a varios mdulos de entradas analgicas deber tener en cuenta lo
siguiente:
En los sensores tipo tensin, conmute los mdulos de entradas analgicas de forma
paralela (figura izquierda).
Puede transformar la corriente en tensin con ayuda de una carga externa para poder
utilizar mdulos de entradas analgicas de tensin conmutados de forma paralela (figura
central)).
Los transductores de medida de 2 hilos se excitan de forma externa para que sea
posible reparar el mdulo online.
Mediante la redundancia de los mdulos de entradas analgicas con seguridad positiva se
aumenta su disponibilidad.
Encontrar varios ejemplos de interconexin en el anexo F.
8-30
A5E00267698-02
Mdulos redundantes de entradas digitales para medir la intensidad indirectamente
Para la conexin de los mdulos de entradas analgicas segn la figura 8-10 se aplicar lo
siguiente:
Los sensores apropiados para esta conmutacin son transductores de medida activos
con salida de tensin y termopares.
Los sensores apropiados son los transductores de medida a 4 hilos activos y a 2 hilos
pasivos con rangos de salida +/-20mA, 0..20mA y 4..20mA. Los transductores de medida
a 2 hilos se alimentan con tensin auxiliar externa.
La eleccin de la resistencia y del rango de tensin de entrada deber basarse en los
siguientes criterios: precisin de medida, formato numrico, resolucin mxima y
diagnstico posible
Adems de las posibilidades expuestas, se pueden realizar otras combinaciones de
resistencia y tensin de entrada la ley de Ohm. Sin embargo, tenga en cuenta que, en
ciertos casos, se perdern el formato numrico, la posibilidad de realizar diagnsticos y
la resolucin. Asimismo, en algunos mdulos el error de medida depende altamente del
tamao de la resistencia shunt.
Utilice un tipo de resistencia de medida con una tolerancia +/- 0,1% y TK 15ppm.
8-31
A5E00267698-02
Condiciones adicionales de determinados mdulos
AI 8x12bit 6ES7 331-7K.02-0AB0
Si desea obtener un valor de intensidad a partir de una determinada tensin, deber
utilizar una resistencia de 50 250 ohmios:
Resistencia 50 ohmios 250 ohmios
Rango de medida de intensidad +/-20 V +/-20mA *) 4 .. 20
Rango de entrada a parametrizar +/-1 V +/-5 V 1 .. 5
Posicin del adaptador de medida A B
Resolucin 12bits+signo 12bits+signo 12bits
Formato numrico S7 X X
Error de medida debido a conexin
- 2 entradas paralelas
- 1 entrada
-
-
0,5%
0,25%
Diagnstico Rotura de hilo - - x *)
Carga para transductores de medida
a 4 hilos
50 ohmios 250 ohmios
Tensin de entrada para
transductores de medida a 2 hilos
>1,2V >6V
*) El mdulo AI 8x12bit suministra alarma de diagnstico y valor de medida 7FFF en caso de rotura de
hilo
El error de medida indicado resulta nicamente de la conexin entre una o dos entradas de
tensin y una resistencia shunt. En este caso no se tienen en cuenta ni su tolerancia ni los
lmites de error bsicos o de uso de los mdulos.
El error de medida para una o dos entradas muestra la diferencia en el resultado
dependiendo de si se utilizan dos entradas o, en caso de error, slo una para recoger la
intensidad del transductor de medida.
8-32
A5E00267698-02
AI 8x16bit 6ES7 331-7NF00-0AB0
utilizar una resistencia de 250 ohmios:
Resistencia 250 ohmios *)
Rango de medida de intensidad +/-20 V 4 .. 20
Rango de entrada a parametrizar +/-5 V 1 .. 5
Resolucin 15bit+Vz 15bits
Formato numrico S7 X
Error de medida debido a conexin
- 1 entrada
-
-
Diagnstico Rotura de hilo - X
Carga para transductores de medida a 4 hilos 250 ohmios
Tensin de entrada para transductores de
medida a 2 hilos
>6V
*) En ciertos casos se pueden utilizar las resistencias de 250 ohmios internas de los mdulos,
las cuales se pueden interconectar libremente.
AI 16x16bit 6ES7 431-7QH00-0AB0
utilizar una resistencia de 50 250 ohmios:
Resistencia 50 ohmios 250 ohmios
Rango de medida de intensidad +/-20 V +/-20 V 4 .. 20
rea de entrada a parametrizar +/-1 V +/-5 V 1 .. 5
Posicin del adaptador de medida A A
Resolucin 15bit + Vz 15bit+Vz 15bits
Formato numrico S7 X X
Error de medida debido a conexin 1)
- 1 entrada
-
-
-
-
Diagnstico Rotura de hilo - - X
Carga para transductores de medida a 4
hilos
50 ohmios 250 ohmios
Tensin de entrada para transductores
de medida a 2 hilos
>1,2V >6V
8-33
A5E00267698-02
Mdulos redundantes de entradas analgicas para medir la intensidad directamente
Para la conexin de los mdulos de entradas analgicas segn la figura 8-10 se aplicar lo
siguiente:
Los sensores apropiados son los transductores de medida a 4 hilos activos y a 2 hilos
pasivos con rangos de salida +/-20mA, 0..20mA y 4..20mA. Los transductores de medida
a 2 hilos se alimentan con tensin auxiliar externa.
Si desea utilizar el diagnstico Rotura de hilo, slo ser posible con el rango de entrada
4..20 mA. Los dems rangos unipolares o bipolares no sern vlidos en este caso.
Los diodos adecuados son p. ej. los de tipo BZX85 o 1N47.A (diodos Z de 1,3W) con la
tensin indicada bajo los mdulos. Al seleccionar otros elementos, vigile que la
intensidad de bloqueo sea lo menor posible.
En este tipo de conexin con los mencionados diodos, el principal error de medida es
como mucho de 1 1A debido a la intensidad de bloqueo. Con un rango de 20 mA y una
resolucin de 16 bits, este valor provoca una alteracin de < 2 bits. Ciertas entradas
analgicas presentan en la conexin anterior otro error que, en caso necesario, se
mencionar en las condiciones adicionales. En todos los mdulos se suman a estos
errores los ya indicados en el manual.
Los transductores de medida a 4 hilos deben ser capaces de soportar la carga de la
conexin. En las condiciones adicionales de cada mdulo se muestran las respectivas
indicaciones.
Al conectar transductores de medida a 2 hilos, tenga en cuenta que la conexin de
diodos Z influye considerablemente en el balance de alimentacin del transductor de
medida. Por este motivo, en las condiciones adicionales de los distintos mdulos se
indican las tensiones de entrada necesarias. Junto con la indicacin de alimentacin de
entrada, que aparece en la hoja de datos del transductor de medida, se obtiene la
tensin de alimentacin mnima segn L+ > U
e-2Dr
+ U
EV-MU
8-34
A5E00267698-02
Mdulos redundantes de entradas analgicas con sensores redundantes
Con los sensores de doble redundancia se utilizan preferentemente mdulos de entradas
analgicas con seguridad positiva en estructura 1 de 2:
Mdulo de entradas analgicas Mdulo de entradas analgicas
Figura 8-11 Mdulos de entradas analgicas de alta disponibilidad en estructura 1 de 2 con dos
sensores
Mediante la redundancia de los sensores se aumenta su disponibilidad.
Mediante el anlisis de discrepancias se detectan tambin los errores externos (hasta el
bloqueo de una fuente de alimentacin de tensin de carga no redundante).
Encontrar varios ejemplos de interconexin en el anexo F..
Se aplicarn las indicaciones generales mencionadas arriba.
Sensor redundante <-> sensor no redundante
En la tabla siguiente se enumeran los mdulos de entradas analgicas que se pueden
utilizar en modo redundante con sensores redundantes o no redundantes:
Tabla 8-4 Mdulos de entradas analgicas y sensores
Mdulo Sensor redundante Sensor no redundante
6ES7 431-7QH00-0AB0 X X
6ES7 336-1HE00-0AB0 X -
6ES7 331-7KF02-0AB0 X X
6ES7 331-7NF00-0AB0 X X
6ES7 331-7RD00-0AB0 X X
8-35
A5E00267698-02
Mdulos redundantes de salidas analgicas
El sistema de automatizacin de alta disponibilidad de un actuador se consigue conectando
en paralelo dos salidas de dos mdulos de salidas analgicas (estructura 1 de 2).
Mdulos de salidas analgicas
I
Actuador
Figura 8-12 Mdulos de salidas analgicas de alta disponibilidad en estructura 1 de 2
Para la conexin de los mdulos de salidas analgicas segn la figura 8-12 se aplicar lo
siguiente:
Realice un cableado de masa con estructura de estrella para evitar fallos en la salida
(supresin limitada del modo comn del mdulo de salidas analgicas).
Notas sobre la conexin con diodos
Como diodos se pueden utilizar p. ej. los tipos de la serie 1N4003 .. 1N4007 o cualquier
otro diodo con U
_r
>=200 V e I_
F
>= 1 A
Resulta de gran utilidad realizar una separacin entre la masa de los mdulos y la masa
de carga. Entre ambas debe haber una conexin equipotencial.
Seales de salida analgica
Slo se pueden utilizar en modo redundante los mdulos de salidas analgicas que
dispongan de salidas de corriente (0 a 20 mA, 4 a 20 mA).
El valor a emitir se divide en dos partes y cada uno de los dos mdulos emite una mitad del
mismo. Si falla uno de los mdulos, se detecta dicho fallo y el otro mdulo emite el valor
entero. Por tanto, el impulso de corriente en el mdulo de salida no es excesivo al ocurrir un
error.
8-36
A5E00267698-02
Atencin
El valor de salida se reduce brevemente a la mitad y, tras producirse la reaccin en el
programa, es aumentado nuevamente al valor correcto.
Los mdulos de salida redundantes emiten una corriente mnima de aprox. 120 A por
mdulo, es decir, aprox. 240 Aen total. Por tanto, considerando la tolerancia se emite
siempre un valor positivo. Un valor de sustitucin de 0 mA configurado provocar como
mnimo estos valores de salida. En modo redundante, la configuracin de las salidas de
corriente se ajusta automticamente a sin intensidad ni tensin.
Atencin
En caso de producirse un error en el segundo de los dos mdulos de salida analgica
redundantes cuando el primero est pasivado, el segundo no quedar pasivado. Al
repararse y reactivarse el primer mdulo, no se transferir ms que la mitad del valor de
intensidad en los canales con error hasta que el segundo no se haya reparado.
Despasivacin de mdulos
Cuando se producen los siguientes eventos se vuelven a despasivar los bloques pasivados:
Cuando arranca el sistema H.
Cuando el sistema H pasa al modo redundante.
El FB 452 RED_DIAG dispara la despasivacin cuando el sistema cambia a modo
redundante. Para ello es preciso llamar al FB 452 en el OB 72 (error de redundancia en
la CPU).
El FB 452 RED_DIAG tambin debe llamarse en el OB 82 (alarma de diagnstico), OB
83 (presencia de mdulo (extraer/insertar)) y en el OB 85 (error de ejecucin del
programa). Ello garantiza el funcionamiento correcto de los bloques para la periferia
redundante.
Despus de realizar una modificacin con la instalacin en marcha.
Con la funcin FC 451 RED_DEPA cuando al menos un mdulo redundante est
pasivado.
La funcionalidad y la aplicacin de la FC 451 se describe en la ayuda en pantalla
correspondiente.
Si se produce al menos uno de estos eventos se ejecutar la despasivacin en el FB 450
RED IN. Una vez finalizada completamente la despasivacin de todos los mdulos, se
realizar una entrada en el bfer de diagnsticos.
Si utiliza periferia redundante en un dispositivo centralizado unilateral o en un esclavo DP
unilateral, deber despasivar los mdulos redundantes despus de cada bloqueo/retorno del
equipo y de cada cambio de un mdulo defectuoso. Para ello, puede disparar una
despasivacin total mediante la FC 451.
8-37
A5E00267698-02
Nota
Si un mdulo redundante tiene asignada una imagen de proceso parcial, pero el OB
correspondiente no est disponible en la CPU, la despasivacin total puede durar un minuto
aprox.
8-38
A5E00267698-02
8.4.1 Calcular el estado de la pasivacin
Procedimiento
Determine primero el estado de la pasivacin a travs del byte de estado de la palabra de
control/estado FB_RED_IN.STATUS_CONTROL_W . Si mediante este proceso averigua
que se ha pasivado un mdulo, podr determinar el estado de dicho mdulo o de la pareja
de mdulos correspondiente en MODUL_STATUS_WORD.
Calcular el estado de la pasivacin a travs del byte de estado
La palabra de estado/control FB_RED_IN.STATUS_CONTROL_W se encuentra en el DB
de instancia del FB 450 RED_IN. El byte de estado proporciona informacin sobre el
estado de la periferia redundante.
Tabla 8-5 Ocupacin del byte de estado
Bit Significado
Byte de estado (byte 1)
0 Reserva
1 Reserva
2 0 = Ningn mdulo de salidas analgicas disponible
1 = Al menos un mdulo de salidas analgicas disponible
3 0 = Ninguna pasivacin con el OB 85
1 = Al menos una pasivacin con el OB 85
4 0 = Ninguna pasivacin con el OB 82
1 = Al menos una pasivacin con el OB 82
5 0 = Ninguna informacin de canal disponible
1 = Al menos una informacin de canal disponible
6 0 = Ningn mdulo pasivado
1 = Al menos un mdulo pasivado
7 0 = La pasivacin total no se ejecuta
1 = La pasivacin total se ejecuta
8-39
A5E00267698-02
Calcular el estado de la pasivacin de parejas de mdulos individuales a travs de
MODUL_STATUS_WORD
MODUL_STATUS_WORD se encuentra en el DB de instancia del FB 453 RED_STATUS.
Los dos bytes de estado proporcionan informacin sobre el estado de las parejas de
mdulos individuales.
MODUL_STATUS_WORD es un parmetro de salida del FB 453 y se puede interconectar
de la forma correspondiente.
Tabla 8-6 Ocupacin de los bytes de estado
Bit Significado
Byte de estado 1
0 0 = Pasivacin del Mdulo_L disparada con el OB 82
1 = Ninguna pasivacin del Mdulo_L disparada con el OB 82
1 0 = Pasivacin del Mdulo_H disparada con el OB 82
1 = Ninguna pasivacin del Mdulo_H disparada con el OB 82
2 0 = Rebase por exceso o defecto existente (en mdulos de entradas analgicas)
1 = Ningn rebase por exceso o defecto existente
3 0 = Informacin de canal disponible
1 = Informacin de canal no disponible
4 0 = Tiempo de discrepancia transcurrido (en mdulos de entrada)
1 = Tiempo de discrepancia no transcurrido
5 0 = Pareja de mdulos discrepante (en mdulos de entrada)
1 = Pareja de mdulos no discrepante
6 0 = Mdulo_L pasivado
1 = Mdulo_L despasivado
7 0 = Mdulo_H pasivado
1 = Mdulo_H despasivado
Byte de estado 2
0 Reserva
1 Reserva
2 0 = Ninguna habilitacin para despasivar el Mdulo_L despus de un evento saliente del OB
85
1 = Habilitacin para despasivar el Mdulo_L despus de un evento saliente del OB 85
3 0 = Ninguna habilitacin para despasivar el Mdulo_H despus de un evento saliente del OB
85
1 = Habilitacin para despasivar el Mdulo_H despus de un evento saliente del OB 85
4 0 = Ninguna habilitacin para despasivar el Mdulo_L despus de un evento saliente del OB
82
1 = Habilitacin para despasivar el Mdulo_L despus de un evento saliente del OB 82
5 0 = Ninguna habilitacin para despasivar el Mdulo_H despus de un evento saliente del OB
82
1 = Habilitacin para despasivar el Mdulo_H despus de un evento saliente del OB 82
6 0 = Pasivacin del Mdulo_L disparada con el OB 85
1 = Ninguna pasivacin del Mdulo_L disparada con el OB 85
7 0 = Pasivacin del Mdulo_H disparada con el OB 85
1 = Ninguna pasivacin del Mdulo_H disparada con el OB 85
8-40
A5E00267698-02
8.5 Posibilidades adicionales de conectar la periferia redundante
Periferia redundante a nivel de usuario
Posibilidades adicionales de conectar la periferia redundante (v. apartado 8.4)) (p. ej. porque
el mdulo que desea convertir en redundante no est incluido en la lista de mdulos
compatibles), puede utilizar la periferia redundante a nivel de usuario.
Configuraciones
Son posibles las siguientes configuraciones con periferia redundante (figura 8-13):
1. Configuracin redundante con periferia unilateral centralizada y/o descentralizada
A tal efecto, se enchufa un mdulo de entrada/salida en cada uno de los subsistemas de
CPU 0 y CPU 1.
2. Configuracin redundante con periferia conmutada
Se enchufa un mdulo de entrada/salida en sendas unidades perifricas
descentralizadas ET 200M con bus de fondo activo.
Periferia unilateral redundante
Periferia conmutada redundante
Figura 8-13 Periferia unilateral y conmutada redundante
Atencin
Si se utiliza la periferia redundante, puede que sea necesario agregar un suplemento a los
tiempos de vigilancia calculados (consulte el apartado 7.4.2).
8-41
A5E00267698-02
Estructura de hardware y configuracin de la periferia redundante
Si Ud. desea aplicar una periferia redundante, es recomendable seguir la estrategia
siguiente:
1. Emplee la periferia como sigue:
-- en caso de configuracin unilateral, un mdulo de entrada/salida en cada subsistema
-- en caso de configuracin conmutada, un mdulo de entrada/salida en dos dispositivos
de periferia descentralizados ET 200M.
2. Cablee la periferia de forma que sta pueda ser activada a travs de cada uno de los
dos subsistemas.
3. Configure los mdulos de entrada/salida con direcciones lgicas diferentes.
Atencin
No es recomendable configurar los mdulos de salida utilizados con las mismas direcciones
lgicas que los mdulos de entrada; de lo contrario, habra que consultar en el OB 122
adems de la direccin lgica tambin el tipo (entrada o salida) del mdulo defectuoso.
El programa de usuario tiene que actualizar la imagen del proceso para mdulos de salida
unilaterales redundantes tambin en el modo autnomo (p. ej. accesos directos). Si se
utilizan imgenes de proceso parciales, el programa de usuario debe actualizarlas
debidamente (SFC 27 UPDAT_PO) en el OB 72 (restablecimiento de redundancia). De lo
contrario, tras pasar al modo redundante se enviaran primeramente valores antiguos a los
mdulos de salida monocanales unilaterales de la CPU de reserva.
Periferia redundante en el programa de usuario
En el siguiente ejemplo de programa se muestra la operacin de dos mdulos de entrada
digitales redundantes:
Mdulo A en el bastidor 0 con la direccin base lgica 8 y
Mdulo B en el bastidor 1 con la direccin base lgica 12.
Uno de los dos mdulos es explorado por OB1 mediante acceso directo. Para este ejemplo
se da por supuesto que se trata del mdulo A (la variable BGA tiene el valor TRUE). Si no
se present entonces ningn error, prosigue el procesamiento con el valor ledo.
Si apareciera un error de acceso a periferia, es explorado el mdulo B mediante acceso
directo (segundo intento en OB1). Si no se presenta entonces ningn error, prosigue el
procesamiento con el valor ledo del mdulo B. Si aparece ahora tambin un error, estn
defectuosos actualmente ambos mdulos y se sigue procesando con un valor sustitutivo.
Este ejemplo de programa se basa en que tras un error de acceso al mdulo A es
procesado siempre primero el mdulo B en OB1 incluso despus de sustituir el mdulo A.
Tan slo tras presentarse un error de acceso al mdulo B vuelve a procesarse primero el
mdulo A en OB1.
8-42
A5E00267698-02
Atencin
Las variables BGA y PZF_BIT tienen que ser vlidas tambin fuera de OB1 y OB122. Por el
contrario, la variable VERSUCH2 se utiliza nicamente en OB1.
Explorar primero
el mdulo A?
2 intento
== TRUE?
Acceso al
Explorar primero
Acceso al
valor del
s no
Error
acceso
periferia?
Error
acceso
periferia?
s s
Utilizar el
Explorar primero
sustitutivo
Utilizar el
valor del
sustitutivo
no no
Utilizar valor
sustitutivo
Mdulo A en el futuro
md.
A
2 intento := TRUE
s s
no no
2 intento
== TRUE?
Mdulo A en el futuro
md.
A
2 intento := TRUE
2 intento := FALSE
Figura 8-14 Organigrama para el OB1
8-43
A5E00267698-02
Ejemplo de AWL
A continuacin se especifican las partes requeridas en el programa de usuario (OB 1,
OB 122).
Tabla 8-7 Ejemplo de periferia redundante, OB 1
AWL Explicacin
NOP 0;
SET;
R VERSUCH2; //Inicializacin
U BGA; //Explorar primero el mdulo A?
SPBN WBGB; //En caso negativo, seguir con el mdulo B
WBGA: SET;
R PZF_BIT; //Borrar bit PZF
L PED 8; //Explorar CPU 0
U PZF_BIT; //Se detect PZF en OB 122?
SPBN PZOK; //En caso negativo, acceso correcto
U VERSUCH2; //Fue este acceso el segundo intento?
SPB WBG0; //En caso afirmativo, utilizar el valor sustitutivo
SET;
R BGA; //En adelante no explorar primero el
//mdulo A
S VERSUCH2;
WBGB: SET;
R PZF_BIT; //Borrar bit PZF
L PED 12; //Explorar CPU 1
U PZF_BIT; //Se detect PZF en OB 122?
SPBN PZOK; //En caso negativo, acceso correcto
U VERSUCH2; //Fue este acceso el segundo intento?
SPB WBG0; //En caso afirmativo, utilizar el valor sustitutivo
SET;
S BGA; //En adelante explorar primero el mdulo A
S VERSUCH2;
SPA WBGA;
WBG0: L ERSATZ; //Valor sustitutivo
PZOK: //En Akku1 se encuentra el valor a utilizar
8-44
A5E00267698-02
Tabla 8-8 Ejemplo de periferia redundante, OB 122
AWL Explicacin
// Origina el mdulo A el error PZF?
L OB122_MEM_ADDR; //Direccin bsica lgica afectada
L W#16#8;
== I; //Mdulo A?
SPBN M01; //En caso negativo, seguir con M01
//PZF en acceso al mdulo A
SET;
= PZF_BIT; //Activar el bit PZF
SPA CONT;
// Origina el mdulo B el error PZF?
M01: NOP 0;
L OB122_MEM_ADDR; //Direccin bsica lgica afectada
L W#16#C;
== I; //Mdulo B?
SPBN CONT; //En caso negativo, seguir con CONT
//PZF en acceso al mdulo B
SET;
= PZF_BIT; //Activar el bit PZF
CONT: NOP 0;
9-1
A5E00267698-02
El presente captulo incluye una introduccin en la comunicacin con sistemas de alta
disponibilidad, as como sus propiedades especficas.
Aqu se exponen los conceptos fundamentales, los sistemas de bus utilizados en la
comunicacin de alta disponibilidad y los tipos de enlace previstos.
Tambin se indica cmo se establecen las comunicaciones a travs de enlaces de alta
disponibilidad y estndar, as como la manera de configurar y programar las mismas.
A tal efecto, se incluyen ejemplos de comunicacin a travs de enlaces S7 de alta
disponibilidad y se explican las ventajas que ofrecen stos.
En comparacin con ello, se indica cmo se entabla la comunicacin a travs de
enlaces S7 y cmo puede Ud. comunicarse de forma redundante tambin mediante
estos enlaces estndar S7.
Apartado Tema Pgina
9.1 Nociones y conceptos fundamentales 9-2
9.2 Redes utilizables 9-5
9.3 Servicios de comunicacin utilizables 9-5
9.4 Comunicacin a travs de enlaces S7 de alta disponibilidad 9-6
9.5 Comunicacin a travs de enlaces S7 9-13
9.6 Rendimiento de comunicacin 9-19
9
9-2
A5E00267698-02
9.1 Nociones y conceptos fundamentales
Resumen
Los sistemas de alta disponibilidad hacen posible la redundancia de los autmatas, inclusive
su periferia. Si se imponen mayores exigencias a la disponibilidad de una instalacin
completa, resulta necesario aumentar la seguridad garantizada de la comunicacin, es
decir, que sta tambin debe establecerse de forma redundante.
A continuacin se expone un resumen de las nociones y los conceptos fundamentales que
Ud. debera conocer para la aplicacin de la comunicacin de alta disponibilidad.
Sistema de comunicacin redundante
La disponibilidad de un sistema de comunicacin se puede aumentar mediante la
redundancia de los medios, as como duplicando algunos componentes parciales o bien
todos los componentes de bus.
Ciertos mecanismos de supervisin y de sincronizacin se encargan de que, en caso de
fallar algn componente durante el servicio, asuman la comunicacin los componentes de
reserva.
Un sistema de comunicacin redundante es condicin indispensable para configurar enlaces
S7 de alta disponibilidad.
Comunicacin de alta disponibilidad
Se denomina comunicacin de alta disponibilidad al empleo de bloques SFB de las
funciones S7 a travs de enlaces S7 de alta disponibilidad.
Los enlaces S7 de alta disponibilidad son posibles nicamente utilizando sistemas de
comunicacin redundantes.
Nudos de redundancia
Los nudos de redundancia reflejan la seguridad garantizada de la comunicacin entre
sistemas de alta disponibilidad. Un sistema con componentes multicanales se representa a
base de nudos de redundancia. Un nudo de redundancia se considera independiente si el
fallo de uno de los componentes dentro del nudo no origina restricciones de la fiabilidad en
otros nudos.
9-3
A5E00267698-02
Enlace (enlace S7)
Un enlace consiste en la asignacin lgica de dos interlocutores para ejecutar un servicio de
comunicacin. Cada enlace cuenta con dos puntos terminales, que contienen las
informaciones necesarias para el direccionamiento del interlocutor, as como otros atributos
para el establecimiento de la comunicacin.
Un enlace S7 constituye el enlace de comunicacin entre dos CPUs estndar o bien entre
una CPU estndar y la CPU de un sistema de alta disponibilidad.
A diferencia del enlace S7 de alta disponibilidad, que comprende por lo menos dos enlaces
parciales, el enlace S7 consta efectivamente de un solo enlace. Si se interrumpiera dicho
enlace, ya no es posible la comunicacin.
CPU 0
CPU 1
CPU
Enlace S7
Figura 9-1 Ejemplo de un enlace S7
Nota
Enlace significa en este manual generalmente un enlace S7 configurado. Otros tipos de
enlace se describen en los manuales SIMATIC NET NCM S7 para PROFIBUS y SIMATIC
NET NCM S7 para Industrial Ethernet.
Enlaces S7 de alta disponibilidad
La exigencia de un aumento de la disponibilidad mediante componentes de comunicacin
(p. ej. CP, bus) implica la redundancia de los enlaces de comunicacin entre los sistemas
participantes.
A diferencia del enlace S7, un enlace S7 de alta disponibilidad comprende por lo menos dos
enlaces parciales subordinados. Desde el punto de vista del programa de usuario, la
configuracin y el diagnstico de enlaces, cada enlace S7 de alta disponibilidad con sus
enlaces parciales subordinados es representado exactamente mediante un ID (igual que un
enlace S7). Segn la configuracin programada, este tipo de enlace puede constar de hasta
cuatro enlaces parciales, dos de los cuales estn establecidos siempre (activos) para
garantizar la comunicacin ininterrumpida en caso de anomala. La cantidad de enlaces
parciales depende de las posibles vas alternativas (consulte la figura 9-2) y es determinada
automticamente.
9-4
A5E00267698-02
CPU b2
CPU b1
CPU a2
CPU a1 CP a1
CP a2
CP b1
CP b2
Bus 1
Bus 2
Sistema H a Sistema H b
Bus 1
Bus 2
CPU
a1
CP
a1
CPUb
1
CP
b1
Enlaces redundantes
CPU b2
CPU b1
CPU a2
CPU a1
CP a1
CP a2
CP b1
CP b2
LAN red.
Enlaces redundantes:
CPU a1 --> CPU b1, CPU a2 --> CPU b2, CPU a1 --> CPU b2, CPU a2 --> CPU b1
CPU
a1
CP
a1
CPU
b1
CP
b1
OSM OSM OSM OSM
Bus de instalacin como
anillo de dos fibras pticas
Sistema H a
Sistema H b
Figura 9-2 Ejemplo de cmo la cantidad de enlaces parciales resultantes depende de la
configuracin
En caso de fallar el enlace parcial activo, el segundo enlace parcial ya establecido asume
automticamente la comunicacin.
9-5
A5E00267698-02
Recursos requeridos para los enlaces S7 de alta disponibilidad
La CPU H permite el funcionamiento de 62/30 de alta disponibilidad (vanse los datos
tcnicos). Cada enlace parcial del CP requiere un recurso de enlace.
Nota
Si Ud. ha configurado para un equipo H varios enlaces S7 de alta disponibilidad, su montaje
y conexin pueden requerir eventualmente un tiempo considerable. Si se ha configurado un
valor demasiado pequeo para el retardo mximo de la comunicacin, se interrumpe el
acoplamiento y la sincronizacin, y ya no se alcanza el modo redundante (consulte el
captulo 7.4).
9.2 Redes utilizables
La eleccin del soporte de transmisin fsico depende de la expansin deseada, de la
inmunidad a las perturbaciones aspirada y de la velocidad de transmisin. Para la
comunicacin mediante sistemas de alta disponibilidad encuentran aplicacin los siguientes
sistemas de bus:
Industrial Ethernet (fibras pticas, conductor de cobre triaxial o de pares torcidos)
PROFIBUS (fibras pticas o conductor de cobre)
Para obtener informaciones ms detalladas sobre las redes utilizables, srvase consultar los
manuales Comunicacin mediante SIMATIC, Redes Industrial Twisted Pair y Redes
PROFIBUS.
9.3 Servicios de comunicacin utilizables
Son utilizables los servicios siguientes:
Funciones S7 a travs de enlaces S7 de alta disponibilidad va PROFIBUS e Industrial
Ethernet
Funciones S7 a travs de enlaces S7 va MPI, PROFIBUS e Industrial Ethernet
Funciones estndar (p. ej. FMS) a travs de PROFIBUS
Funciones compatibles con S5 (p. ej. bloque SEND y RECEIVE) a travs de PROFIBUS
e Industrial Ethernet
No son soportadas:
Comunicacin bsica
Comunicacin de datos globales
9-6
A5E00267698-02
9.4 Comunicacin a travs de enlaces S7 de alta disponibilidad
Disponibilidad de los sistemas comunicados
Mediante la comunicacin de alta disponibilidad, es ampliado el sistema bsico SIMATIC
con otros componentes de comunicacin redundantes, tales como CPs o cables de bus.
Para evidenciar la disponibilidad efectiva de los sistemas comunicados empleando una red
ptica o elctrica, se exponen a continuacin las posibilidades que ofrece la redundancia en
la comunicacin.
Requisitos
Para configurar enlaces de alta disponibilidad mediante STEP 7, es indispensable haber
configurado una estructura de hardware.
La configuracin de hardware de los dos subsistemas que integran un sistema de alta
disponibilidad debe ser idntica. Esto rige especialmente tambin para los slots.
Segn la red utilizada, se pueden emplear para la comunicacin de alta disponibilidad los
CPs siguientes:
Industrial Ethernet:
S7: CP 443-1
Se soporta slo Industrial Ethernet con el protocolo ISO.
PROFIBUS:
S7: CP 443-5 Extended (no configurado como sistema maestro DP)
Para poder utilizar enlaces S7 de alta disponibilidad entre un sistema de alta disponibilidad y
un PC, ste debe contar con el paquete de software S7-REDCONNECT. Los CPs
utilizables en el lado del PC se especifican en la informacin de producto para
S7-REDCONNECT.
Configuracin
La disponibilidad del sistema, inclusive la comunicacin, se determina en la configuracin.
En la documentacin de STEP 7 se expone la manera de configurar los enlaces.
Para los enlaces S7 de alta disponibilidad se emplean exclusivamente funciones S7. A tal
efecto, seleccione en el cuadro de dilogo Nuevo enlace el tipo Enlace S7 de alta
disponibilidad.
La cantidad de enlaces redundantes necesarios es determinada por STEP 7 en funcin de
los nudos de redundancia. Si lo permite la estructura de la red, son generados como
mximo cuatro enlaces redundantes. No puede obtenerse una redundancia mayor ni
siquiera mediante otros CPs.
En el dilogo Propiedades Enlace puede Ud. tambin modificar eventualmente las
propiedades de un enlace de alta disponibilidad. Si se utilizan varios CPs, tambin es
posible encauzar los enlaces en este cuadro de dilogo. Esto podra resultar conveniente,
ya que por de pronto son conducidos regularmente todos los enlaces a travs del
primer CP. Si estuvieran ocupados aqu todos los enlaces, se conducen los enlaces
restantes a travs del segundo CP, etc.
9-7
A5E00267698-02
Programacin
La comunicacin de alta disponibilidad es realizable en la CPU H, y se lleva a cabo a travs
de funciones S7.
La misma es posible exclusivamente dentro de un proyecto S7.
La programacin de la comunicacin de alta disponibilidad con STEP 7 se realiza a travs
de SFBs de comunicaciones mediante los cuales se pueden transferir datos a travs de
subredes (Industrial Ethernet, PROFIBUS). Los SFBs de comunicacin integrados en el
sistema operativo hacen posible una transmisin de datos confirmada. Se pueden transferir
no slo datos, sino tambin otras funciones de comunicacin para controlar y vigilar el
interlocutor.
Los programas de usuario diseados para la comunicacin estndar son ejecutables
tambin, sin modificacin alguna, para la comunicacin de alta disponibilidad. La
redundancia de cables y enlaces no repercute en el programa de usuario.
Nota
Las indicaciones para programar la comunicacin estn contenidas en la documentacin de
STEP 7 (p. ej. Programar con STEP 7).
Las funciones de comunicacin START y STOP actan sobre una CPU determinada o bien
sobre todas las CPUs del sistema H (para ms detalles, consulte el manual de referencia
Software de sistema para S7-300/400; Funciones estndar y funciones de sistema).
En las peticiones de comunicacin por medio de enlaces S7 de alta disponibilidad, la
interrupcin de un enlace parcial provoca retrasos en el tiempo de ejecucin.
9.4.1 Comunicacin entre sistemas de alta disponibilidad
Disponibilidad
La forma ms sencilla de aumentar la disponibilidad entre sistemas acoplados consiste en
un bus de instalacin redundante, configurado a base de un anillo de dos fibras pticas o de
un sistema de bus elctrico duplicado. Las estaciones conectadas al mismo pueden constar
de componentes estndar simples.
El aumento de la disponibilidad se consigue mejor mediante un anillo de dos fibras pticas.
En caso de rotura del conductor de fibras pticas doble, se conserva siempre la
comunicacin entre los sistemas participantes. Los sistemas se comunican entonces tal
como si estuvieran conectados a un sistema de bus (lineal). Un sistema anular incluye
fundamentalmente dos componentes redundantes, formando por ello automticamente un
nudo de redundancia 1de2. La red ptica puede tener tambin una estructura lineal o en
estrella. Sin embargo, en la estructura lineal no es posible la redundancia de cables.
Si fallara un segmento de cables elctrico, tambin se conserva la comunicacin entre los
sistemas participantes (redundancia 1de2).
Las diferencias existentes entre ambas variantes se exponen en los ejemplos siguientes.
9-8
A5E00267698-02
Nota
La cantidad de recursos de enlace requeridos en los CP depende de la red utilizada.
Si se utiliza un anillo de dos fibras pticas (vase la figura 9-3), se precisan dos recursos de
enlace por cada CP. Por el contrario, al emplear una red elctrica de diseo doble (vase la
figura 9-4) slo se requiere un recurso de enlace por cada CP.
CPUb2
CPUb1
CPUa2
CPUa1
CPa1
CPa2
CPb1
CPb2
OSM/
Bus1
Redundancia 1de2
OSM/
Bus2
CPU
a1
CP
a1
Sistema H a
CPU
b1
CP
b1
Sistema H b
OSM OSM
OSM OSM
Bus de instalacin como anillo
de dos fibras pticas
Esquema
de bloques
de la red-
undancia
Sistema H a
Sistema H b
Figura 9-3 Ejemplo de redundancia mediante sistema de alta disponibilidad y anillo redundante
CPUb2
CPUb1
CPUa2
CPUa1 CPa1
CPa2
CPb1
CPb2
Bus 1
Bus 2
Esquema de
bloques de la
redundancia Sistema H a Sistema H b
Bus 1
Bus 2
CPU
a1
CP
a1
CPU
b1
CP
b1
Figura 9-4 Ejemplo de redundancia mediante sistema de alta disponibilidad y sistema de bus
redundante
9-9
A5E00267698-02
CPU
a1
CP
a11
CP
a22
Bus 1
Bus 2
CPU
a1
CP
a11
CPUa1
Esquema
de bloques
de la red-
undancia
CP
a12
CP
Ua1
CP
a11
CP
b22
CPU
b1
CP
b11
CP
b12
CPa11
CPa12
CPUa2
CPa21
CPa22
Bus 1
Bus 2
CPb11
CPb12
CPb21
CPb22
CPUb1
CPUb2
Figura 9-5 Ejemplo de un sistema de alta disponibilidad con redundancia CP adicional
Comportamiento en caso de anomalas
Slo un doble defecto dentro de un sistema de alta disponibilidad (p. ej. CPUa1 y CPa2 en
un sistema) provoca en el anillo de dos fibras un fallo total de la comunicacin entre los
sistemas participantes (vase la figura 9-3).
Si se presenta un doble defecto (p. ej. CPUa1 y CPb2) en el primer caso de un bus elctrico
redundante (vase la figura 9-4), origina un fallo total de la comunicacin entre los sistemas
participantes.
En un bus elctrico redundante con redundancia CP (vase la figura9-5), tan slo un doble
defecto dentro de un sistema de alta disponibilidad (p. ej. CPUa1 y CPUa2) o un triple
defecto (p. ej. CPUa1, CPa22 y Bus2) originan un fallo total de la comunicacin entre los
sistemas participantes.
Enlaces S7 de alta disponibilidad
En las peticiones de comunicacin por medio de enlaces S7 de alta disponibilidad, la
interrupcin de un enlace parcial provoca retrasos en el tiempo de ejecucin.
9-10
A5E00267698-02
9.4.2 Comunicacin entre sistemas de alta disponibilidad y una CPU de
alta disponibilidad
Disponibilidad
Es posible aumentar la disponibilidad utilizando un bus de instalacin redundante, as como
una CPU de alta disponibilidad en un sistema estndar.
Si el interlocutor es una CPU H (p. ej. en vez de una CPU 416), tambin pueden
configurarse aqu enlaces de alta disponibilidad.
Nota
Los enlaces de alta disponibilidad ocupan en el CP b1 dos recursos de enlace para los
enlaces redundantes. En el CP a1 y el CP a2 es ocupado respectivamente un recurso de
enlace.
CPUb1
CPUa2
CPUa1 CPa1
CPa2
CPb1
Bus 1
Bus 2
CPU
a1
CP
a1
Sistema H a
CPU
b1
CP
b1
OSM OSM OSM
Bus de instalacin como anillo de
dos fibras pticas
Esquema de
bloques de la
redundancia
Sistema H a
Sistema estndar con CPU H
Sistema estndar con CPU H
Figura 9-6 Ejemplo de redundancia mediante sistema de alta disponibilidad y CPU H
Los errores dobles en el sistema de alta disponibilidad (es decir, CPUa1 y CPa2) y los
errores sencillos en el sistema estndar (CPUb1) provocan una prdida total de las
comunicaciones entre los sistemas afectados (consulte la figura 9-6).
9-11
A5E00267698-02
9.4.3 Comunicacin entre sistemas de alta disponibilidad y PCs
Disponibilidad
En el acoplamiento de sistemas de alta disponibilidad con un PC, la disponibilidad del
sistema entero no se concentra slo en los PCs (OS) y su gestin de datos, sino tambin en
el registro de los datos en los sistemas de automatizacin.
Debido a sus caractersticas de hardware y de software, los PCs no son de alta
disponibilidad. Sin embargo, se pueden disponer de forma redundante en una instalacin.
La disponibilidad de un tal sistema de PC (OS) y su gestin de datos se garantizan
mediante un software apropiado, como p. ej. WinCC Redundancy.
La comunicacin tiene lugar a travs de enlaces de alta disponibilidad.
El paquete de software S7-REDCONNECT desde V1.3 es indispensable para la
comunicacin de alta disponibilidad en el PC. Dicho paquete permite conectar un PC a una
red ptica con un CP o a un sistema de bus redundante con 2 CPs.
Configuracin de los enlaces
En el lado del PC no es necesario configurar adicionalmente la comunicacin de alta
disponibilidad. La configuracin de los enlaces es transferida por el proyecto STEP7 al lado
del PC en forma de un fichero XDB.
En la documentacin WinCC se expone cmo puede Ud. integrar en su sistema OS las
funciones S7 de alta disponibilidad hacia un PC configuradas mediante STEP 7.
PC
CPUa2
CPUa1
CPa1
CPa2
CP 1
Bus 1
Bus 2
CPU
a1
CP
a1
Sistema H a
Servi
dor
WinCC
CP
1
OSM OSM OSM
Esquema de
bloques de la
redundancia
Sistema H a
PC
Redundancia 1de2
Figura 9-7 Ejemplo de redundancia mediante sistema de alta disponibilidad y sistema de bus
redundante
9-12
A5E00267698-02
Redundancia 1de2
Esquema de
bloques de la
redundancia
Sistema H a
CPUa1
CPUa2
CPa1
CPa2
Bus 1
Bus 2
CP 1
CP 2
PC
CPU
a1
CP
a1
Sistema H a
Servidor
WinCC
CP
1
OSM OSM OSM
PC
CP
2
OSM
Figura 9-8 Ejemplo de redundancia con sistemas de alta disponibilidad, sistema de bus redundante
y redundancia CP en el PC
Los errores dobles en el sistema de alta disponibilidad (es decir, CPUa1y CPa2) y el
bloqueo del PC provocan una prdida total de las comunicaciones entre los sistemas
afectados (consulte las figuras 9-7 y 9-8).
PC / PG como sistema de ingeniera (ES)
Si desea utilizar un PC como sistema de ingeniera (ES), deber configurarlo con su
respectivo nombre como estacin PC en HW Config. El ES est asignado a una CPU y
puede ejecutar las funciones de STEP 7 en esa CPU.
Si falla dicha CPU ya no ser posible establecer la comunicacin entre el ES y el sistema de
alta disponibilidad.
9-13
A5E00267698-02
9.5 Comunicacin a travs de enlaces S7
Comunicacin con sistemas estndar
Entre los sistemas estndar y los de alta disponibilidad no es posible la comunicacin de
alta disponibilidad. La disponibilidad efectiva de los sistemas comunicados se expone en los
ejemplos siguientes.
Configuracin
Los enlaces S7 se configuran mediante STEP 7.
Programacin
Si se utiliza la comunicacin estndar en un sistema de alta disponibilidad, son ejecutables
aqu todas las funciones de comunicacin excepto Comunicacin de datos global.
Para programar la comunicacin mediante STEP 7 se utilizan los SFBs de comunicacin.
Nota
Las funciones de comunicacin START y STOP actan sobre una CPU determinada o bien
sobre todas las CPUs del sistema H (para ms detalles, consulte el manual de referencia
Software de sistema para S7-300/400; Funciones estndar y funciones de sistema).
9.5.1 Comunicacin a travs de enlaces S7 modo unilateral
Disponibilidad
Tambin para la comunicacin entre un sistema de alta disponibilidad y un sistema estndar
se puede aumentar la disponibilidad utilizando un bus de instalacin redundante.
Si se configura el bus de instalacin como anillo de dos fibras pticas, en caso de rotura del
conductor de fibras pticas doble se conserva la comunicacin entre los sistemas
participantes. Los sistemas comunican entonces como si estuvieran conectados a un
sistema de bus (lnea) (vase la figura 9-9).
En el acoplamiento entre sistemas de alta disponibilidad y sistemas estndar no es posible
mejorar la disponibilidad de la comunicacin mediante un sistema de bus elctrico
duplicado. Para poder emplear el segundo sistema de bus como sistema redundante, es
necesario utilizar un segundo enlace S7 y gestionar el mismo adecuadamente en el
programa de usuario (vase la figura 9-10).
9-14
A5E00267698-02
CPUb
CPUa2
CPUa1
CPa1
CPa2
CPb
OSM
Bus1
OSM
Bus2
CPU
a1
CP
a1
Sistema H a
CPU
b
CP
b
OSM OSM
OSM
Bus de instalacin como
anillo de dos fibras pticas
Esquema de
bloques de la
redundancia
Sistema H a
Sistema b
Sistema b
Enlace
Figura 9-9 Ejemplo de acoplamiento de sistemas estndar y de alta disponibilidad en anillo
redundante
CPb1
CPb2
Bus 1
Bus 2
Esquema de
bloques de la
redundancia
Sistema
b
Sistema H a
Sistema b
Bus 1
Bus 2
CPU
a1
CP
a1
CPU
b1
CP
b2
CP
b1
CPUb1
Sistema H a
CPUa2
CPUa1 CPa1
CPa2
Enlace
Figura 9-10 Ejemplo de acoplamiento de sistemas estndar y de alta disponibilidad en sistema de
bus redundante
9-15
A5E00267698-02
Anillo de dos fibras y sistema de bus
Por emplearse aqu enlaces S7 estndar (el enlace termina en la CPU del subsistema, en
este caso CPUa1), tanto un defecto en el sistema de alta disponibilidad (p. ej. CPUa1
CPa1) como un defecto en el sistema b (p. ej. CP b) originan un fallo total de la
comunicacin entre los sistemas participantes (vanse las figuras 9-9 y 9-10).
Para el comportamiento en caso de anomalas no existen aqu diferencias especficas del
bus de sistema.
9-16
A5E00267698-02
9.5.2 Comunicacin a travs de enlaces S7 redundantes
Disponibilidad
Es posible aumentar la disponibilidad utilizando un bus de instalacin redundante, as como
dos CPs separados en el sistema estndar.
Tambin se puede prever una comunicacin redundante mediante enlaces estndar. A tal
efecto, es necesario configurar dos enlaces S7 separados. Esto implica la programacin de
la redundancia de los enlaces. A nivel del programa de aplicacin debe vigilarse la
comunicacin para ambos enlaces, a fin de detectar el fallo de un enlace y poder conmutar
al segundo enlace.
El ejemplo 9-11 muestra una configuracin de esta clase.
CPb1
CPb2
Bus 1
Bus 2
Esquema de
bloques de la
redundancia
Sistema estndar
b
Sistema H a
Sistema estndar b
Bus 1
Bus 2
CPU
a1
CP
a1
CPU
b1
CP
b2
CP
b1
CPUb
Sistema H a
CPUa2
CPUa1
CPa1
CPa2
Figura 9-11 Ejemplo de redundancia con sistemas de alta disponibilidad y sistema de bus
redundante en caso de enlaces estndar redundantes
Los errores dobles en el sistema de alta disponibilidad (es decir, CPUa1y CPa2), los errores
dobles en el sistema estndar (CPb1y CPb2) y los errores sencillos en el sistema estndar
(CPUb1) provocan una prdida total de las comunicaciones entre los sistemas afectados
(consulte la figura 9-11).
9-17
A5E00267698-02
9.5.3 Comunicacin a travs de CP punto a punto en ET200M
Conexin a travs de ET200M
Los acoplamientos entre sistemas de alta disponibilidad y sistemas monocanales son
posibles a menudo slo a travs de un enlace punto a punto, pues algunos sistemas no
ofrecen ninguna otra posibilidad de conexin.
Para que los datos de un sistema monocanal estn disponibles tambin en las CPUs del
sistema de alta disponibilidad, debe estar montado el CP punto a punto (CP 341) en un
bastidor descentralizado con dos IM 153-2.
No se requieren enlaces redundantes entre el CP punto a punto y el sistema de alta
disponibilidad.
CPUa2
CPUa1 IMa1
IMa2
Cable
CPU
a1
CP
443-5
Ext
2 x IM153-2
CP
PtP
ET200M
Sistema H a
CPU CP
CP PtP CPU CP PtP
Sistema monocanal ajeno
Esquema de
bloques de
la redundan-
cia
Sistema monocanal ajeno Sistema H a
Figura 9-12 Ejemplo de acoplamiento de un sistema de alta disponibilidad con un sistema
monocanal ajeno
Los errores dobles en el sistema de alta disponibilidad (es decir, CPUa1y IM153-2) y los
errores sencillos en el sistema externo provocan una prdida total de las comunicaciones
entre los sistemas afectados (consulte la figura 9-12).
El CP punto a punto tambin puede enchufarse centralmente en el sistema H a. Sin
embargo, en esta configuracin el fallo de p. ej. la CPU ya origina el fallo total de la
comunicacin.
9-18
A5E00267698-02
9.5.4 Acoplamiento discrecional con sistemas monocanales
Conexin a travs de un PC como gateway
El acoplamiento de sistemas de alta disponibilidad con sistemas monocanales puede
efectuarse asimismo a travs de un gateway (sin redundancia de enlaces). Segn los
requisitos de disponibilidad, el gateway se acopla mediante uno o dos CPs al bus de
instalacin. Entre el gateway y los sistemas de alta disponibilidad pueden configurarse
enlaces de alta disponibilidad. El gateway permite acoplar toda clase de sistemas
monocanales (p.ej., TCP/IP con un protocolo de fabricante especfico).
Una instancia de software diseada por el usuario en el gateway realiza la transicin
monocanal a los sistemas de alta disponibilidad. De esta manera, es posible acoplar
cualesquiera sistemas monocanales a un sistema de alta disponibilidad.
No se requieren enlaces de alta disponibilidad entre el CP del gateway y el sistema
monocanal.
El CP del gateway se encuentra en un sistema de PC que cuenta con enlaces de alta
disponibilidad hacia el sistema de alta disponibilidad.
Para poder configurar enlaces S7 de alta disponibilidad entre el sistema H A y el gateway,
ste debe contar con S7-REDCONNECT. La conversin de los datos para su retransmisin
a travs del acoplamiento monocanal tiene que realizarse en el programa de usuario.
Para ms informaciones, srvase consultar el catlogo Comunicacin industrial IK10.
CPUa2
CPUa1
CPa1
CPa2
Gateway
Sistema H a
CPU
Sistema monocanal
CP
CP 1 CPU CP 2
Sistema monocanal
CPU
a1
CP
a1
OSM OSM
CP
1
CP
2
Sistema H a
Acoplamiento monocanal
PC como gateway
OSM/
Bus1
OSM/
Bus2
Cable CP
PC como gateway
Bus de instalacin como an-
illo de dos fibras pticas
Esquema de
bloques de la
redundancia
Figura 9-13 Ejemplo de acoplamiento de un sistema de alta disponibilidad con un sistema
monocanal ajeno
9-19
A5E00267698-02
9.6 Rendimiento de comunicacin
El rendimiento de comunicacin (tiempo de reaccin o flujo de datos) de los sistemas H en
modo redundante es mucho menor que el de una CPU H en modo individual o una CPU
estndar.
El objetivo de esta descripcin es ofrecer criterios de evaluacin en los que poder basarse a
la hora de valorar el efecto de los distintos mecanismos de comunicacin en el rendimiento
de comunicacin.
Definicin de la carga por comunicacin
La carga por comunicacin es el conjunto de todas las peticiones por segundo que recibe la
CPU por medio de los mecanismos de comunicacin, sumados a las peticiones y avisos
emitidos por la CPU.
Cuanto mayor sea la carga por comunicacin, mayor ser el tiempo de respuesta de la
CPU, es decir, la CPU necesitar ms tiempo para reaccionar a peticiones (p. ej. una tarea
de lectura) o para emitir una peticin o aviso.
rea de trabajo
En todos los sistemas de automatizacin existe una zona de trabajo lineal en la que un
aumento en la carga por comunicacin implica automticamente un incremento del flujo de
datos. De ello resultan tiempos de respuesta ms apreciables que generalmente son
aceptables para la tarea de automatizacin en cuestin.
Al aumentar la carga por comunicacin, el flujo de datos alcanza el margen de saturacin.
Puede suceder que la cantidad de peticiones ya no se pueda procesar en el tiempo de
respuesta que requiere el sistema de automatizacin. El flujo de datos alcanza un mximo y
el tiempo de reaccin aumenta exponencialmente (consulte las figuras siguientes).
En algunas ocasiones, el flujo de datos incluso se reduce levemente debido a la carga
interna del equipo.
CPU H
CPU estndar
Carga por comunicacin
Flujo de datos
Figura 9-14 Flujo de datos en la carga por comunicacin (transcurso bsico)
9-20
A5E00267698-02
CPU H
CPU estndar
Tiempo de respuesta
Figura 9-15 Tiempo de respuesta en la carga por comunicacin (transcurso
bsico)
Sistemas estndar y sistemas H
Lo descrito hasta ahora es aplicable a los sistemas estndar y a los sistemas H. Puesto que
el rendimiento de comunicacin de los sistemas estndar es claramente superior al de los
sistemas H redundantes, las instalaciones actuales no se suelen saturar.
Sin embargo, en los sistemas H es necesario realizar sincronizaciones para mantener el
ritmo de trabajo. Ello aumenta el tiempo de ejecucin de los bloques y reduce el rendimiento
de comunicacin. Por este motivo se alcanza antes el lmite de rendimiento. Si el sistema H
en modo redundante no se encuentra en el lmite de rendimiento, como valor orientativo
diremos que el rendimiento, comparado con el de los sistemas estndar, es entre 2 y 3
veces menor.
Aspectos que afectan a la carga por comunicacin
La carga por comunicacin se ve influida por los siguientes aspectos:
Nmero de enlaces o sistemas de manejo y visualizacin conectados
Cantidad de variables o variables contenidas en las imgenes visualizadas a travs de
WinCC o en OPs
Tipo de comunicacin (manejo y visualizacin, comunicacin S7, funciones de
notificacin S7, comunicacin compatible S5, etc.)
Mxima prolongacin del ciclo configurada a travs de la comunicacin
En los apartados siguientes se describen los aspectos que influyen en el rendimiento de
comunicacin.
9-21
A5E00267698-02
Indicaciones generales sobre la comunicacin
Reduzca en la medida de lo posible el nmero de peticiones de comunicacin por segundo.
En las peticiones de comunicacin, utilice la longitud mxima de datos tiles. Para ello,
incluya varias variables o reas de datos en una misma peticin de lectura.
Cada peticin necesita un tiempo de ejecucin determinado. Por tanto, slo se podr
comprobar su estado despus de que haya transcurrido ese tiempo.
La herramienta para calcular el tiempo de ejecucin se puede descargar gratuitamente de la
siguiente direccin de Internet:
http://www4.ad.siemens.de/view/cs/de/1651770, n de ID 1651770
Ejecute las peticiones de comunicacin de forma que los datos se transfieran controlados
por eventos. Compruebe el resultado de la transferencia de datos slo hasta que se finalice
la peticin.
Llame a los bloques de comunicacin escalonadamente en el tiempo y por ciclos. Gracias a
ello, la carga por comunicacin se distribuir de forma homognea.
Si no se van a transferir datos tiles, puede pasar por alto la llamada del bloque con un salto
condicionado.
Entre los componentes S7 se consigue un rendimiento comunicativo mucho mayor, si se
utilizan las funciones de comunicacin S7 en lugar de las funciones de comunicacin
compatibles con S5.
Utilice la comunicacin compatible con S5 (FB AG_SEND, FB AG_RECV, AP_RED)
nicamente cuando los componentes S7 no deban comunicarse con componentes distintos,
ya que las funciones de comunicacin compatibles con S5 (FB AG_SEND, FB
AG_RECV, AP_RED) aumentan significativamente la carga por comunicacin.
Acoplamiento de sistemas estndar y sistemas H
Bloque de driver S7H4_BSR: para acoplar un sistema H con un S7--400, debe utilizar el
bloque de driver S7H4_BSR de la librera de STEP 7. Este bloque se puede pedir en el
sitio web:
http://www.khe.siemens.de/it/index1360712_1.htm
SFB 15 PUT y SFB 14 GET alternativos en sistemas H: tambin puede utilizar dos
SFB 15 PUT a travs de dos enlaces estndar. Inicialmente se llama el primer bloque. Si
al ejecutar el bloque no se emite ningn aviso de error, se considerar que la transferencia
se ha realizado con xito. Si ha aparecido un aviso de error, deber repetir la transferencia
de datos con el segundo bloque. Si se detecta ms tarde una interrupcin de la conexin,
los datos se volvern a transferir para impedir prdidas de datos. Este mismo procedimiento
se puede utilizar con el SFB 14 GET.
Siempre que sea posible, utilice para la comunicacin los mecanismos de la comunicacin
S7.
Paquete de software AP-Red: si utiliza el paquete de software AP_RED, limite el tamao
de los datos tiles a 240 bytes. Si se requieren mayores cantidades de datos, transfiralos
mediante llamadas secuenciales de los bloques.
El paquete de software AP_RED utiliza los mecanismos del FB AG_SEND y el FB
AG_RCV. Utilice APRED slo para crear acoplamientos con autmatas SIMATIC S5 /
S5--H, o bien con equipos no Siemens que soporten la comunicacin compatible con S5.
9-22
A5E00267698-02
Comunicacin S7 (SFB 12 BSEND y SFB 13 BRCV)
Vigile que el SFB 12 BSEND del programa de usuario no se llame con mayor frecuencia
que el SFB 13 BRCV correspondiente de su interlocutor.
Comunicacin S7 (SFB 8 USEND y SFB 9 URCV)
Utilice el SFB 8 USEND slo controlado por eventos, ya que este bloqueo puede generar
una elevada carga por comunicacin.
Vigile que el SFB 8 USEND del programa de usuario no se llame con mayor frecuencia
que el SFB 9 URCV correspondiente de su interlocutor.
OPs y MPs SIMATIC
Utilice como mximo 4 OPs o 4 MPs en un sistema H. Si tiene que utilizar ms, ser
necesario observar la totalidad de sus peticiones de automatizacin. En este caso, pngase
en contacto con su distribuidor SIMATIC.
El tiempo de ciclo para actualizar la imagen debe ser de como mn. 1 segundo, pudindose
aumentar a 2 s si fuese necesario.
Vigile que todas las variables de una imagen se soliciten con el mismo tiempo de ciclo para
que las peticiones de lectura de variables se puedan agrupar de forma ptima.
Servidor OPC
Si se conectan a un sistema H varios -dispositivos HMI con OPC para la visualizacin, se
reducir el nmero de servidores -OPC que pueden acceder al sistema H. Los clientes OPC
-deben acceder a un servidor OPC -comn que lea los datos del -sistema H.
Al utilizar WinCC y su concepto cliente--servidor es posible optimizar el intercambio de
datos.
Los dispositivos HMI de algunos otros fabricantes son compatibles con el -protocolo de
comunicaciones S7. Utilice esta opcin.
10-1
A5E00267698-02
En este captulo se resumen algunos aspectos importantes que deben tenerse en cuenta al
configurar un sistema de alta disponibilidad.
En el segundo apartado se describen las funciones de la PG en STEP 7.
Para ms informacin, consulte el tema de la ayuda bsica Configurar sistema H.
Apartado Tema Pgina
10.1 Configuracin mediante STEP 7 10-2
10.2 Funciones de la PG en STEP 7 10-7
10
10-2
A5E00267698-02
10.1 Configuracin mediante STEP 7
El procedimiento para configurar el S7-400H no difiere fundamentalmente de la que rige
para el S7-400, es decir:
Generacin de proyectos y equipos.
Configuracin del hardware y la red.
Carga de los datos del sistema en el sistema de destino.
Tambin los distintos pasos requeridos a tal efecto son en su mayora idnticos a los
conocidos para el S7-400.
Atencin
En el S7-400H es preciso cargar siempre los siguientes OBs de error en la CPU: OB 70,
OB 72, OB 80, OB 82, OB 83, OB 85, OB 86, OB 87, OB 88, OB 121 y OB 122. Si no se
cargan estos OBs, el sistema de alta disponibilidad cambiar al estado operativo STOP
cuando ocurra un error.
Generar un equipo H
El equipo H SIMATIC se ofrece en el Administrador SIMATIC como un tipo de equipo
propio, permitiendo configurar dos unidades centrales con una CPU cada una y, con ello, la
estructura redundante del equipo H.
10-3
A5E00267698-02
10.1.1 Reglas para el equipamiento de un equipo H
Adems de las reglas generales para la disposicin de mdulos en S7-400, en un equipo H
tienen que cumplirse las condiciones siguientes:
Las unidades centrales de procesamiento deben insertarse siempre en los mismos slots.
Las interfaces maestras DP externas o los mdulos de comunicacin redundantes deben
insertarse siempre en los mismos slots.
Las interfaces maestras DP externas para los sistemas maestros DP redundantes
pueden enchufarse slo en las unidades centrales y no en equipos de ampliacin.
Los mdulos redundantes (p. ej. CPU 417-4H, interfaz esclava DP IM 153-2) deben ser
idnticos, es decir que deben contar con el mismo nmero de referencia y el mismo
estado de producto o versin de firmware.
Reglas para la configuracin
Un equipo H puede contener como mximo 20 mdulos de ampliacin.
Los bastidores con nmero par pueden asignarse slo a la unidad central 0 y los
bastidores de nmero impar slo a la unidad central 1.
Los mdulos con conexin de bus K pueden funcionar slo en los bastidores 0 a 6.
En la periferia conmutada no se admiten mdulos aptos para bus K.
En lo relativo al funcionamiento de CPs para la comunicacin de alta disponibilidad en
los mdulos de ampliacin debe observarse lo siguiente en sus nmeros de bastidor:
Los nmeros deben ser directamente consecutivos y empezar por un nmero par, o sea
p. ej. nmeros de bastidor 2 y 3, pero no nmeros de bastidor 3 y 4.
Al equipar una unidad central con mdulos maestros DP, se asigna asimismo un nmero
de bastidor a partir del maestro DP nmero 9. Debido a ello, disminuye la cantidad de
mdulos de ampliacin posibles.
STEP 7 vigila automticamente el cumplimiento de las reglas, teniendo en cuenta
adecuadamente esto durante la configuracin.
10.1.2 Configuracin del hardware
La manera ms sencilla de obtener una estructura de hardware redundante consiste en
equipar completamente con todos los componentes de configuracin redundante primero un
bastidor, as como parametrizarlo y copiarlo a continuacin.
Despus es posible indicar las diferentes direcciones (slo para la periferia unilateral) y
disponer en bastidores individuales los dems mdulos no redundantes.
Peculiaridades en la representacin de la configuracin del hardware
A fin de poder reconocer rpidamente un sistema maestro DP redundante, se representa
ste mediante dos cables DP paralelos adyacentes.
10-4
A5E00267698-02
10.1.3 Parametrizacin de mdulos en un equipo H
Introduccin
El procedimiento para parametrizar los mdulos en un equipo H es idntico al que se
emplea para los equipos estndar S7-400.
Procedimiento
Todos los parmetros de los componentes redundantes, excepto las direcciones MPI y de
comunicacin, deben ajustarse idnticamente.
Caso especial mdulo central
Los parmetros de la CPU slo son ajustables para la CPU0 (mdulo central en el bastidor
0). Los valores que se vayan introduciendo a tal efecto se adoptan automticamente en la
CPU1 (mdulo central en el bastidor 1). Los ajustes para la CPU1 no pueden modificarse, a
excepcin de los parmetros siguientes:
direccin MPI de la CPU
propiedades PROFIBUS DP integradas
Configurar mdulos direccionados en el rea de periferia
Un mdulo direccionado en el rea de periferia debe configurarse siempre de manera que
se encuentre por completo bien sea dentro de la imagen del proceso, o bien fuera de la
misma.
De lo contrario no se garantiza la coherencia y podran corromperse los datos.
Acceder a la periferia mediante comandos de palabra y palabra doble
Si en un acceso a la periferia mediante comandos de palabra y palabra doble existen el
primer byte, o bien los primeros tres bytes, mas no el resto del rea direccionada, los
valores se cargan en el acumulador 0.
Ejemplo: las direcciones 8 y 9 existen en la periferia del sistema S7-400H; las direcciones
10 y 11 no se utilizan. El acceso L ED 8 provoca que el valor DW#16#00000000 se cargue
en el acumulador.
10-5
A5E00267698-02
10.1.4 Recomendaciones para ajustar los parmetros de la CPU
Parmetros de la CPU determinativos del comportamiento cclico
Los parmetros de la CPU que determinan el comportamiento cclico del sistema deben
introducirse en el registro Ciclo/marcas de ciclo.
Ajustes recomendados:
Un tiempo de vigilancia de ciclo lo ms elevado posible, p. ej. 6000 ms
Llamada de OB 85 en caso de acceso errneo a periferia: slo para errores entrantes y
salientes
Cantidad de avisos en el bfer de diagnstico
La cantidad de avisos en el bfer de diagnstico debe introducirse en el registro
Diagnstico/reloj.
Recomendamos ajustar una cantidad elevada, p. ej. 1500.
Tiempo de vigilancia para la transferencia de parmetros a los mdulos
Este tiempo de vigilancia debe introducirse en el registro Arranque. El mismo depende de
la capacidad del equipo H. Si hay ajustado un tiempo de vigilancia demasiado breve, la CPU
registra el evento W#16#6547 en el bfer de diagnstico.
En algunos esclavos (p. ej. IM 157), estos parmetros estn comprimidos en bloques de
datos de sistema. El tiempo de transferencia de los parmetros depende de las siguientes
magnitudes:
Velocidad de transferencia del sistema de bus ( a mayor velocidad de transferencia =>
menor tiempo de transferencia)
Tamao de los parmetros y de los bloques de datos de sistema ( a mayor longitud de
parmetros => mayor tiempo de transferencia)
Carga del sistema de bus (cuanto ms esclavos => mayor tiempo de transferencia;
Nota: Al rearrancar el maestro DP (por ejemplo, red OFF/ON), se registra la mayor
carga del bus.
Ajuste recomendado: 600 equivale a 60 s.
Nota
Los parmetros de la CPU especficos de H y, por tanto, los tiempos de vigilancia, se
calculan automticamente. Es necesario establecer como base un valor predeterminado
especfico de la CPU para la ocupacin de memoria de trabajo de todos los bloques de
datos. Si el sistema H no se acopla, compruebe las indicaciones acerca de la ocupacin de
la memoria de datos (HW Config --> Propiedades de la CPU --> Parmetros H -->
Ocupacin de memoria de trabajo de todos los bloques de datos).
10-6
A5E00267698-02
Atencin
El CP443-5 Extended slo se puede utilizar con velocidades de transferencia de hasta 1,5
Mbit/s en un S7--400H o S7--400FH si est conectado un DP/PA--Link o un Y-Link (IM157,
n de referencia 6GK7443-5DX03)). Remedio: consulte la FAQ 11168943 en el sitio web
http://www.siemens.com/automation/service&support.
10.1.5 Configuracin de la red
El enlace S7 de alta disponibilidad es un tipo de enlace especial de la aplicacin
Configuracin de redes. A travs del mismo pueden comunicarse entre s los
interlocutores siguientes:
S Equipo H S7-400 (con 2 CPUs H)--> Equipo H S7-400 (con 2 CPUs H)
S Equipo S7-400 (con 1 CPU H) --> Equipo H S7-400 (con 2 CPUs H)
S Equipo S7-400 (con 1 CPU H) --> Equipo S7-400 (con 1 CPU H)
S Equipos PC SIMATIC --> Equipo H S7-400 (con 2 CPUs H)
Al configurarse este tipo de enlace, la aplicacin determina automticamente la cantidad de
vas de enlace posibles:
Si hay disponibles dos subredes independientes idnticas apropiadas para un enlace S7
(sistemas maestros DP), se utilizan dos vas de enlace. En la prctica se trata casi
siempre de redes elctricas, con un CP en cada subred:
Si slo hay disponible un sistema maestro DP (en la prctica se emplean entonces
tpicamente conductores de fibras pticas), son utilizadas cuatro vas de enlace para un
enlace entre dos equipos H. Todos los CPs se encuentran en dicha subred:
Cargar la configuracin de la red en el equipo H
La configuracin de la red puede cargarse en el equipo H entero en un solo paso. A tal
efecto, deben cumplirse los mismos requisitos que para la carga en un equipo estndar.
10-7
A5E00267698-02
10.2 Funciones de la PG en STEP 7
Representacin en el Administrador SIMATIC
Para destacar las peculiaridades de un equipo H, la representacin y el procesamiento del
mismo en el Administrador SIMATIC se distinguen de los de un equipo S7-400 estndar en
los puntos siguientes:
En la vista offline, el programa S7 se visualiza solamente bajo la CPU0 del equipo H.
Bajo la CPU1 no se visualiza ningn programa S7.
En la vista online, el programa S7 se visualiza bajo ambas unidades centrales de
procesamiento, pudindose seleccionar tambin en ambas.
En caso de utilizar funciones de PG para configurar un enlace online (p. ej. cargar y borrar
bloques), tiene que estar marcada siempre una de las dos CPUs, aunque la funcin afecte
al sistema entero a travs del acoplamiento redundante.
Los datos modificados en una de las unidades centrales de procesamiento durante el
servicio redundante repercuten tambin en la otra CPU a travs del acoplamiento
redundante.
Los datos modificados cuando no existe acoplamiento redundante, o sea en el modo
individual, repercuten por de pronto slo en la CPU procesada. La prxima vez que se
acople y se sincronice, se transferirn los respectivos bloques desde la CPU maestra a
la CPU de reserva. Excepcin: Tras un cambio de configuracin no se transfiere ningn
bloque nuevo (sino slo los bloques de datos no modificados). La carga de los bloques le
incumbe entonces al usuario.
10-8
A5E00267698-02
11-1
A5E00267698-02
Fallo y sustitucin de componentes con la
instalacin en marcha
Para el funcionamiento ininterrumpido del controlador de alta disponibilidad es decisiva la
sustitucin de los componentes defectuosos durante el funcionamiento. Mediante una
reparacin rpida se restablece la alta disponibilidad.
En los apartados siguientes se muestra cmo reparar y sustituir rpida y sencillamente los
componentes del S7-400H. Srvase observar asimismo las indicaciones en los respectivos
captulos del manual de instalacin Sistemas de automatizacin S7-400.
Apartado Tema Pgina
11.1 Fallo y sustitucin de componentes en aparatos centrales y de ampliacin 11-2
11.2 Fallo y sustitucin de componentes en la periferia descentralizada 11-11
11
Fallo y sustitucin de componentes con la instalacin en marcha
11-2
A5E00267698-02
11.1 Fallo y sustitucin de componentes en aparatos centrales y
de ampliacin
Qu componentes se pueden sustituir?
Con la instalacin en marcha pueden sustituirse los componentes siguientes:
Unidades centrales de procesamiento (p. ej. CPU 417-4H)
Fuentes de alimentacin (p. ej. PS 405, PS 407)
Mdulos de funcin y de seal
Mdulos de comunicacin
Mdulos de sincronizacin y conductores de fibras pticas
Mdulos interfase (p. ej. IM 460, IM 461)
11.1.1 Fallo y sustitucin de una unidad central de procesamiento (CPU H)
No siempre es necesario sustituir toda la unidad central de procesamiento. Si el fallo afecta
tan solo a la memoria de carga, basta con sustituir la respectiva tarjeta de memoria en
cuestin. A continuacin se describen ambos casos.
Situacin inicial para la sustitucin de la unidad central de procesamiento completa
Fallo Cmo reacciona el sistema?
Con el S7-400H en modo redundante, falla una
unidad central de procesamiento.
La CPU interlocutora pasa al modo individual.
La CPU interlocutora notifica el evento al
bfer de diagnstico y a travs de OB 72.
Requisitos para la sustitucin
La sustitucin de mdulos descrita a continuacin slo es posible si la nueva unidad
central de procesamiento
posee la misma versin de sistema operativo que la unidad central de procesamiento
defectuosa y
cuenta con una capacidad de la memoria de carga igual que la de la unidad central
defectuosa.
Atencin
Las CPUs nuevas se suministran siempre con la versin ms reciente del sistema
operativo. Si desea emplear una de estas CPUs como mdulo de reserva, tiene que crear
una tarjeta para actualizar la versin del sistema operativo de la CPU defectuosa y transferir
con la misma el sistema operativo a la CPU de reserva.
11-3
A5E00267698-02
Procedimiento
Para sustituir una unidad central de procesamiento, proceda como sigue:
Paso Qu hay que hacer? Cmo reacciona el sistema?
1 Desconecte la fuente de alimentacin. Subsistema completo desconectado (el
sistema funciona en modo autnomo).
2 Sustituya la unidad central de
procesamiento.ajustando correctamente el
nmero del bastidor.
-
3 Enchufe los mdulos de sincronizacin, -
4 Enchufe los conductores de fibra ptica de
los mdulos de sincronizacin.
-
5 Conectar de nuevo la fuente de alimentacin. La CPU ejecuta las rutinas de
autodiagnstico y pasa a STOP.
6 Efecte un borrado total en la CPU sustituida. -
7 Arranque la CPU sustituida (p. ej.
STOPRUN o arranque mediante la PG).
La CPU ejecuta automticamente las
funciones ACOPLAR y SINCRONIZAR
(igualar datos).
La CPU pasa al estado RUN y funciona
como CPU de reserva.
Situacin inicial para la sustitucin de la memoria de carga
Con el S7-400H en el modo redundante, se
efecta un acceso errneo a la memoria de
carga.
La CPU afectada pasa a STOP y solicita un
borrado total.
La CPU interlocutora pasa al modo
autnomo.
Procedimiento
Para sustituir la memoria de carga proceda como sigue:
1 Sustituya la tarjeta de memoria en la CPU
detenida.
-
2 Efecte un borrado total en la CPU con la
tarjeta de memoria sustituida.
-
3 Arranque la CPU. La CPU ejecuta automticamente las
(igualar datos).
11-4
A5E00267698-02
11.1.2 Fallo y sustitucin de un mdulo de alimentacin
Situacin inicial
Ambas unidades centrales de procesamiento se hallan en RUN.
Con el S7-400H en el modo redundante, falla una
fuente de alimentacin.
autnomo.
La CPU interlocutora notifica el evento al
bfer de diagnstico y a travs de OB 72.
Procedimiento
Para sustituir una fuente de alimentacin en el bastidor central, proceda como sigue:
1 Desconecte la alimentacin de la red
(24 V c.c. en PS 405 120/230 V c.a. en
PS 407).
Subsistema completo desconectado (el
sistema funciona en modo autnomo).
2 Sustituya el mdulo. -
3 Conectar de nuevo la fuente de
alimentacin.
La CPU ejecuta las rutinas de
autodiagnstico.
(igualar datos).
La CPU pasa a RUN (modo
redundante) y funciona como CPU de
reserva.
Nota
Cuando se utiliza una fuente de alimentacin redundante PS 407 10A R, cada CPU H tiene
asignadas dos fuentes de alimentacin. Si fallara una parte de la fuente de alimentacin
redundante PS 407 10A R, sigue funcionando la respectiva CPU. La parte defectuosa
puede sustituirse con la instalacin en marcha.
Otras fuentes de alimentacin
Si ha fallado una fuente de alimentacin situada fuera del bastidor central (p. ej. en el
bastidor de ampliacin o en una unidad perifrica), sto se notifica como fallo de bastidor
(centralizado) o fallo de equipo (descentralizado). En tal caso basta con desconectar la red
para la fuente de alimentacin afectada.
11-5
A5E00267698-02
11.1.3 Fallo y sustitucin de un mdulo funcional o de entrada/salida
Situacin inicial
Con el S7-400H en el modo redundante, falla un
mdulo de funcin o de entrada/salida.
Ambas CPUs notifican el evento en el bfer
de diagnstico y a travs de los respectivos
OBs.
Procedimiento
Para sustituir mdulos de funcin y de seal (centralizados o descentralizados), proceda
como sigue:
1 Desenchufe el cableado. Llamada del OB 82 si el mdulo
afectado es apto para el diagnstico y
se han habilitado alarmas de
diagnstico en la configuracin
Llamada del OB 122 si se accede al
mdulo mediante acceso directo
Llamada del OB 85 si se accede al
mdulo desde la imagen del proceso
2 Desenchufe el mdulo defectuoso (en
RUN).
Ambas CPUs procesan de forma
sncrona el OB 83 Alarma de
extraccin/insercin.
3 Enchufe el nuevo mdulo. Ambas CPUs procesan de forma
extraccin/insercin.
La respectiva CPU parametriza
automticamente el mdulo y lo
direcciona nuevamente.
4 Enchufe el cableado. Llamada del OB 82 si el mdulo afectado
es apto para el diagnstico y se han
habilitado alarmas de diagnstico en la
configuracin
11-6
A5E00267698-02
11.1.4 Fallo y sustitucin de un mdulo de comunicacin
En este apartado se describen el fallo y la sustitucin de mdulos de comunicacin para
PROFIBUS o Industrial Ethernet.
El fallo y la sustitucin de mdulos de comunicacin para DP Profibus se tratan en el
apartado 11.2.1.
Situacin inicial
mdulo de comunicacin.
Ambas CPUs notifican el evento en el bfer
de diagnstico y a travs de los respectivos
OBs.
En caso de comunicacin a travs de enlaces
estndar:
Enlace interrumpido
En caso de comunicacin a travs de enlaces
redundantes:
La comunicacin prosigue sin interrupciones
a travs de un canal alternativo.
Procedimiento
A fin de sustituir un mdulo de comunicacin para PROFIBUS o Industrial Ethernet, proceda
como sigue:
1 Desenchufe el mdulo. Ambas CPUs procesan de forma sncrona
el OB 83 Alarma de extraccin/insercin.
2 Asegrese de que el nuevo mdulo no
contenga datos parametrizados en su flash
EPROM integrada y enchfelo.
Ambas CPUs procesan de forma
extraccin/insercin.
La respectiva CPU parametriza
automticamente el mdulo.
3 Vuelva a conectar el mdulo. El mdulo reanuda la comunicacin (el
sistema establece automticamente el
enlace de comunicacin).
11-7
A5E00267698-02
11.1.5 Fallo y sustitucin de mdulos de sincronizacin o conductores de
fibras pticas
En este apartado se distinguen tres escenarios de anomala diferentes:
Fallo de un mdulo de sincronizacin o conductor de fibras pticas
Fallo sucesivo de ambos mdulos de sincronizacin o conductores de fibra ptica
Fallo simultneo de ambos mdulos de sincronizacin o conductores de fibra ptica
La CPU indica a travs de LED y del diagnstico si ha fallado el acoplamiento redundante
inferior o el superior. Una vez sustituidas las partes defectuosas (fibras pticas o mdulo de
sincronizacin), deben apagarse los LEDs IFM1F IFM2F.
Situacin inicial
Fallo de un mdulo de sincronizacin o conductor
de fibra ptica:
conductor de fibra ptica o un mdulo de
sincronizacin.
La CPU maestra notifica el evento al bfer de
diagnstico y a travs de OB 72.
La CPU maestra permanece en RUN; la CPU
de reserva pasa a STOP.
Se enciende el LED de diagnstico en el
mdulo de sincronizacin.
Procedimiento
Para sustituir un mdulo de sincronizacin o un conductor de fibra ptica, proceda como
sigue:
1 Compruebe primero el conductor de fibra
ptica.
-
2 Arranque la CPU de reserva (p. ej.
Son posibles las reacciones siguientes:
1. La CPU pasa a RUN.
2. La CPU pasa a STOP. En dicho caso,
prosiga con el paso 3.
3 Desenchufe el mdulo de sincronizacin
defectuoso de la CPU de reserva.
-
4 Enchufe el nuevo mdulo de sincronizacin
en la CPU de reserva.
LEERER MERKER
-
Se apaga el LED de diagnstico en el
Ambas CPUs escriben el evento en el
bfer de diagnstico.
Son posibles las reacciones siguientes:
1. La CPU pasa a RUN.
2. La CPU pasa a STOP. En dicho caso,
prosiga con el paso 7.
11-8
A5E00267698-02
Paso Cmo reacciona el sistema? Qu hay que hacer?
7 Si en el paso 6 la CPU de reserva pas a
STOP:
Desenchufe el mdulo de sincronizacin de
la CPU maestra.
La CPU maestra procesa el OB 83
Alarma de extraccin/insercin y el OB
72 Error de redundancia (entrante).
8 Enchufe el nuevo mdulo de sincronizacin
en la CPU maestra. Asegrese de que est
ajustado correctamente el nmero del
bastidor.
La CPU maestra procesa el OB 83
Alarma de extraccin/insercin y el OB
72 Error de redundancia (saliente).
-
(igualar datos).
reserva.
Nota
Si se deterioran o sustituyen sucesivamente los dos conductores de fibra ptica o mdulos
de sincronizacin, el sistema se comporta tal como se ha descrito arriba.
La nica excepcin consiste en que la CPU de reserva no pasa a STOP, sino que solicita el
borrado total.
11-9
A5E00267698-02
Situacin inicial
Fallo simultneo ide ambos mdulos de
sincronizacin o conductores de fibras pticas:
Con el S7-400H en modo redundante fallan los
dos conductores de fibra ptica o mdulos de
sincronizacin.
Ambas CPUs notifican el evento al bfer de
Ambas CPUs se convierten en CPU maestra y
permanecen en RUN.
Se enciende el LED de diagnstico en el
Procedimiento
El doble defecto mencionado origina la prdida de redundancia. En dicho caso proceda
como sigue:
1 Desconecte uno de los subsistemas. -
2 Sustituya los componentes defectuosos. -
3 Conecte de nuevo el subsistema. Se apagan los LEDs IFM1F e IFMF2F. Luce
el LED de reserva.
4 Arranque la CPU (p. ej. STOPRUN o
arranque mediante la PG).
(igualar datos).
reserva.
11-10
A5E00267698-02
11.1.6 Fallo y sustitucin de un mdulo interfase IM 460 IM 461
Los mdulos interfase IM 460 y IM 461 permiten conectar aparatos de ampliacin.
Situacin inicial
mdulo interfase.
El aparato de ampliacin conectado est
desactivado.
Procedimiento
Para sustituir un mdulo interfase, proceda como sigue:
1 Desconecte la fuente de alimentacin en la
unidad central.
autnomo.
2 Desconecte la fuente de alimentacin del
equipo de ampliacin donde desea sustituir
el mdulo interfase.
-
3 Desenchufe el mdulo interfase. -
4 Enchufe el nuevo mdulo interfase y vuelva
a conectar la fuente de alimentacin del
aparato de ampliacin.
-
5 Conecte nuevamente la fuente de
alimentacin en la unidad central y
arranque la CPU.
(igualar datos).
11-11
A5E00267698-02
11.2 Fallo y sustitucin de componentes en la periferia
descentralizada
Qu componentes se pueden sustituir?
Con la instalacin en marcha es posible sustituir los siguientes componentes en la periferia
descentralizada:
Maestro PROFIBUS DP
Mdulo interfase PROFIBUS DP (IM 153-2 IM 157)
Esclavo PROFIBUS DP
Cable PROFIBUS DP
Nota
En el apartado 11.1.3 se explica cmo sustituir los mdulos de funcin o de entrada/salida
que se encuentran en una estacin descentralizada.
11.2.1 Fallo y sustitucin de un maestro PROFIBUS DP
Situacin inicial
mdulo maestro DP.
En caso de periferia monocanal unilateral:
El maestro DP ya no puede procesar los
esclavos DP conectados.
En caso de periferia conmutada:
Los esclavos DP son explorados por el
maestro DP del interlocutor.
11-12
A5E00267698-02
Procedimiento
Para sustituir un maestro PROFIBUS DP, proceda como sigue:
1 Desconecte la fuente de alimentacin en la
unidad central.
El sistema H pasa al modo autnomo.
2 Desenchufe el cable PROFIBUS DP del
respectivo mdulo maestro DP.
-
3 Sustituya el mdulo afectado. -
4 Enchufe de nuevo el cable PROFIBUS DP. -
5 Conecte la fuente de alimentacin en la
unidad central.
(igualar datos).
11.2.2 Fallo y sustitucin de un mdulo interfase PROFIBUS DP
redundante
Situacin inicial
mdulo interfase PROFIBUS DP (IM 153-2, IM
157).
Procedimiento para la sustitucin
Para sustituir el mdulo interfase PROFIBUS DP, proceda como sigue:
1 Desconecte la alimentacin para el
respectivo mdulo interfase DP.
-
2 Desenchufe el conector de bus enchufado. -
3 Enchufe el nuevo mdulo interfase
PROFIBUS DP y vuelva a conectar la
alimentacin.
-
4 Enchufe nuevamente el conector de bus. Las CPUs procesan de forma sncrona
el OB 70 de fallo de bastidor (evento
saliente).
En el sistema es posible nuevamente el
acceso redundante al equipo.
11-13
A5E00267698-02
11.2.3 Fallo y sustitucin de un esclavo PROFIBUS DP
Situacin inicial
mdulo esclavo DP.
Ambas CPUs notifican el evento en el bfer de
diagnstico y a travs del respectivo OB.
Procedimiento
Para sustituir un esclavo DP, proceda como sigue:
1 Desconecte la alimentacin para el esclavo
DP.
-
2 Desenchufe el conector de bus enchufado. -
3 Sustituya el esclavo DP. -
4 Enchufe nuevamente el conector de bus y
vuelva a conectar la alimentacin.
Las CPUs procesan de forma sncrona
el OB 86 de fallo de bastidor (evento
saliente).
El esclavo DP puede ser direccionado
por el respectivo sistema maestro DP.
11-14
A5E00267698-02
11.2.4 Fallo y sustitucin de cables PROFIBUS DP
Situacin inicial
Con el S7-400H en el modo redundante, se
interrumpe el cable PROFIBUS DP.
En caso de periferia monocanal unilateral:
Arranca el OB de fallo de bastidor (OB 86)
(evento entrante). El maestro DP ya no puede
procesar los esclavos DP conectados
(fallo de equipo).
Arranca el OB de error de redundancia en
periferia (OB 70) (evento entrante). Los
esclavos DP son explorados por el maestro
DP del interlocutor.
Procedimiento para la sustitucin
Para sustituir los cables PROFIBUS DP, proceda como sigue:
1 Compruebe el cableado y localice el
cable PROFIBUS DP interrumpido.
-
2 Sustituya el cable defectuoso. -
3 Conmute a RUN los mdulos que han
fallado.
Las CPUs procesan de forma sncrona los OBs
de error.
En caso de periferia unilateral:
OB 86 de fallo de bastidor (evento saliente)
Los esclavos DP pueden ser direccionados
por el sistema maestro DP.
OB70 de error de redundancia en periferia
(evento saliente).
Los esclavos DP pueden ser direccionados
por ambos sistemas maestros DP.
12-1
A5E00267698-02
Adems de las posibilidades de sustitucin de componentes defectuosos con la instalacin
en marcha descritas en el captulo 11, en la CPU 417-4H y en la CPU 414-4H tambin es
posible modificar la instalacin sin necesidad de interrumpir el programa que se est
ejecutando.
El procedimiento depende en parte de si el programa de usuario se est procesando en
PCS 7 o en STEP 7.
Apartado Tema Pgina
12.1 Modificaciones del hardware posibles 12-2
12.2 Agregar componentes en PCS 7 12-6
12.3 Eliminar componentes en PCS 7 12-15
12.4 Agregar componentes en STEP 7 12-23
12.5 Eliminar componentes en STEP 7 12-31
12.6 Modificar parmetros de CPU 12-40
12.7 Modificar las memorias de las CPUs 12-45
12.8 Reparametrizar un mdulo 12-50
Los procedimientos de modificacin con la instalacin en marcha descritas a continuacin
se han concebido de forma que parten del estado de sistema redundante (consulte el
captulo 6.2) y tienen por objetivo tambin este estado.
Atencin
Al efectuar modificaciones con la instalacin en marcha es necesario atenerse
estrictamente a las reglas descritas en el presente captulo. Si no observara estas reglas,
ello podra tener repercusiones en el sistema H que abarcan desde la limitacin de su
disponibilidad hasta el fallo de todo el sistema de automatizacin.
En la presente descripcin no se consideran los componentes de seguridad. Para ms
detalles sobre la manipulacin con la tcnica de seguridad, consulte el manual Autmatas
programables S7-400F/S7-400FH.
12
12-2
A5E00267698-02
12.1 Modificaciones del hardware posibles
Cmo se modifica el hardware?
Si los respectivos componentes de hardware son apropiados para desenchufarlos o
enchufarlos bajo tensin, es posible modificar el hardware en el modo redundante. Sin
embargo, como la carga de una configuracin de hardware modificada en el modo
redundante provocara el paro del sistema H, es necesario conmutar ste temporalmente al
modo autnomo. En funcionamiento autnomo, el proceso es controlado por una sola CPU,
mientras que en la otra CPU se ejecutan los cambios de configuracin deseados.
Atencin
Los cambios de configuracin slo pueden cargarse en la CPU desde la aplicacin
Configurar hardware.
Debido a que en este procedimiento hay que modificar repetidas veces el contenido de la
memoria de carga en ambas CPUs, es recomendable ampliar la memoria de carga
integrada (por lo menos provisionalmente) con una tarjeta RAM.
El cambio de tarjeta flash a tarjeta RAM slo podr efectuarse si la tarjeta flash tiene como
mximo la misma capacidad de almacenamiento que la mxima tarjeta RAM obtenible. Si la
capacidad de su tarjeta flash es mayor que la mxima tarjeta RAM obtenible en el mercado,
deber ejecutar los cambios de configuracin y de programacin requeridos en pasos tan
pequeos que quepan en la memoria de carga integrada.
!
Precaucin
En todas las modificaciones del hardware es imprescindible observar que debe haberse
restablecido el acoplamiento de sincronizacin entre ambas CPUs antes de arrancar o
conectar la CPU de reserva. Cuando estn conectadas las fuentes de alimentacin de las
CPUs, deben estar apagados en ambas CPUs los LEDs IFM1F y IFM2F que sealizan
errores en las interfaces de submdulos.
12-3
A5E00267698-02
Qu componentes se pueden modificar?
Con la instalacin en marcha pueden efectuarse las siguientes modificaciones de hardware:
Incorporacin o desmontaje de mdulos en los aparatos centrales o de ampliacin (p. ej.
mdulo perifrico unilateral).
Atencin
Los mdulos interfase IM460 e IM461, la conexin de maestro DP externa CP443-5
Extended, as como los correspondientes cables, slo pueden agregarse o quitarse sin
tensin aplicada.
Agregar o eliminar componentes de la periferia descentralizada, tales como
-- Esclavos DP con interfase redundante (p. ej. ET 200M, DP/PA Link o Y Link)
-- Esclavos DP unilaterales (en cualquier sistema maestro DP)
-- Mdulos en esclavos DP modulares
-- Acopladores DP/PA
-- Aparatos PA
Modificar ciertos parmetros de la CPU
Modificar las memorias de las CPUs
Reparametrizar un mdulo
Asignar mdulo a otra imagen parcial de proceso
Actualizar a una versin ms reciente de la CPU
Cambio de maestro slo con un acoplamiento redundante disponible
Observe las reglas de equipamiento de un equipo H al realizar cualquier modificacin
(consulte el apartado 2.1).
En el texto informativo de la ventana Catlogo de hardware se indica qu mdulos ET
200M (mdulos de seal y mdulos de funcin) se pueden reparametrizar en
funcionamiento En la hoja de datos tcnicos de cada mdulo se indica su comportamiento.
12-4
A5E00267698-02
Qu se debe observar ya al configurar la instalacin?
Para poder ampliar la periferia conectada con la instalacin en marcha, debern tomarse las
siguientes medidas al planificar la instalacin:
En los dos cables de un sistema maestro DP redundante deber preverse una cantidad
suficiente de puntos de derivacin para lneas derivadas o puntos de ruptura (las lneas
derivadas no son admisibles para velocidades de transferencia de 12 Mbaudios). Esto
podr efectuarse discrecionalmente a intervalos regulares o en todos los puntos
fcilmente accesibles.
Habr que identificar inequvocamente ambos cables, para evitar que se interrumpa por
descuido el tramo activo en ese momento. Dicha identificacin debera ser visible no slo
en los extremos de un cable, sino tambin en cada nuevo punto de conexin posible. A
tal efecto, resultan particularmente apropiados los cables con diferentes colores.
Los esclavos DP modulares (ET 200M), DP/PA--Links e Y--Links debern configurarse
siempre con bus posterior activo y equiparse en lo posible completamente con mdulos
de bus, pues stos no se pueden enchufar ni desenchufar con la instalacin en marcha.
Los cables de bus PROFIBUS DP y PROFIBUS PA debern equiparse en ambos
extremos con elementos terminadores de bus activos, para que los cables estn
cerrados adecuadamente tambin durante las operaciones de modificacin.
Los sistemas de bus PROFIBUS PA deberan configurarse mediante componentes de la
gama de productos SpliTConnect (vase el catlogo interactivo CA01), para que no sea
necesario interrumpir lneas.
Los bloques de datos cargados no se deben borrar ni generar de nuevo, es decir, las
funciones SFC 22 CREATE_DB y 23 DEL_DB no pueden aplicarse en nmeros de
DB ya ocupados con bloques DB cargados.
Asegrese de que en el instante de modificarse la instalacin an haya disponible en la
unidad PG/ES la versin actual del programa de usuario como proyecto STEP 7 en
forma modular. A tal efecto, no basta con recargar el programa de usuario en la PG/ES
desde una de las CPUs o compilarlo nuevamente desde una fuente AWL.
Modificaciones de la configuracin de hardware
Salvo en algunas excepciones, es posible modificar con la instalacin en marcha todas las
partes de la configuracin. Por regla general, un cambio de la configuracin implica tambin
una modificacin del programa de usuario.
No es posible modificar:
Ciertos parmetros de la CPU (esto se especifica en los apartados correspondientes)
La velocidad de transferencia (velocidad en baudios) de los sistemas maestros DP
redundantes
Los enlaces S7 y S7H
Modificaciones en el programa de usuario y la configuracin de enlaces
Las modificaciones en el programa de usuario y la configuracin de enlaces se cargan en el
sistema de destino en el modo redundante. El procedimiento depende del software utilizado.
Para ms detalles, consulte los manuales Programacin con STEP 7 V5.1 y PCS 7; Manual
de configuracin.
12-5
A5E00267698-02
Particularidades
Efecte las modificaciones slo en una envergadura estimable. Por cada operacin de
reconfiguracin conviene modificar slo un maestro DP y/o algunos esclavos DP (p. ej.
no ms de 5).
El montaje y desmontaje de mdulos con la instalacin en marcha en equipos DP con
conexin PROFIBUS DP redundante slo se admite con los mdulos interfase IM 153-2,
IM 153-2FO o IM 157 indicados en el apartado 8.3.
Con el IM 153-2 slo pueden enchufarse mdulos de bus estando desactivada la fuente
de alimentacin.
Antes de realizar las modificaciones, compruebe los parmetros H configurados en HW
Config. Si uno de estos parmetros se encuentra a 0, calcule de nuevo los parmetros
en Propiedades CPU --> Parmetros H.
Atencin
Al utilizar periferia redundante realizada a partir de una periferia unilateral en el nivel de
usuario (consulte el captulo 8.5) deber tener en cuenta lo siguiente:
Durante el acoplamiento y la sincronizacin despus de modificar la instalacin, la periferia
de la CPU maestra original puede desaparecer brevemente de la imagen del proceso antes
de que la periferia (modificada) de la nueva CPU maestra se registre completamente en la
imagen del proceso.
De esta forma, la primera vez que se actualice la imagen del proceso despus de modificar
la instalacin puede dar la falsa impresin de que la periferia redundante no responde en
absoluto o que la periferia est disponible en modo redundante. Por este motivo, no ser
posible realizar una correcta valoracin del estado de redundancia hasta despus de
actualizar completamente la imagen del proceso.
0Esta peculiaridad no afecta a los mdulos habilitados para el funcionamiento redundante
(consulte el captulo 8.4).
Preparativos
Para reducir al mnimo el perodo en el que el sistema H debe funcionar forzosamente en
modo autnomo, deberan efectuarse las operaciones siguientes antes de empezar a
modificar el hardware:
Asegrese de que la capacidad de las memorias integradas en las CPUs es suficiente
para la nueva configuracin y el nuevo programa de usuario. Si fuera necesario, ample
primero la capacidad de almacenamiento (consulte el apartado 12.7).
Tenga en consideracin que los mdulos que estn enchufados, pero no configurados,
no tienen repercusiones en el proceso.
12-6
A5E00267698-02
12.2 Inclusin de componentes en PCS 7
Situacin inicial
Se ha verificado que los parmetros CPU (p.ej. los tiempos de vigilancia) corresponden al
nuevo programa configurado. Dado el caso, primero habr que modificar debidamente estos
parmetros de CPU (consulte el apartado 12.6).
El sistema H funciona en modo redundante.
Procedimiento
Para agregar componentes de hardware bajo PCS7 a un sistema H, siga los pasos
indicados a continuacin. Los detalles de cada paso se describen en los apartados
correspondientes.
Paso Qu hay que hacer? Consulte el
apartado
1 Modificar el hardware 12.2.1
2 Cambiar la configuracin del hardware en modo offline 12.2.2
3 Detener la CPU de reserva 12.2.3
4 Cargar la nueva configuracin de hardware en la CPU de reserva 12.2.4
5 Conmutar a la CPU con configuracin modificada 12.2.5
6 Pasar al modo redundante 12.2.6
7 Modificar el programa de usuario y cargarlo 12.2.7
Excepciones
Este proceso general para modificar una instalacin no rige en los casos siguientes:
Para la utilizacin de canales libres en un mdulo ya existente
Para agregar mdulos interfase (consulte el apartado 12.2.8)
Nota
A partir de STEP 7 V5.3 SP2 se puede dejar que el proceso de carga expire
automticamente al modificar la configuracin de hardware. En tal caso, ya no se deben
ejecutar los pasos descritos en los captulos del 12.2.3 al 12.2.6. El comportamiento del
sistema descrito no ha cambiado.
Encontrar ms informacin en la Ayuda en pantalla de HW Config bajo Cargar en
mdulo--> Cargar la configuracin del equipo en el estado operativo RUN.
12-7
A5E00267698-02
12.2.1 PCS 7, paso 1: Modificar el hardware
Situacin inicial
Procedimiento
1. Agregue al sistema los nuevos componentes.
-- Enchufe los nuevos mdulos centrales en el bastidor.
-- Enchufe los nuevos mdulos en los equipos DP modulares ya existentes.
-- Agregue los nuevos equipos DP a los sistemas maestros DP ya existentes.
Atencin
En caso de periferia conmutada: Lleve a cabo primero todas las modificaciones en una
lnea del sistema maestro DP redundante antes de efectuar las modificaciones en la
segunda.
2. Enlace los sensores y actuadores necesarios con los nuevos componentes.
Resultado
Los mdulos no configurados an que se hayan enchufado no repercuten en el programa de
usuario. Lo mismo rige para los equipos DP agregados.
El sistema H sigue funcionando en modo redundante.
No son explorados an los componentes nuevos.
12-8
A5E00267698-02
12.2.2 PCS 7, paso 2: Cambiar offline la configuracin de hardware
Situacin inicial
Procedimiento
1. Efecte offline todas las modificaciones en la configuracin del hardware concernientes
al hardware agregado. A tal efecto, asigne los respectivos smbolos a los nuevos canales
utilizados.
2. Compile la nueva configuracin del hardware, pero no la cargue an en el sistema de
destino.
Resultado
La configuracin de hardware modificada se encuentra en la PG/ES. El sistema de destino
sigue funcionando con la configuracin antigua en el modo redundante.
Es necesario configurar en ambos interlocutores los enlaces desde y hacia los nuevos CPs
que se han agregado, despus de haber terminado de modificar la configuracin del
hardware.
12-9
A5E00267698-02
12.2.3 PCS 7, paso 3: Detener la CPU de reserva
Situacin inicial
Procedimiento
1. Marque en el Administrador SIMATIC una CPU del sistema H y seleccione el comando
de men Sistema de destino > Estado operativo.
2. Marque en el cuadro de dilogo Estado operativo la CPU de reserva y haga clic sobre
el botn STOP.
Resultado
La CPU de reserva pasa al modo STOP, la CPU maestra permanece en el modo RUN y el
sistema H funciona en modo autnomo. Ya no es explorada la periferia unilateral de la CPU
de reserva.
Los errores de acceso a la periferia unilateral originan la llamada del OB 85, pero no son
notificados por ser de orden superior la prdida de redundancia en la CPU (OB 72). No se
llama al OB 70 (prdida de redundancia en la periferia).
12-10
A5E00267698-02
12.2.4 PCS 7, paso 4: Cargar la nueva configuracin de hardware en la CPU
de reserva
Situacin inicial
El sistema H funciona en modo autnomo.
Procedimiento
Cargue la configuracin de hardware compilada en la CPU de reserva conmutada a STOP.
Atencin
El programa de usuario y la configuracin de enlaces no debern sobrecargarse en el modo
autnomo.
Resultado
La nueva configuracin de hardware de la CPU de reserva no repercute an en el
funcionamiento actual.
12-11
A5E00267698-02
12.2.5 PCS 7, paso 5: Conmutar a la CPU con configuracin modificada
Situacin inicial
La configuracin de hardware modificada est cargada en la CPU de reserva.
Procedimiento
2. Haga clic en el cuadro de dilogo Estado operativo sobre el botn Conmutar a...
3. Seleccione en el cuadro de dilogo Conmutar la opcin con configuracin modificada
y haga clic sobre el botn Conmutar.
4. Confirme la subsiguiente pregunta de seguridad mediante Aceptar.
Resultado
La CPU de reserva se acopla, se sincroniza (vea el captulo 7) y se convierte en la CPU
maestra. La CPU hasta ahora maestra pasa al modo STOP, y el sistema H funciona en
modo autnomo con la nueva configuracin de hardware.
Comportamiento de la periferia
Clase de periferia Periferia unilateral de la
CPU hasta ahora maestra
Periferia unilateral de la
nueva CPU maestra
Periferia conmutada
Mdulos E/S
agregados
No son explorados an por
la CPU.
Son parametrizados y actualizados por la CPU.
No existen an bloques controladores (driver). Las alarmas
de proceso o de diagnstico que puedan aparecer son
detectadas, pero no notificadas.
Mdulos E/S
conservados
Ya no son explorados por la
CPU.
Los mdulos de salida
emiten los valores
sustitutivos o de retencin
configurados.
Son reparametrizados
1)
y
actualizados por la CPU.
Siguen funcionando
ininterrumpidamente.
Equipos DP
agregados
la CPU.
Igual que los mdulos E/S agregados (vase arriba)
1) Primero se reponen adicionalmente los mdulos centrales. Los mdulos de salida emiten entonces brevemente
0 (en vez de los valores de sustitucin o de paro configurados).
Comportamiento si se exceden los tiempos de vigilancia
Si alguno de los tiempos vigilados rebasa el valor mximo configurado, es interrumpida la
sincronizacin y no tiene lugar el cambio de maestro. El sistema H permanece en modo
autnomo con la CPU hasta entonces maestra, e intenta efectuar el cambio de maestro
posteriormente, si se cumplen determinadas condiciones. Para ms detalles, consulte el
apartado 7.4.
12-12
A5E00267698-02
12.2.6 PCS 7, paso 6: Pasar al modo redundante
Situacin inicial
El sistema H funciona en modo autnomo con la nueva configuracin de hardware.
Procedimiento
el botn Rearranque (arranque en caliente).
Resultado
La CPU de reserva se acopla y se sincroniza. El sistema H funciona con la nueva
configuracin de hardware en el modo redundante.
CPU de reserva
CPU maestra
Periferia conmutada
Mdulos E/S
agregados
Son parametrizados y
No existen an bloques
autmatas (driver). No se
notifican las alarmas que
aparecieran eventualmente.
Son actualizados por la CPU.
No existen an bloques autmatas (driver). Las alarmas de
proceso o de diagnstico que puedan aparecer son
detectadas, pero no notificadas.
Mdulos E/S
conservados
1)
y
Siguen funcionando ininterrumpidamente.
Equipos DP
agregados
Igual que los mdulos E/S
agregados (vase arriba)
No existen an bloques autmatas (driver). No se notifican
las alarmas que aparecieran eventualmente.
sincronizacin. El sistema H permanece en modo autnomo con la CPU hasta ahora
maestra, y vuelve a intentar posteriormente bajo determinadas circunstancias el
acoplamiento y la sincronizacin. Para ms detalles, consulte el apartado 7.4.
12-13
A5E00267698-02
12.2.7 PCS 7, paso 7: Modificar el programa de usuario y cargarlo
Situacin inicial
El sistema H funciona con la nueva configuracin de hardware en el modo redundante.
!
Precaucin
Las siguientes modificaciones de programa no son posibles en el modo redundante y
conducen al modo STOP (ambas CPUs en modo STOP):
Modificaciones estructurales de una interfaz FB o de los datos de instancia FB.
Modificaciones estructurales de los DBs globales.
Compresin del programa de usuario CFC.
Antes de compilar y cargar de nuevo todo el programa a causa de tales modificaciones, es
necesario volver a leer los valores de los parmetros en CFC, pues de lo contrario podran
perderse las modificaciones en los parmetros de los bloques. Esto se especifica en el
manual CFC para S7, Continuous Function Chart.
Procedimiento
1. Efecte las modificaciones de programa concernientes al hardware agregado. Es posible
agregar los componentes siguientes:
-- Esquemas CFC y SFC
-- Bloques en esquemas existentes
-- Interconexiones y parametrizaciones
2. Parametrice los drivers de canal agregados e inerconctelos con los nuevos smbolos
asignados (consulte el apartado 12.2.2).
3. Marque en el Administrador SIMATIC la carpeta de esquemas y seleccione el comando
de men Herramientas > Esquemas > Generar drivers de mdulos.
4. Compile nicamente las modificaciones en los esquemas y cargue stos en el sistema
de destino.
Atencin
Antes de llamar por primera vez una funcin FC, no est definido el valor de su salida.
Deber tenerse en cuenta esto al interconectar salidas FC.
5. Configure los enlaces desde y hacia los nuevos CPs agregados en los dos interlocutores
y crguelos en los sistemas de destino.
Resultado
El sistema H procesa en el modo redundante todo el hardware de la instalacin con el
nuevo programa de usuario.
12-14
A5E00267698-02
12.2.8 Inclusin de mdulos interfase en PCS 7
Slo es admisible agregar los mdulos interfase IM460 e IM461, la conexin de maestro DP
externa CP443-5 Extended, as como los correspondientes cables enchufables, sin tensin
aplicada.
A tal efecto, es necesario en cada caso desconectar la fuente de alimentacin de todo un
subsistema. Para poder efectuar esto sin repercusiones en el proceso, dicho subsistema
debe hallarse en el estado STOP.
Procedimiento
1. Modificar la configuracin de hardware offline (apartado 12.2.2)
2. Detener la CPU de reserva (apartado 12.2.3)
3. Cargar la nueva configuracin de hardware en la CPU de reserva (apartado 12.2.4)
4. Si desea ampliar el subsistema de la CPU hasta entonces de reserva, ejecute los pasos
siguientes:
-- Desconecte la fuente de alimentacin del subsistema de reserva.
-- Enchufe el nuevo IM460 en el bastidor central y establezca el acoplamiento con un
nuevo bastidor de ampliacin.
O bien
-- Incorpore un nuevo bastidor de ampliacin en una lnea ya existente.
O bien
-- Enchufe la nueva interfase maestra DP externa y configure un nuevo sistema
maestro DP.
-- Vuelva a conectar la fuente de alimentacin del subsistema de reserva.
5. Conmutar a la CPU con la configuracin modificada (apartado 12.2.5)
6. Si desea ampliar el subsistema de la CPU originalmente maestra (ahora en estado
STOP), ejecute los pasos siguientes:
O bien
O bien
maestro DP.
7. Pasar al modo redundante (apartado 12.2.6)
8. Modificar y cargar el programa de usuario (apartado 12.2.7)
12-15
A5E00267698-02
12.3 Eliminar componentes en PCS 7
Situacin inicial
Los mdulos que van a retirarse y los consiguientes sensores y actuadores ya no se
requieren para el proceso a controlar. El sistema H funciona en modo redundante.
Procedimiento
Para eliminar componentes de hardware de un sistema H en PCS 7, es necesario seguir los
pasos que se indican a continuacin. Los detalles de cada paso se describen en los
apartados correspondientes.
apartado
I Cambiar la configuracin del hardware en modo offline 12.3.1
II Modificar el programa de usuario y cargarlo 12.3.2
III Detener la CPU de reserva 12.3.3
IV Cargar la nueva configuracin de hardware en la CPU de reserva 12.3.4
V Conmutar a la CPU con configuracin modificada 12.3.5
VI Pasar al modo redundante 12.3.6
VII Modificar el hardware 12.3.7
Excepciones
Este proceso general de modificacin de una instalacin no es aplicable al desmontaje de
mdulos interfase (vase el apartado 12.3.8).
Nota
12-16
A5E00267698-02
12.3.1 PCS 7, paso I: Cambiar offline la configuracin de hardware
Situacin inicial
Procedimiento
1. Efecte offline slo las modificaciones en la configuracin concernientes al hardware que
se va a desmontar. A tal efecto, borre los smbolos para los canales ya no utilizados.
destino.
Resultado
12-17
A5E00267698-02
12.3.2 PCS 7, paso II: Modificar el programa de usuario y cargarlo
Situacin inicial
!
Precaucin
Las siguientes modificaciones de programa no son posibles en el modo redundante y
conducen al modo STOP (ambas CPUs detenidas):
Modificaciones estructurales de una interfaz FB o de los datos de instancia FB.
Modificaciones estructurales de los DBs globales.
Compresin del programa de usuario CFC.
Antes de compilar y cargar de nuevo todo el programa a causa de tales modificaciones, es
necesario volver a leer los valores de los parmetros en CFC, pues de lo contrario podran
perderse las modificaciones en los parmetros de los bloques. Esto se especifica en el
manual CFC para S7, Continuous Function Chart.
Procedimiento
1. Efecte en el programa slo las modificaciones concernientes al hardware que se va a
retirar. Es posible borrar los componentes siguientes:
-- Esquemas CFC y SFC
-- Bloques en esquemas existentes
-- Drivers de canal, interconexiones y parametrizaciones
2. Marque en el Administrador SIMATIC la carpeta de esquemas y seleccione el comando
de men Herramientas > Esquemas > Generar drivers de mdulos.
De esta forma se eliminan los bloques driver ya no requeridos.
3. Compile nicamente las modificaciones en los esquemas y cargue stos en el sistema
de destino.
Atencin
Antes de llamar por primera vez una funcin FC, no est definido el valor de su salida.
Deber tenerse en cuenta esto al interconectar salidas FC.
Resultado
El sistema H sigue funcionando en modo redundante. Desde el programa de usuario
modificado ya no se accede al hardware eliminado.
12-18
A5E00267698-02
12.3.3 PCS 7, paso III: Detener la CPU de reserva
Situacin inicial
El sistema H funciona en modo redundante. Desde el programa de usuario modificado ya no
se accede al hardware retirado.
Procedimiento
el botn STOP.
Resultado
de reserva.
12.3.4 PCS 7, paso IV: Cargar la nueva configuracin de hardware en la
CPU de reserva
Situacin inicial
Procedimiento
Atencin
autnomo.
Resultado
12-19
A5E00267698-02
12.3.5 PCS 7, paso V: Conmutar a la CPU con configuracin modificada
Situacin inicial
Procedimiento
Resultado
maestra. La CPU hasta ahora maestra pasa al modo STOP, y el sistema H funciona en
modo autnomo con la nueva configuracin de hardware.
nueva CPU maestra
Periferia conmutada
Mdulos E/S a
retirar
1)
Ya no son explorados por la CPU.
Ya no existen bloques driver.
Mdulos E/S
conservados
CPU.
emiten los valores
configurados.
2)
y
Siguen funcionando
Equipos DP a
retirar
Igual que los mdulos E/S a retirar (vase arriba)
1) Excluidos de la configuracin del hardware, pero siguen enchufados
2) Los mdulos centrales se inicializan primero. Los mdulos de salida emiten entonces brevemente 0 (en vez de
los valores de sustitucin o de paro configurados).
apartado 7.4.
12-20
A5E00267698-02
12.3.6 PCS 7, paso VI: Pasar al modo redundante
Situacin inicial
Procedimiento
Resultado
CPU de reserva
CPU maestra
Periferia conmutada
Mdulos E/S a
retirar
1)
Ya no existen bloques driver.
Mdulos E/S
conservados
2)
y
Equipos DP a
retirar
2) Primero se reponen adicionalmente los mdulos centrales. Los mdulos de salida emiten brevemente 0 (en vez
de los valores sustitutivos o de retencin configurados).
12-21
A5E00267698-02
12.3.7 PCS 7, paso VII: Modificar el hardware
Situacin inicial
Procedimiento
1. Desconecte todos los sensores y actores de los componentes a retirar.
2. Desenchufe de los portamdulos los mdulos de la periferia unilateral que ya no se
requieran.
3. Desenchufe de los equipos DP modulares los componentes que ya no se requieran.
4. Retire de los sistemas maestros DP los equipos DP que ya no se requieran.
Atencin
segunda.
Resultado
La extraccin de los mdulos retirados de la configuracin no repercute en el programa de
usuario. Lo mismo rige para los equipos DP retirados.
12-22
A5E00267698-02
12.3.8 Exclusin de mdulos de interconexin en PCS 7
Slo es admisible retirar los mdulos interfase IM460 e IM461, la conexin de maestro DP
aplicada.
Procedimiento
5. Si desea retirar un mdulo interfase del subsistema de la CPU hasta ahora de reserva,
ejecute los pasos siguientes:
-- Desenchufe un mdulo IM460 del bastidor central.
O bien
-- Retire un bastidor de ampliacin de una cadena ya existente.
O bien
-- Desenchufe una interfaz maestra DP externa.
7. Si desea retirar un mdulo interfase del subsistema de la CPU en principio maestra
(ahora en estado STOP), ejecute los pasos siguientes:
O bien
O bien
12-23
A5E00267698-02
12.4 Agregar componentes en STEP 7
Situacin inicial
Procedimiento
Para agregar componentes de hardware bajo STEP 7 a un sistema H, deben efectuarse las
operaciones especificadas a continuacin. Los detalles de cada paso se describen en los
apartado
1 Modificar el hardware 12.4.1
2 Cambiar la configuracin del hardware en modo offline 12.4.2
3 Ampliar bloques de organizacin y cargarlos 12.4.3
4 Detener la CPU de reserva 12.4.4
5 Cargar la nueva configuracin de hardware en la CPU de reserva 12.4.5
6 Conmutar a la CPU con configuracin modificada 12.4.6
7 Pasar al modo redundante 12.4.7
8 Modificar el programa de usuario y cargarlo 12.4.8
Excepciones
Este proceso general para modificar una instalacin no rige en los casos siguientes:
Para la utilizacin de canales libres en un mdulo ya existente
Para agregar mdulos interfase (vase el apartado 12.4.9)
Nota
12-24
A5E00267698-02
12.4.1 STEP 7, paso 1: agregar hardware
Situacin inicial
Procedimiento
1. Agregue al sistema los nuevos componentes.
-- Enchufe los nuevos mdulos centrales en el bastidor.
-- Enchufe los nuevos mdulos en los equipos DP modulares ya existentes.
-- Agregue los nuevos equipos DP a los sistemas maestros DP ya existentes.
Atencin
segunda.
2. Enlace los sensores y actuadores necesarios con los nuevos componentes.
Resultado
Los mdulos no configurados an que se hayan enchufado no repercuten en el programa de
usuario. Lo mismo rige para los equipos DP agregados.
No son explorados an los componentes nuevos.
12-25
A5E00267698-02
12.4.2 STEP 7, paso 2: Cambiar offline la configuracin del hardware
Situacin inicial
El sistema H funciona en modo redundante. No son explorados an los mdulos agregados.
Procedimiento
al hardware agregado.
destino.
Resultado
La configuracin de hardware modificada se encuentra en la PG. El sistema de destino
Es necesario configurar en ambos interlocutores los enlaces desde y hacia los nuevos CPs
que se han agregado, despus de haber terminado de modificar la configuracin del
hardware.
12.4.3 STEP 7, paso 3: Ampliar bloques de organizacin y cargarlos
Situacin inicial
Procedimiento
1. Asegrese de que los OBs de alarma 4x, 82, 83, 85, 86, 88 y 122 reaccionan de la forma
deseada a las alarmas procedentes de los nuevos componentes que se han agregado.
2. Cargue en el sistema de destino los OBs modificados y las secciones del programa
afectadas.
Resultado
12-26
A5E00267698-02
12.4.4 STEP 7, paso 4: Detener la CPU de reserva
Situacin inicial
Procedimiento
el botn STOP.
Resultado
de reserva. No se llama al OB 70 (prdida de redundancia en la periferia) por ser de orden
superior la prdida de redundancia en la CPU (OB 72).
12.4.5 STEP 7, paso 5: Cargar la nueva configuracin de hardware en la
CPU de reserva
Situacin inicial
Procedimiento
Atencin
autnomo.
Resultado
12-27
A5E00267698-02
12.4.6 STEP 7, paso 6: Conmutar a la CPU con configuracin modificada
Situacin inicial
Procedimiento
Resultado
La CPU de reserva se acopla, es adaptada y se convierte en la CPU maestra. La CPU
hasta ahora maestra pasa al modo STOP, y el sistema H funciona en modo autnomo con
la nueva configuracin de hardware.
nueva CPU maestra
Periferia conmutada
Mdulos E/S
agregados
la CPU.
Son parametrizados y actualizados por la CPU.
Los mdulos de salida emiten brevemente los valores
sustitutivos configurados.
Mdulos E/S
conservados
CPU.
emiten los valores
configurados.
1)
y
Siguen funcionando
Equipos DP
agregados
la CPU.
Igual que los mdulos E/S agregados (vase arriba)
apartado 7.4.
12-28
A5E00267698-02
12.4.7 STEP 7, paso 7: Pasar al modo redundante
Situacin inicial
Procedimiento
Resultado
CPU de reserva
CPU maestra
Periferia conmutada
Mdulos E/S
agregados
Son parametrizados y
emiten brevemente los
valores sustitutivos
configurados.
Son actualizados por la
CPU.
Son actualizados por la
CPU.
Generan alarma de
insercin; tienen que ser
ignorados en el OB 83.
Mdulos E/S
conservados
1)
y
Equipos DP
agregados
Igual que los mdulos E/S
agregados (vase arriba)
Son actualizados por la CPU.
12-29
A5E00267698-02
12.4.8 STEP 7, paso 8: Modificar el programa de usuario y cargarlo
Situacin inicial
Restricciones
!
Precaucin
En el modo redundante no son posibles las modificaciones estructurales de una interfaz FB
o de los datos de instancia de un FB, las cuales originan el modo STOP (ambas CPUs en
STOP).
Procedimiento
1. Efecte las modificaciones de programa concernientes al hardware agregado.
Es posible agregar, modificar o borrar OBs, FBs, FCs y DBs.
2. Cargue nicamente las modificaciones del programa en el sistema de destino.
3. Configure los enlaces desde y hacia los nuevos CPs agregados en los dos interlocutores
y crguelos en los sistemas de destino.
Resultado
El sistema H procesa en el modo redundante todo el hardware de la instalacin con el
nuevo programa de usuario.
12-30
A5E00267698-02
12.4.9 Inclusin de mdulos interfase en STEP 7
Slo es admisible agregar los mdulos interfase IM460 e IM461, la conexin de maestro DP
aplicada.
Procedimiento
2. Ampliar y cargar los bloques de organizacin (apartado 12.4.3)
5. Si desea ampliar el subsistema de la CPU hasta entonces de reserva, ejecute los pasos
siguientes:
O bien
O bien
maestro DP.
7. Si desea ampliar el subsistema de la CPU originalmente maestra (ahora en estado
STOP), ejecute los pasos siguientes:
O bien
O bien
maestro DP.
12-31
A5E00267698-02
12.5 Eliminar componentes en STEP 7
Situacin inicial
Los mdulos que van a retirarse y los consiguientes sensores y actuadores ya no se
requieren para el proceso a controlar. El sistema H funciona en modo redundante.
Procedimiento
Para eliminar componentes de hardware bajo STEP 7 de un sistema H, deben efectuarse
los pasos especificados a continuacin. Los detalles de cada paso se describen en los
apartado
I Cambiar la configuracin del hardware en modo offline 12.5.1
II Modificar el programa de usuario y cargarlo 12.5.2
III Detener la CPU de reserva 12.5.3
IV Cargar la nueva configuracin de hardware en la CPU de reserva 12.5.4
V Conmutar a la CPU con configuracin modificada 12.5.5
VI Pasar al modo redundante 12.5.6
VII Modificar el hardware 12.5.7
VIII Modificar bloques de organizacin y cargarlos 12.5.8
Excepciones
Este proceso general de modificacin de una instalacin no rige para excluir mdulos
interfase (vase el apartado 12.5.9).
Nota
12-32
A5E00267698-02
12.5.1 STEP 7, paso I: Cambiar offline la configuracin del hardware
Situacin inicial
Procedimiento
al hardware que se va a retirar.
destino.
Resultado
La configuracin de hardware modificada se encuentra en la PG. El sistema de destino
12-33
A5E00267698-02
12.5.2 STEP 7, paso II: Modificar el programa de usuario y cargarlo
Situacin inicial
Restricciones
!
Precaucin
En el modo redundante no son posibles las modificaciones estructurales de una interfaz FB
o de los datos de instancia de un FB, las cuales originan el modo STOP (ambas CPUs en
STOP).
Procedimiento
1. Efecte en el programa slo las modificaciones concernientes al hardware que se va a
retirar.
Es posible agregar, modificar o borrar OBs, FBs, FCs y DBs.
2. Cargue nicamente las modificaciones del programa en el sistema de destino.
Resultado
El sistema H sigue funcionando en modo redundante. Desde el programa de usuario
modificado ya no se accede al hardware eliminado.
12-34
A5E00267698-02
12.5.3 STEP 7, paso III: Detener la CPU de reserva
Situacin inicial
El sistema H funciona en modo redundante. Desde el programa de usuario modificado ya no
se accede al hardware retirado.
Procedimiento
el botn STOP.
Resultado
de reserva.
12.5.4 STEP 7, paso IV: Cargar la nueva configuracin de hardware en la
CPU de reserva
Situacin inicial
Procedimiento
Atencin
autnomo.
Resultado
12-35
A5E00267698-02
12.5.5 STEP 7, paso V: Conmutar a la CPU con configuracin modificada
Situacin inicial
Procedimiento
Resultado
maestra. La CPU hasta ahora maestra pasa al modo STOP, y el sistema H sigue
funcionando en modo autnomo.
nueva CPU maestra
Periferia conmutada
Mdulos E/S a
retirar
1)
Mdulos E/S
conservados
CPU.
emiten los valores
configurados.
2)
y
Siguen funcionando
Equipos DP a
retirar
apartado 7.4.
12-36
A5E00267698-02
12.5.6 STEP 7, paso VI: Pasar al modo redundante
Situacin inicial
El sistema H funciona en modo autnomo con la nueva configuracin (restringida) de
hardware.
Procedimiento
Resultado
La CPU de reserva se acopla y se sincroniza. El sistema H funciona en modo redundante.
CPU de reserva
CPU maestra
Periferia conmutada
Mdulos E/S a
retirar
1)
Mdulos E/S
conservados
2)
y
Equipos DP a
retirar
12-37
A5E00267698-02
12.5.7 STEP 7, paso VII: Modificar el hardware
Situacin inicial
Procedimiento
1. Desconecte todos los sensores y actores de los componentes a retirar.
2. Retire del sistema los componentes deseados.
-- Desenchufe los mdulos centrales de los portamdulos.
-- Desenchufe los mdulos de los equipos DP modulares.
-- Retire los equipos DP de los sistemas maestros DP.
Atencin
segunda.
Resultado
La extraccin de los mdulos retirados de la configuracin no repercute en el programa de
usuario. Lo mismo rige para los equipos DP retirados.
12-38
A5E00267698-02
12.5.8 STEP 7, paso VIII: Modificar bloques de organizacin y cargarlos
Situacin inicial
Procedimiento
1. Asegure que los OBs de alarma 4x y 82 ya no reaccionan a las alarmas procedentes de
los componentes retirados.
2. Cargue en el sistema de destino los OBs modificados y las secciones del programa
afectadas.
Resultado
12-39
A5E00267698-02
12.5.9 Exclusin de mdulos interfase en STEP 7
Slo es admisible retirar los mdulos interfase IM460 e IM461, la conexin de maestro DP
aplicada.
Procedimiento
5. Si desea retirar un mdulo interfase del subsistema de la CPU hasta ahora de reserva,
ejecute los pasos siguientes:
O bien
O bien
7. Si desea retirar un mdulo interfase del subsistema de la CPU en principio maestra
(ahora en estado STOP), ejecute los pasos siguientes:
O bien
O bien
9. Modificar y cargar los bloques de organizacin (apartado 12.5.8)
12-40
A5E00267698-02
12.6 Modificar parmetros de CPU
Con la instalacin en marcha pueden modificarse slo ciertos parmetros (propiedades del
objeto) de las CPUs. Los mismos se representan en las mscaras mediante texto azul (si en
el Panel de control de Windows se ha ajustado el color azul para el texto en los cuadros de
dilogo, los parmetros modificables se representarn en negro).
Atencin
Si cambia parmetros cuya modificacin est prohibida, no se conmutar a la CPU con los
parmetros modificados. En tal caso se registra el evento W#16#5966 en el bfer de
diagnstico. Los parmetros modificados equivocadamente deben reponerse en la
configuracin a sus ltimos valores vigentes.
Tabla 12-1 Parmetros de la CPU modificables
Registro Parmetro modificable
Arranque Tiempo de vigilancia para el acuse por los mdulos
Tiempo de vigilancia para la transferencia de parmetros a los
mdulos
Ciclo/marcas de ciclo Tiempo de vigilancia de ciclo
Carga del ciclo por la comunicacin
Tamao de la imagen del proceso de entradas
Tamao de la imagen del proceso de salidas
Memoria Datos locales(para las distintas clases de prioridad)
Recursos de comunicacin: Mxima cantidad de peticiones de
comunicacin.Este parmetro slo puede aumentarse con
respecto al valor configurado hasta el momento.
Alarmas temporizadas (por
d OB d l h i )
Casilla de verificacin Activo
cada OB de alarma horaria)
Lista Ejecucin
Fecha inicial
Funciones de tiempo
Alarma cclica (por cada OB de
l li )
Ejecucin
alarma cclica)
Desfasaje
Diagnstico/reloj Factor de correccin
Proteccin Grado de proteccin y contrasea
Parmetros H Duracin del ciclo de test
Mximo tiempo de bloqueo para las clases de prioridad > 15
Elija los valores nuevos de forma que sean adecuados tanto para el programa cargado
actualmente como para el nuevo programa de usuario configurado.
12-41
A5E00267698-02
Situacin inicial
Procedimiento
Para modificar los parmetros de la CPU de un sistema H, deben efectuarse las
operaciones especificadas a continuacin. Los detalles de cada paso se describen en los
apartado
A Modificar offline los parmetros de la CPU 12.6.1
B Detener la CPU de reserva 12.6.2
C Cargar la nueva configuracin de hardware en la CPU de reserva 12.6.3
D Conmutar a la CPU con configuracin modificada 12.6.4
E Pasar al modo redundante 12.6.5
Nota
12.6.1 Paso A: Modificar offline los parmetros de la CPU
Situacin inicial
Procedimiento
1. Modifique offline en la configuracin del hardware las caractersticas de la CPU.
destino.
Resultado
12-42
A5E00267698-02
12.6.2 Paso B: Detener la CPU de reserva
Situacin inicial
Procedimiento
el botn STOP.
Resultado
de reserva.
12.6.3 Paso C: Cargar la nueva configuracin de hardware en la CPU de
reserva
Situacin inicial
Procedimiento
Atencin
autnomo.
Resultado
Los parmetros de la CPU modificados en la nueva configuracin de hardware de la CPU
de reserva no repercuten an en la operacin actual.
12-43
A5E00267698-02
12.6.4 Paso D: Conmutar a la CPU con configuracin modificada
Situacin inicial
Procedimiento
Resultado
hasta ahora maestra pasa al modo STOP, y el sistema H sigue funcionando en modo
autnomo.
nueva CPU maestra
Periferia conmutada
Mdulos E/S Ya no son explorados por la
CPU.
emiten los valores
configurados.
1)
y
Siguen funcionando
apartado 7.4.
Si fueran diferentes los valores del tiempo de vigilancia en las CPUs, rigen en cada caso los
valores mayores.
12-44
A5E00267698-02
12.6.5 Paso E: Pasar al modo redundante
Situacin inicial
El sistema H funciona en modo autnomo con los parmetros de la CPU modificados.
Procedimiento
Resultado
CPU de reserva
CPU maestra
Periferia conmutada
Mdulos E/S Son reparametrizados
1)
y
valores mayores.
12-45
A5E00267698-02
12.7 Modificar las memorias de las CPUs
El modo redundante es nicamente posible si ambas CPUs incluyen las mismas memorias.
Para ello debe cumplirse la siguiente condicin:
La memoria de carga en ambas CPUs debe ser de capacidad idntica y del mismo tipo
(RAM o flash).
Con la instalacin en marcha se pueden modificar las memorias integradas en las CPUs. En
S7-400H son posibles las siguientes modificaciones de memoria:
Ampliar la memoria de carga
Cambiar el tipo de memoria para la memoria de carga
12.7.1 Ampliar la memoria de carga
Son posibles los siguientes mtodos de ampliacin de memoria:
Ampliacin de la memoria de carga sustituyendo la tarjeta de memoria que lleva
enchufada por otra del mismo tipo y de capacidad mayor
Ampliacin de la memoria de carga enchufando una tarjeta RAM si aquella no cuenta
con ninguna tarjeta de memoria
En esta clase de ampliacin de memoria, al efectuarse el acoplamiento se copia el
programa de usuario completo desde la CPU maestra a la CPU de reserva (consulte el
captulo 7.3.1).
Restricciones
La ampliacin de la memoria de carga resulta conveniente slo con las tarjetas RAM, pues
slo entonces puede copiarse el programa de usuario durante el acoplamiento en la
memoria de carga de la CPU de reserva.
En principio tambin sera posible ampliar la memoria de carga a base de tarjetas FLASH,
pero entonces el usuario es responsable de cargar el programa de usuario completo y la
configuracin del hardware en la nueva tarjeta flash (vase la procedimiento en el
apartado 12.7.2).
Situacin inicial
12-46
A5E00267698-02
Procedimiento
Ejecute las operaciones siguientes en el orden indicado:
1 Conmute la CPU de reserva a STOP
mediante la PG.
El sistema funciona en modo autnomo.
2 Desenchufe la tarjeta de memoria existente
en la CPU y enchufe otra tarjeta de
memoria del mismo tipo que tenga la mayor
capacidad deseada.
La CPU de reserva solicita el borrado total.
3 Borre totalmente la CPU de reserva
mediante la PG.

4 Arranque la CPU de reserva con el
comando de men Sistema de destino >
Estado operativo > Conmutar a la CPU
con... capacidad de memoria ampliada.
La CPU de reserva se acopla, es
adaptada y se convierte en la CPU
maestra.
La CPU hasta ahora maestra pasa a
STOP.
5 Desconecte la fuente de alimentacin para
la segunda CPU.
El subsistema est desactivado.
6 Modifique la memoria de la segunda CPU
tal como lo hizo con la primera CPU en los
pasos 2 y 3.
7 Arranque la segunda CPU mediante la PG. La segunda CPU se acopla y es

adaptada.
El sistema funciona de nuevo en el
modo redundante.
12-47
A5E00267698-02
12.7.2 Cambiar el tipo de la memoria de carga
Como memoria de carga hay disponibles los siguientes tipos de tarjeta de memoria:
Tarjeta RAM para la fase de test y de puesta en marcha
Tarjeta tipo FLASH para el almacenamiento duradero del programa de usuario listo
En dicho caso carece de importancia la capacidad de la nueva tarjeta de memoria.
Al cambiar la memoria de esta forma no se transfieren secciones del programa desde la
CPU maestra a la de reserva, sino nicamente el contenido de los bloques no modificados
en el programa de usuario (vase el apartado 7.3.3).
El usuario es responsable de que se cargue el programa de usuario completo en la nueva
memoria de carga.
Situacin inicial
En la PG/ES est disponible la versin actual del programa de usuario como proyecto
STEP 7 modular.
!
Precaucin
No puede utilizarse aqu un programa de usuario cargado desde el sistema de destino.
Tampoco es admisible compilar de nuevo el programa de usuario desde una fuente AWL,
pues entonces todos los bloques obtienen una nueva indicacin de fecha y hora. En tal
caso no se copiara el contenido de los bloques durante la conmutacin maestro/reserva.
12-48
A5E00267698-02
Procedimiento
Ejecute las operaciones siguientes en el orden indicado:
1 Conmute la CPU de reserva a STOP
mediante la PG.
2 Desenchufe la tarjeta de memoria existente
en la CPU de reserva y enchufe otra del
tipo deseado.
La CPU de reserva solicita el borrado total.
3 Borre totalmente la CPU de reserva
mediante la PG.

4 Cargue el programa de usuario y la
configuracin del hardware en la CPU de
reserva.
5 Arranque la CPU de reserva con el

comando de men Sistema de destino >
Estado operativo > Conmutar a CPU
con... configuracin modificada.
La CPU de reserva se acopla, es
adaptada y se convierte en la CPU
maestra.
La CPU hasta ahora maestra pasa a
STOP.
6 Modifique la memoria de la segunda CPU
tal como lo hizo con la primera CPU en el
paso 2.
7 Cargue el programa de usuario y la

configuracin del hardware en la segunda
CPU.
8 Arranque la segunda CPU mediante la PG. La segunda CPU se acopla y es

adaptada.
El sistema funciona de nuevo en el
modo redundante.
Atencin
Si desea utilizar tarjetas flash, puede cargarlas en ellas el programa de usuario y la
configuracin del hardware fuera de las CPUs. Entonces puede prescindirse de los pasos 4
y 7.
Sin embargo, las tarjetas de memoria integradas en ambas CPUs deben haber sido
cargadas en la misma secuencia. Si difiere el orden de los bloques en las memorias de
carga es interrumpido el acoplamiento.
12-49
A5E00267698-02
Descripcin de tarjetas FLASH en un sistema H
Es posible describir una tarjeta flash en un sistema H en estado RUN sin tener que detener
el sistema. Para ello debe hacer que los datos online de la configuracin de hardware y el
programa de usuario de las CPUs coincidan con los datos offline de la estacin de
ingeniera.
Procdase tal como sigue:
1. Ponga la CPU de reserva en estado STOP e inserte la tarjeta flash en la CPU.
2. Efecte un borrado total de la CPU con ayuda de STEP 7.
3. Cargue la configuracin de hardware con STEP 7.
4. Cargue los datos del programa con la funcin de STEP 7 Cargar programa de usuario
en Memory Card. Atencin: Seleccione en el cuadro de dilogo la CPU adecuada.
5. Utilice el cuadro de dilogo Estado operativo para pasar a la CPU con la configuracin
modificada. Se realizar un cambio de CPUs maestra--reserva, donde la CPU con la
tarjeta Flash pasar a ser la CPU maestra. La CPU de reserva estar en STOP.
6. Inserte la tarjeta Flash en la CPU que se encuentre ahora en STOP. Efecte un borrado
total de la CPU con ayuda de STEP 7.
7. Realice ahora el paso 4: Cargue los datos del programa con la funcin de STEP 7
Cargar programa de usuario en Memory Card. Atencin: Seleccione en el cuadro de
dilogo la CPU adecuada.
8. Realice un rearranque en caliente de la CPU de reserva con ayuda del cuadro de dilogo
Estado operativo. El sistema pasar de nuevo al modo Redundante.
Si extrae tarjetas FLASH de un sistema H, se aplicar lo anteriormente descrito sobre la
coherencia de datos online y offline. Adems, el tamao de la memoria RAM disponible no
podr ser menor que el tamao real del programa STEP 7 (STEP 7 Programa > Carpeta de
bloques > Propiedades Bloques).
1. Ponga la CPU de reserva en estado STOP y extraiga la tarjeta flash de la CPU. En caso
necesario, adapte la capacidad de la memoria.
2. Efecte un borrado total de la CPU con ayuda de STEP 7.
3. Cargue la carpeta de bloques con STEP 7.
4. Utilice el cuadro de dilogo Estado operativo para pasar a la CPU con la configuracin
modificada.
5. Extraiga la tarjeta flash de la CPU que ahora se encuentra en STOP. En caso necesario,
adapte la capacidad de la memoria y efecte un borrado total de la CPU.
6. Realice un rearranque en caliente de la CPU de reserva con ayuda del cuadro de dilogo
Estado operativo. El sistema pasar de nuevo al modo Redundante.
12-50
A5E00267698-02
12.8 Reparametrizar un mdulo
En el texto informativo de la ventana Catlogo de hardware se indica qu mdulos
(mdulos de seal y mdulos de funcin) se pueden reparametrizar en funcionamiento En la
hoja de datos tcnicos de cada mdulo se indica su comportamiento.
Atencin
Si cambia parmetros cuya modificacin est prohibida, no se conmutar a la CPU con los
parmetros modificados. En tal caso se registra el evento W#16#5966 en el bfer de
diagnstico. Los parmetros modificados equivocadamente deben reponerse en la
configuracin a sus ltimos valores vigentes.
Seleccione los valores nuevos de forma que sean adecuados tanto para el programa
cargado actualmente como para el nuevo programa de usuario configurado.
Situacin inicial
Procedimiento
Para modificar los parmetros de los mdulos de un sistema H, siga los pasos indicados a
continuacin. Los detalles de cada paso se describen en los apartados correspondientes.
apartado
A Modificar los parmetros offline 12.8.1
B Detener la CPU de reserva 12.8.2
C Cargar la nueva configuracin de hardware en la CPU de reserva 12.8.3
D Conmutar a una CPU con configuracin modificada 12.8.4
E Pasar al modo redundante 12.8.5
Nota
12-51
A5E00267698-02
12.8.1 Paso A: Modificar los parmetros offline
Situacin inicial
Procedimiento
1. En la configuracin de hardware, modifique offline los parmetros del mdulo.
destino.
Resultado
12.8.2 Paso B: Detener la CPU de reserva
Situacin inicial
Procedimiento
el botn STOP.
Resultado
de reserva.
12-52
A5E00267698-02
12.8.3 Paso C: Cargar la nueva configuracin de hardware en la CPU de
reserva
Situacin inicial
Procedimiento
Atencin
autnomo.
Resultado
Los parmetros modificados en la nueva configuracin de hardware de la CPU de reserva
no tendrn an efecto en el servicio actual.
12-53
A5E00267698-02
12.8.4 Paso D: Conmutar a la CPU con configuracin modificada
Situacin inicial
Procedimiento
Resultado
hasta ahora maestra pasa al modo STOP, y el sistema H sigue funcionando en modo
autnomo.
nueva CPU maestra
Periferia conmutada
Mdulos E/S Ya no son explorados por la
CPU.
emiten los valores
configurados.
1)
y
Siguen funcionando
posteriormente, si se cumplen determinadas condiciones. Para ms informacin al respecto,
consulte el apartado 7.4.
valores mayores.
12-54
A5E00267698-02
12.8.5 Paso E: Pasar al modo redundante
Situacin inicial
El sistema H funciona en modo autnomo con los parmetros modificados.
Procedimiento
Resultado
CPU de reserva
CPU maestra
Periferia conmutada
Mdulos E/S Son reparametrizados
1)
y
acoplamiento y la sincronizacin. Para ms informacin al respecto, consulte el
apartado 7.4.
valores mayores.
13-1
A5E00267698-02
Indice del apartado
Apartado Tema Pgina
13.1 Mdulos de sincronizacin para el S7-400H 13-2
13.2 Tendido de cables de fibra ptica 13-6
13.3 Seleccionar los cables de fibra ptica 13-9
13
13-2
A5E00267698-02
13.1 Mdulos de sincronizacin para el S7-400H
Funcin de los mdulos de sincronizacine
Los mdulos de sincronizacin sirven para establecer la comunicacin entre dos CPUs
S7-400H redundantes. Se requieren dos mdulos de sincronizacin por cada CPU. Los
mdulos se unen de dos en dos mediante un cable de fibra ptica.
Las interfaces de sincronizacin pueden sustituirse con la instalacin en marcha, lo cual
supone una ventaja adicional en cuanto a la reparacin de los sistemas H, ya que es posible
subsanar un fallo en la conexin redundante sin tener que parar la instalacin (STOP).
Distancia entre las CPUs S7-400H
Existen dos tipos de mdulos de sincronizacin, a saber:
Referencia Distancia mxima entre las CPUs
6ES7960-1AA04-0XA0 10 m
6ES7960-1AB04-0XA0 10 km
El tiempo de ciclo puede prolongarse an ms si se utilizan cables de sincronizacin largos.
La prolongacin puede ser de hasta un 10% por kilmetro de cable.
Atencin
En un sistema de alta disponibilidad es preciso utilizar 4 mdulos de sincronizacin de un
mismo tipo.
13-3
A5E00267698-02
Disposicin mecnica
LED LINK OK para la puesta en marcha
Interfaz ptica
Figura 13-1 Interfaz de sincronizacin
13-4
A5E00267698-02
!
Precaucin
Pueden producirse lesiones corporales.
La interfaz de sincronizacin contiene un sistema lser y est clasificado como
PRODUCTO LSER DE CLASE 1 segn IEC 60825-1.
Evite el contacto directo con el rayo lser. No abra la carcasa. Observe las informaciones
contenidas en este manual y gurdelo a ttulo de referencia.
CLASS 1 LASER PRODUCT
PRODUCTO LSER DE
CLASE 1
TO EN 60825
LED LINK OK
Durante la puesta en marcha de un sistema de alta disponibilidad, el LED LINK OK del
mdulo de sincronizacin permite comprobar la calidad del enlace entre las CPUs.
LED LINK OK Significado
encendido Enlace correcto.
parpadeante El enlace es inseguro, la seal est fallando.
Compruebe los conectores y los enlaces.
Vigile que los cables de fibra ptica hayan sido tendidos conforme a las reglas
indicadas en el apartado 13.2.
apagado El enlace se ha interrumpido o la intensidad de la luz es insuficiente.
Compruebe los conectores y los enlaces.
Vigile que los cables de fibra ptica hayan sido tendidos conforme a las reglas
indicadas en el apartado 13.2.
OB 84
En modo redundante, el sistema operativo de la CPU llama al OB 84 si se reduce el
rendimiento del acoplamiento de redundancia entre ambas CPUs.
13-5
A5E00267698-02
Interfaces pticas de los mdulos no utilizados
Las interfaces pticas de los mdulos no utilizados deben taparse con tapones con objeto
de proteger la ptica. Los mdulos de sincronizacin se suministran con los tapones
puestos. .
Datos tcnicos
Datos tcnicos 6ES7960-1AA04-0XA0 6ES7960-1AB04-0XA0
Distancia mxima entre las CPUs 10 m 10 km
Tensin de alimentacin 5,1 V, procede de la CPU 5,1 V, procede de la CPU
Consumo de corriente
Longitud de onda del transceiver
ptico
210 mA
850 nm
250 mA
1300 nm
Disipacin del mdulo 1,1 W 1,3 W
Atenuacin mx. del cable de fibra
ptica
7 db 12 db
Diferencia mx. admisible de las
longitudes de cables
9M 50M
Dimensiones An. x Al. x Pr.(mm) 25 x 53 x 140 25 x 53 x 140
Peso 0,065 kg 0,065 kg
13-6
A5E00267698-02
13.2 Tendido de cables de fibra ptica
Introduccin
Los cables de fibra ptica slo pueden ser tendidos por el personal tcnico autorizado.
Respete las leyes y los reglamentos vlidos en relacin con la seguridad en edificios. El
tendido de los cables debe realizarse con el debido esmero, puesto que ste representa la
fuente de errores ms frecuente. Las causas pueden ser:
Inflexin de los cables de fibra ptica debida a radios de flexin demasiado estrechos.
Aplastamiento debido a fuerzas externas, tales como pisadas, aprisionamiento o carga
debida a otros cables pesados.
Extensin excesiva debida a la carga de traccin.
Deterioro debido a cantos afilados, etc.
Radios de curvatura para cable confeccionado
En el tendido los radios de curvatura no deberar ser inferiores a:
55 mm: cerca del enchufe
60 mm (cada vez): al estirarlo
40 mm (una sola vez): tras el tendido
Tendido de cables de fibra ptica para el acoplamiento de sincronizacin del S7-400H
Al tender los cables deber tenerse en cuenta que las dos fibras pticas han de conducirse
siempre por separado. El tendido separado contribuye a aumentar la disponibilidad y a
evitar los posibles dobles defectos, p. ej. en caso de interrumpirse simultneamente las
fibras pticas.
Antes de conectar la fuente de alimentacin, es decir, antes de encender el sistema, los
cables de fibra ptica deben estar enchufados en ambas CPUs porque de lo contrario,
podra ocurrir que ambas CPUs procesen el programa de usuario en calidad de CPU
maestra.
Aseguramiento de calidad local
Compruebe los siguientes puntos antes de tender los cables de fibra ptica:
Se ha suministrado el cable de fibra ptico correcto?
Presenta el producto daos de transporte?
Existe un sitio adecuado para almacenar los cables de fibra ptica antes de tenderlos?
Concuerdan las categoras de los cables y de los componentes de conexin?
13-7
A5E00267698-02
Almacenamiento de los cables de fibra ptica
Si los cables de fibra ptica no se tienden inmediatamente despus de ser suministrados, se
recomienda almacenarlos en un lugar seco y protegido contra influencias mecnicas y
trmicas. Observe la temperatura de almacenamiento admisible. sta se indica en la hoja
de datos tcnicos del cable de fibra ptica. En lo posible, el cable de fibra ptica deber
conservarse en el embalaje original hasta ser tendido.
Tendido abierto, perforacin de muros, canales para cables:
Tenga en cuenta los puntos siguientes al tender cables de fibra ptica:
Los cables de fibra ptica se pueden tender abiertamente si pueden excluirse deterioros
en esas reas (zonas de subida, pozos interiores, salas de distribucin telefnica).
La sujecin se efecta mediante bridas en un perfil soporte (trazado de cables, canales
de rejilla), sin que el cable de fibra ptica sea aplastado por la sujecin correspondiente
(vase Presin).
Antes de tender los cables es preciso achaflanar o redondear los cantos de la
perforacin para evitar que se deteriore el recubrimiento del cable de fibra ptica al
traccionarlo y/o sujetarlo.
El radio de flexin no puede exceder el valor prescrito por el fabricante.
Al cambiar de sentido, el radio de los canales de cable debe corresponder al radio de
flexin prescrito para el cable de fibra ptica.
Traccin
Tenga en cuenta los puntos siguientes en lo relativo a la traccin de los cables de fibra
ptica:
Consulte en la hoja de datos tcnicos del cable de fibra ptica en cuestin, consulte y
observe las fuerzas de traccin permitidas.
No desbobine el cable excesivamente antes de efectuar su traccin.
En lo posible, tienda el cable ptico directamente desde la bobina.
No desenrolle el cable de fibra ptica lateralmente sobre la brida de la bobina (peligro de
torsin).
Al realizar la traccin del cable de fibra ptica, utilice en lo posible una manga de malla
para traccin de cables.
Respete los radios de flexin prescritos al tender el cable.
No utilice grasa ni lubricantes que contengan aceite.
Para facilitar la traccin de los cables de fibra ptica se pueden utilizar los lubricantes
indicados a continuacin:
-- Masa amarilla (Wire-Pulling, lubricante de Klein Tools; 51000)
-- Jabn blando
-- Detergente lavavajillas
-- Talco
-- Detergente para lavar ropa
13-8
A5E00267698-02
Presin
Evite ejercer presin sobre los cables p. ej. debido a una sujecin inadecuada con
abrazaderas o bridas. Asimismo, vigile que no se pisen los cables.
Exposicin al calor
No exponga los cables de fibra ptica directamente a fuentes de calor. Por tanto, no utilice
secadores por aire caliente ni quemadores de gas (como en el caso de las mangueras
encogibles en caliente).
13-9
A5E00267698-02
13.3 Seleccionar los cables de fibra ptica
A la hora de seleccionar los cables de fibra ptica se debern tener en cuenta los siguientes
aspectos y particularidades:
Longitudes necesarias para los cables
Tendido en el interior o exterior de edificios
Se necesita una proteccin especial contra esfuerzo mecnico?
Se necesita una proteccin especial contra roedores?
Es necesario tender un cable exterior directamente en la tierra?
El cable de fibra ptica debe ser estanco al agua?
A qu temperaturas se someter el cable de fibra ptico tras ser tendido?
Cables de hasta 10 m de longitud
El mdulo de sincronizacin 6ES7 960-1AA04-0XA0 puede utilizarse por pares con cables
de fibra ptica de hasta 10 m de longitud.
Tratndose de cables de hasta 10 m, seleccione las especificaciones siguientes:
Fibra multimodo 50/125 o 62,5/125
Latiguillo para interiores
2 cables dplex cruzados por cada sistema de alta disponibilidad
Conector LC-LC
Estos cables estn disponibles en las longitudes siguientes para ser utilizados en los
sistemas de alta disponibilidad:
Tabla 13-1 Cables de fibra ptica para los sistemas de alta disponibilidad
Longitud Referencia
1 m 6ES7960-1AA04-5AA0
2 m 6ES7960-1AA04-5BA0
10 m 6ES7960-1AA04-5KA0
13-10
A5E00267698-02
Cables de hasta 10 km de longitud
El mdulo de sincronizacin 6ES7 960-1AB04-0XA0 puede utilizarse por pares con cables
de fibra ptica de hasta 10 km de longitud.
Observe las reglas siguientes:
Prevea un alivio de traccin suficiente en los mdulos, si va a emplear cables de fibra
ptica de una longitud superior a 10 m.
Respete las condiciones ambientales prescritas para los cables de fibra ptica (radios de
flexin, presin, temperatura, etc.)
Consulte los datos tcnicos de los cables de fibra ptica empleados
(atenuacin, rangos, etc.)
Por lo general es necesario confeccionar especialmente los cables de fibra ptica si su
longitud excede los 10 m. A este efecto, seleccione primero que todo la siguiente
especificacin:
Fibra monomodo 9/125
En distancias cortas (para fines de test y puesta en marcha) tambin pueden utilizarse
los cables disponibles en longitudes de hasta 10 m. Para un uso prolongado slo esta
permitido utilizar los cables con fibras monomodo aqu especificados.
En las tablas siguientes se indican las especificaciones adicionales que dependen de la
aplicacin en cuestin:
Tabla 13-2 Especificaciones de los cables de fibra ptica para interiores
Cableado Componentes necesarios Especificacin
Todo el cableado se
realiza en el interior de
un edificio.
Para el cableado no se
necesita una transicin
del interior al exterior
del edificio.
La longitud de cable
necesaria est
Latiguillo 2 cables dplex por sistema
Conector LC-LC
Hilos cruzados
Observe las especificaciones adicionales que
pudiese exigir su instalacin:
Homologacin UL
Exencin de halgenos
necesaria est
disponible en una sola
pieza. No es necesario
unir tramos de cable a
travs de cajas de
distribucin.
Instalacin sencilla y
completa con cables
confeccionados
Cable de tendido confeccionado Cable de varios hilos (4 hilos por sistema)
Conector LC-LC
Hilos cruzados
Homologacin UL
Exencin de halgenos
13-11
A5E00267698-02
Tabla 13-2 Especificaciones de los cables de fibra ptica para interiores , continuacin
Cableado Especificacin Componentes necesarios
Todo el cableado se
realiza en el interior de
un edificio.
Para el cableado no se
necesita una transicin
del interior al exterior
del edificio.
La longitud de cable
necesaria est
disponible en una sola
pieza. No es necesario
unir tramos de cable a
travs de cajas de
distribucin.
Instalacin sencilla y
completa con cables
confeccionados
En caso necesario, cable de
tendido tambin para interiores
1 cable de 4 hilos por sistema de alta
disponibilidad
Ambas interfaces en un cable
1 o 2 cables de varios hilos juntos
Separacin de las interfaces al tender los
cables para aumentar la disponibilidad
Conector (p. ej. ST o SC) adecuado para
los dems componentes (v. abajo)
Homologacin UL
Exencin de halgenos
Evite empalmar los cables en el campo. Utilice
cables con proteccin/ayuda de traccin
preconfeccionados como ltigo o breakout
con protocolo de medida.
Latiguillo para interiores Conector LC (p. ej. ST o SC) adecuado
para los dems componentes
Instalacin a travs de
cajas de distribucin
Una caja de distribucin/paso
para cada transicin
Los cables y latiguillos se unen a
travs de la caja de distribucin. A
este efecto pueden utilizarse p. ej.
conectores ST o SC. En la
instalacin, tenga en cuenta la
conexin cruzada de CPU a CPU.
Conector (p. ej. ST o SC) adecuado para
los dems componentes
13-12
A5E00267698-02
Tabla 13-3 Especificaciones de los cables de fibra ptica para exteriores
Cableado Componentes necesarios Especificacin
El cableado requiere una
transicin del interior al
exterior del edificio
Cable de tendido
para exteriores
Cable de tendidopara exteriores
disponibilidad
Separacin de las interfaces al tender los cables
para aumentar la disponibilidad
Conector (p. ej. ST o SC) adecuado para los
dems componentes (v. abajo)
Homologacin UL
Exencin de halgenos
Tenga en cuenta otras especificaciones posibles
segn las circunstancias locales:
Proteccin contra esfuerzo mecnico excesivo
Proteccin contra roedores
Proteccin contra agua
Apropiado para el tendido enterrado
Apropiado para los rangos de temperatura
presentes
preconfeccionados como ltigo con protocolo de
medida.
En caso necesario, cable
de tendido tambin para
interiores
disponibilidad
Separacin de las interfaces al tender los cables
para aumentar la disponibilidad
dems componentes (v. abajo)
Homologacin UL
Exencin de halgenos
preconfeccionados como ltigo o breakout con
protocolo de medida.
Latiguillo para interiores Conector LC (p. ej. ST o SC) adecuado para los
dems componentes
13-13
A5E00267698-02
Tabla 13-3 Especificaciones de los cables de fibra ptica para exteriores , continuacin
Cableado Especificacin Componentes necesarios
El cableado requiere una
transicin del interior al
exterior del edificio
Una caja de
distribucin/paso para
cada transicin
Los cables y latiguillos se
unen a travs de la caja de
distribucin. A este efecto
pueden utilizarse p. ej.
conectores ST o SC.
En la instalacin, tenga en
cuenta la conexin cruzada
de CPU a CPU.
dems componentes
S7-400 con CPU 414-4H (bastidor 1) S7-400 con CPU 414-4H (bastidor 0)
Latiguillo
(dplex) p. ej.
LC SC/ST
mx. 10 km
Cable de tendido
(para interiores/exteriores)
Caja de distribucin p.
ej. con acoplamientos
SC o ST
Latiguillo
(dplex) p. ej.
LC SC/ST
Caja de distribucin
p. ej. con acopla-
mientos SC o ST
En caso necesario, otras cajas de distribu-
cin (p. ej. con acoplamientos SC o ST)
para obtener la longitud total de la conexin
Figura 13-2 Instalar cables de fibra ptica a travs de cajas de distribucin
13-14
A5E00267698-02
14-1
A5E00267698-02
Tiempos de ciclo y de respuesta del S7-400
En el presente captulo se describe la composicin de los tiempos de ciclo y de respuesta
del S7-400.
Utilizando una PG se puede leer el tiempo de ciclo del programa de usuario en la CPU
correspondiente (consulte a este respecto el manual Configurar el hardware y la
comunicacin con STEP 7 V5.3 o superior).
Con ayuda de ejemplos se muestra cmo calcular el tiempo de ciclo.
Un parmetro muy importante a la hora de observar un proceso es el tiempo de respuesta.
En el presente captulo se describe detalladamente cmo calcularlo. Si se utiliza una
CPU 41x-H como maestro en la red PROFIBUS DP, es necesario tener en cuenta adems
los tiempos de ciclo (consulte el apartado 14.5).
Indice del apartado
Apartado Tema Pgina
14.1 Tiempo de ciclo 14-2
14.2 Calcular el tiempo de ciclo 14-4
14.3 Tiempos de ciclo diferentes 14-8
14.4 Carga por comunicacin 14-10
14.5 Tiempo de respuesta 14-13
14.6 Calcular los tiempos de ciclo y de respuesta 14-19
14.7 Ejemplos de clculo de los tiempos de ciclo y de respuesta 14-20
14.8 Tiempo de respuesta a alarmas 14-23
14.9 Ejemplo de clculo para el tiempo de respuesta a alarmas 14-25
14.10 Reproducibilidad de alarmas de retardo y alarmas cclicas 14-26
Si desea obtener ms informaciones sobre los siguientes tiempos de ejecucin, consulte la
lista de operaciones del S7-400. En ella encontrar todas las instrucciones de STEP 7
procesables por las respectivas CPUs con sus tiempos de ejecucin, as como todos los
SFCs/SFBs integrados en las CPUs y las funciones IEC ejecutables en STEP 7 con sus
tiempos de ejecucin.
14
14-2
A5E00267698-02
14.1 Tiempo de ciclo
En este apartado se exponen la composicin del tiempo de ciclo y la forma de calcular el
mismo.
Definicin del tiempo de ciclo
El tiempo de ciclo es el perodo que requiere el sistema operativo para procesar un ciclo de
programa es decir, el ciclo de un OB 1 as como todas las secciones del programa y
actividades del sistema que interrumpen dicho ciclo.
Este tiempo es supervisado.
Modelo de segmentos de tiempo
La ejecucin cclica del programa y, por consiguiente, tambin el procesamiento del
programa de usuario se llevan a cabo en segmentos de tiempo. Para mostrar mejor las
distintas operaciones, se parte del supuesto de que cada segmento de tiempo dura
exactamente 1 ms.
Imagen del proceso
Para que la CPU disponga de una imagen coherente de las seales del proceso durante la
ejecucin cclica del programa, stas son ledas o escritas antes de la ejecucin del
programa. A partir de ahora, cuando la CPU activa las reas de entradas (E) y salidas (S)
durante la ejecucin del programa, no accede directamente a los mdulos de seales, sino
al rea de memoria interna de la CPU donde se encuentra la imagen de las
entradas/salidas.
14-3
A5E00267698-02
Desarrollo de la ejecucin cclica del programa
En la tabla y la figura siguientes se exponen las distintas fases de la ejecucin cclica del
programa.
Tabla 14-1 Ejecucin cclica del programa
Paso Proceso
1 El sistema operativo inicia el tiempo de vigilancia del ciclo.
2 La CPU escribe los valores de la imagen del proceso de las salidas en los mdulos de
salida.
3 La CPU lee el estado de las entradas en los mdulos de entrada y actualiza la imagen
de proceso de las entradas.
4 La CPU procesa el programa de usuario en segmentos de tiempo y ejecuta las
operaciones incluidas en el programa.
5 Al final de un ciclo, el sistema operativo ejecuta las tareas pendientes, p. ej. cargar y
eliminar bloques.
6 Si hubiera transcurrido mientras tanto el tiempo de ciclo mnimo configurado, la CPU
retorna a continuacin al principio del ciclo y reinicia la vigilancia del tiempo de ciclo.
Elementos del tiempo de ciclo
PCC (SiOp)
Programa de usuario
PAE
PAA
PAA: imagen de proceso de las salidas
PAE: imagen de procesode las entradas
PCC: punto de control del ciclo
SiOp: sistema operativo
Segmentos de tiempo (1 ms c/u)
Segmento de tiempo (1 ms)
Programa de usuario
Sistema operativo
T
i
e
m
p
o
d
e
c
i
c
l
o
Figura 14-1 Elementos y composicin del tiempo de ciclo
14-4
A5E00267698-02
14.2 Calcular el tiempo de ciclo
Prolongacin del tiempo de ciclo
Los factores indicados a continuacin prolongan el tiempo de ciclo de un programa de
usuario:
el tratamiento de alarmas controlado por tiempo
el tratamiento de alarmas de proceso (consulte tambin el apartado 14.8)
el diagnstico y el tratamiento de errores (consulte tambin el apartado 14.9)
la comunicacin va MPI y a travs de CPs conectados al bus K
(p. ej. ETHERNET, PROFIBUS, DP); esto ya va incluido en la carga por comunicacin)
ciertas funciones especiales, como observar y forzar variables
o el estado de los bloques
la transferencia y el borrado de bloques, as como la compresin de la memoria del
programa de usuario
Factores de influencia
En la tabla siguiente se muestran los factores que influyen en el tiempo de ciclo.
Tabla 14-2 Factores de influencia en el tiempo de ciclo
Factores Observacin
Tiempo de transferencia para
la imagen del proceso de las
salidas (PAA) y la imagen del
proceso de las entradas
(PAE)
Consulte la tabla 14-5
Tiempo de ejecucin del
programa de usuario
Este valor se calcula a partir de los tiempos de ejecucin de las
distintas operaciones (consulte la lista de operaciones del S7-400).
Particularidad de la CPU 417-4H (consulte la tabla 14-5).
Tiempo de ejecucin del
sistema operativo en el punto
de control del ciclo
Consulte la tabla 14-6
Prolongacin del tiempo de
ciclo debida a la
comunicacin
La mxima carga del ciclo admisible debida a la comunicacin se
parametriza en % en STEP 7 (manual Programar con STEP 7).
Consulte el apartado 14.4.
Carga del tiempo de ciclo por
alarmas
Las alarmas pueden interrumpir en todo momento el programa de
usuario. Consulte la tabla 14-7
14-5
A5E00267698-02
Actualizacin de la imagen del proceso
En la tabla siguiente figuran los tiempos de la CPU para la actualizacin de la imagen del
proceso (tiempo de transferencia de la imagen del proceso). Los tiempos que se indican son
valores ideales que pueden prolongarse debido a alarmas o a la comunicacin de la CPU.
El tiempo de transferencia para la actualizacin de la imagen del proceso se calcula como
sigue:
K + proporcin del aparato central (de la fila A de la tabla siguiente)
+ proporcin del aparato de ampliacin con acoplamiento local (de la fila B)
+ proporcin del aparato de ampliacin con acoplamiento remoto (de la fila C)
+ proporcin a travs de la interfaz DP integrada (de la fila D)
+ proporcin de datos coherentes a travs de la interfaz DP integrada (de la fila E1)
+ proporcin de datos coherentes a travs de la interfaz DP externa (de la fila E2)
= Tiempo de transferencia para la actualizacin de la imagen de proceso
Las tablas siguientes contienenlos diversos componentes del tiempo de transferencia para
la actualizacin de la imagen de proceso (tiempo de transferencia de imagen de proceso).
Los tiempos que se indican son valores ideales que pueden prolongarse debido a alarmas
o a la comunicacin de la CPU.
Tabla 14-3 Proporciones del tiempo de transferencia de la imagen de proceso, CPU 414-4H
Proporciones
n = Nmero de bytes de la imagen del proceso
m= Nmero de accesos a la imagen del proceso
*)
k= Nmero de reas coherentes de la imagen del proceso
CPU 414-4H
Modo autnomo
CPU 414-4H
Modo redundante
K Carga base 17 s 18 s
A
**)
En el aparato central
Leer byte/palabra/palabra doble
Escribir byte/palabra/palabra doble
(m * 18 + n * 1,9) s
(m * 11 + n * 1,9) s
(m * 26 + n* 1,9) s
(m * 17 + n * 1,9) s
B
**)
En el aparato de ampliacin con acoplamiento local
(m *17 + n * 5) s
(m * 11 + n * 5) s
(m * 26 + n * 5) s
(m * 17 + n * 5) s
C
**)
***)
En el aparato de ampliacin con acoplamiento remoto
(m * 14 + n * 12) s
(m * 7 + n * 12) s
(m * 23 + n * 12) s
(m * 13 + n * 12) s
A En el rea DP para la interfaz DP integrada
(m * 17 + n * 0,1) s
(m * 11 + n * 0,1) s
(m * 30 + n * 0,1) s
(m * 22 + n * 0,1) s
E1 Datos coherentes en la imagen de proceso para la interfaz DP
integrada
Leer datos
Escribir datos
(k * 43 + n * 0,1) s
(k * 37 + n * 0,1) s
(k * 175 + n * 0,6)s
(k * 155 + n * 0,1)s
externa (CP 443-5 extended)
Leer datos
Escribir datos
(k * 41 + n * 3,4) s
(k * 35 + n * 2) s
(k * 175 + n * 4)s
(k * 155 + n * 2)s
*)
Los datos de un mdulo se actualizan con el nmero mnimo de accesos.
(Ejemplo: tratndose de 8 bytes hay dos accesos a palabras dobles; tratndose de 16 Bytes, 4 accesos a
palabras dobles.)
**)
Tratndose de perifricos que se conecten en el aparato central o en el de ampliacin,
el valor indicado contiene el tiempo de ejecucin del mdulo de periferia
***)
Medido con un IM460--3 y un IM461--3 con un acoplamiento de 100 m de longitud
14-6
A5E00267698-02
Tabla 14-4 Proporciones del tiempo de transferencia de la imagen de proceso, CPU 417-4H
Proporciones
n = Nmero de bytes de la imagen del proceso
m= Nmero de accesos a la imagen del proceso
*)
k= Nmero de reas coherentes de la imagen del proceso
CPU 417-4H
Modo autnomo
CPU 417-4H
Modo redundante
K Carga base 9 s 10 s
A
**)
En el aparato central
(m * 10 + n * 1,8) s
(m * 6 + n * 1,7) s
(m * 15 + n* 1,9) s
(m * 9 + n * 1,8) s
B
**)
En el aparato de ampliacin con acoplamiento local
(m * 10 + n * 5) s
(m * 6 + n * 5) s
(m * 14 + n * 5) s
(m * 9 + n * 5) s
C
**)
***)
En el aparato de ampliacin con acoplamiento remoto
(m * 6 + n * 12) s
(m * 3 + n * 12) s
(m * 11 + n * 12) s
(m * 6 + n * 12) s
A En el rea DP para la interfaz DP integrada
(m * 10 + n * 0,1) s
(m * 6 + n * 0,1) s
(m * 16 + n * 0,1) s
(m * 12 + n * 0,1 s
integrada
Leer datos
Escribir datos
(k * 25 + n * 0,1) s
(k * 20 + n * 0,1) s
(k * 100 + n * 0,2)s
(k * 86 + n * 0,1)s
externa (CP 443-5 extended)
Leer datos
Escribir datos
(k * 24 + n * 2,7) s
(k * 22 + n * 1,8) s
(k * 100 + n * 3)s
(k * 91 + n * 1,9)s
*)
Los datos de un mdulo se actualizan con el nmero mnimo de accesos.
(Ejemplo: tratndose de 8 bytes hay dos accesos a palabras dobles; tratndose de 16 Bytes, 4 accesos a
palabras dobles.)
**)
Tratndose de perifricos que se conecten en el aparato central o en el de ampliacin,
el valor indicado contiene el tiempo de ejecucin del mdulo de periferia
***)
Medido con un IM4603 y un IM4613 con un acoplamiento de 100 m de longitud
Prolongacin del ciclo en la CPU 41x-4H
Adems, en la CPU 41x-4H es preciso multiplicar el tiempo de ciclo calculado con un factor
especfico de la CPU. Dicho factor se indica en la tabla siguiente:
Tabla 14-5 Tiempo de ejecucin del programa de usuario en la CPU 41x-4H
Proceso CPU 414-4H
Modo autnomo
CPU 414-4H
Modo redundante
CPU 417-4H
Modo autnomo
CPU 417-4H
Modo redundante
Factor 1,04 1,2 1,05 1,2
Si se utilizan cables de sincronizacin largos, el tiempo de ciclo puede prolongarse an ms.
La prolongacin puede ser de hasta un 10% por kilmetro de cable.
14-7
A5E00267698-02
Tiempo de ejecucin del sistema operativo en el punto de control del ciclo
En la tabla siguiente figuran los tiempos de ejecucin del sistema operativo en el punto de
control del ciclo de las CPUs.
Tabla 14-6 Tiempo de ejecucin del sistema operativo en el punto de control del ciclo
Proceso CPU 414-4H
Modo
autnomo
CPU 414-4H
Modo redun-
dante
CPU 417-4H
Modo
autnomo
CPU 417-4H
Modo redun-
dante
Control del ciclo en el punto de control 301 1588 s
317 s
779 3262 s
908 s
163 - 1055 s
214 s
479 1765 s
527 s
Prolongacin del ciclo por intercalacin de alarmas
Tabla 14-7 Prolongacin del ciclo por intercalacin de alarmas
CPU Alarma
de
proceso
Alarma de
diagnstico
Alarma
horaria
Alarma de
retardo
Alarma
cclica
Error de
programacin
/ de acceso a
la periferia
Error
asncrono
CPU 414-4 H
Modo
autnomo
391 s 406 s 349 s 269 s 296 s 147 s / 167 s 370 s
CPU 414-4 H
Modo
redundante
768 s 656 s 730 s 654 s 702 s 439 s / 274 s 1020 s
CPU 417-4 H
Modo
autnomo
269 s 279 s 220 s 185 s 233 s 89 s / 102 s 367 s
CPU 417-4 H
Modo
redundante
621 s 563 s 455 s 415 s 440 s 246 s / 149 s 738 s
A esta prolongacin tiene que agregarse el tiempo de ejecucin del programa en el nivel de
alarmas.
Si se intercalan varias alarmas, se suman los respectivos tiempos.
14-8
A5E00267698-02
14.3 Tiempos de ciclo diferentes
El tiempo de ciclo (T
cic
) no tiene la misma duracin para cada ciclo. La figura siguiente
muestra los diferentes tiempos de ciclo T
cic1
y T
cic2
. T
cic2
es mayor que T
cic1
porque elOB 1
procesado cclicamente es interrumpido por un OB de alarma horaria (en este caso: OB 10).
Ciclo actual Ciclo siguiente
OB10
t
OB1
PAA
actuali-
cic 1
zar
PAE
actuali-
zar
PCC OB1
PAA
actuali-
zar
PAE
actuali-
zar
PCC OB1
cic 2 t
Ciclo subsiguiente
PAA
actuali-
zar
PAE
actuali-
zar
Figura 14-2 Tiempos de ciclo diferentes
Otro motivo que origina la diversidad de duracin de los tiempos de ciclo es el hecho de que
el tiempo de procesamiento de los bloques (p. ej. OB 1) puede variar debido a los siguientes
factores:
instrucciones condicionadas,
llamadas de bloque condicionadas,
rutas de programa diferentes,
bucles, etc.
Tiempo de ciclo mximo
STEP 7 permite modificar el tiempo de ciclo mximo predeterminado (tiempo de vigilancia
de ciclo). Una vez transcurrido dicho tiempo, se llama al OB 80, pudiendo determinar cmo
debe reaccionar la CPU a ese error cronolgico. Si no se redispara el tiempo de ciclo con la
SFC 43, el OB 80 duplica el tiempo de ciclo durante la primera llamada. En este caso,
durante la segunda llamada del OB 80, la CPU pasa a STOP.
Si la memoria de la CPU no contiene el OB 80, la CPU pasa a STOP.
Tiempo de ciclo mnimo
En STEP 7 se puede ajustar un tiempo de ciclo mnimo para una CPU. Esto resulta
adecuado cuando
los intervalos de tiempo transcurridos entre los inicios del procesamiento del programa
del OB1 (ciclo libre) deben ser prcticamente idnticos, o bien
debido a la breve duracin del tiempo de ciclo, la actualizacin de las imgenes de
proceso se ejecuta con una frecuencia innecesaria.
14-9
A5E00267698-02
Ciclo actual
Ciclo siguiente
OB10
OB40
t
t mn
t mx
t
esp
OB1
de las salidas de las entradas de las salidas
Tmn
Tcic
Tesp
Act
imag
de
= Tiempo de ciclo mnimo ajustable
= Tiempo de ciclo
= Diferencia entre T mn y el tiempo de ciclo real; durante este tiempo pueden
cic
Reserva
CP = Clase de prioridad
CP16
CP07
CP01
CP29
(=CP0,29)
Tmx = Tiempo de ciclo mximo ajustable
PCC OB1
Actualizacin
de la imagen
del proceso
Actualizacin
de la imagen
del proceso
Actualizacin
de la imagen
del proceso
procesarse las alarmas presentes u otras tareas del punto de control del ciclo (PCC)
Figura 14-3 Tiempo de ciclo mnimo
El tiempo de ciclo real equivale a la suma de T
cic
y T
esp
. Por consiguiente, es siempre mayor
o igual que T
mn.
14-10
A5E00267698-02
14.4 Carga por comunicacin
El sistema operativo de la CPU ofrece continuamente a la comunicacin el porcentaje de la
potencia de procesamiento total de la CPU que se ha configurado (tcnica de segmentos de
tiempo). Si no se requiere dicha potencia de procesamiento para la comunicacin, queda
disponible para el tratamiento restante.
En la configuracin del hardware se puede ajustar la carga por la comunicacin entre el 5 %
y el 50 %. Por defecto est ajustado el valor 20 %.
Este porcentaje se debe considerar un valor medio, es decir, en un segmento de tiempo, el
porcentaje de comunicacin puede superar considerablemente el 20 %. A su vez, la cuota
de comunicacin en el prximo segmento de tiempo tiene un porcentaje menor o incluso
igual a 0 %.
Esta relacin se expresa tambin mediante la frmula siguiente:
100
100 carga por comunicacin configurada en %
Tiempo
de ciclo real
= tiempo de ciclo x
Redondear el resultado al prximo nmero entero
Figura 14-4 Frmula: influencia ejercida por la carga por comunicacin
Coherencia de los datos
El programa de usuario es interrumpido para procesar la comunicacin. La interrupcin
puede tener lugar tras cada instruccin. Estas peticiones de comunicacin pueden modificar
los datos del usuario. Debido a ello no se puede garantizar la coherencia de los datos a lo
largo de varios accesos.
Si desea garantizar una coherencia que abarque ms de una sola instruccin, consulte el
captulo Datos coherentes
Segmentodetiempo (1ms)
Programa de usuario
Funciones decomunicacin
Sistema operativo
Cuota parametrizable
entre 5 % y 50 %
Interrupcin del
programa de usuario
Figura 14-5 Fraccionamiento de un segmento de tiempo
De la proporcin restante, el sistema operativo requiere una parte para tareas internas. Esta
parte seconsidera en el factor indicado en la tabla 14-5 .
14-11
A5E00267698-02
Ejemplo de carga por comunicacin del 20 %
En la configuracin del hardware se ha programado una carga por comunicacin del 20 %.
El tiempo de ciclo calculado es de 10 ms.
Por lo tanto, un 20 % de carga por comunicacin supone que, de cada segmento de tiempo,
se destina un promedio de 200 s para la comunicacin y 800 s para el programa
deusuario. Por lo tanto, la CPU requiere 10 ms / 800 s = 13 segmentos de tiempo para
procesar un ciclo. En consecuencia, el tiempo de ciclo real equivale a 13 segmentos de
tiempo de 1 ms = 13 ms si la CPU aprovecha enteramente la carga por comunicacin
configurada.
Es decir, una comunicacin del 20 % no prolonga el ciclo linealmente en 2 ms, sino en 3 ms.
Ejemplo de carga por comunicacin del 50 %
En la configuracin del hardware se ha programado una carga por comunicacin del 50 %.
El tiempo de ciclo calculado es de 10 ms.
Esto supone que, de cada segmento de tiempo, se destinan 500 s para el ciclo. Por lo
tanto, la CPU requiere 10 ms / 500 s = 20 segmentos de tiempo para procesar un ciclo.
En consecuencia, el tiempo de ciclo real equivale a 20 ms si la CPU aprovecha enteramente
la carga por comunicacin configurada.
Por lo tanto, un de carga por comunicacin supone que, de cada segmento de tiempo, se
destinan 500 s para la comunicacin y 500 s para el programa de usuario. Por lo tanto, la
CPU requiere 10 ms / 500 s = 20 segmentos de tiempo para procesar un ciclo. En
consecuencia, el tiempo de ciclo real equivale a 20 segmentos de tiempo de 1 ms = 20 ms
si la CPU aprovecha enteramente la carga por comunicacin configurada.
De este modo, la comunicacin del 50 % no prolonga el ciclo linealmente en 5 ms, sino en
10 ms (el tiempo de ciclo calculado se duplica).
14-12
A5E00267698-02
Dependencia entre el tiempo de ciclo real y la carga por comunicacin
En la figura siguiente se expone la dependencia no lineal entre el tiempo de ciclo real y la
carga por comunicacin. Hemos elegido como ejemplo un tiempo de ciclo de 10 ms.
La carga por comunicacin puede ajustarse
en esta rea
0% 10% 20% 30% 40% 50%
60%
Tiempo de ciclo
10 ms
20 ms
25 ms
15 ms
5 ms
30 ms
5%
Figura 14-6 Dependencia entre el tiempo de ciclo y la carga por comunicacin
Otras repercusiones en el tiempo de ciclo real
Debido a la prolongacin del tiempo de ciclo mediante el porcentaje de comunicacin, se
producen desde un punto de vista estadstico ms eventos asncronos dentro de un
ciclo del OB 1 (p. ej. alarmas). Ello prolonga adicionalmente el ciclo del OB 1. Esta
prolongacin depende de la cantidad de eventos que ocurren en cada ciclo del OB 1 y del
tiempo que dura su procesamiento.
Observaciones
Compruebe cmo repercute en el servicio de la instalacin el reajuste del parmetro
Carga del ciclo por la comunicacin.
Hay que tener en cuenta la carga por comunicacin al configurar el tiempo de ciclo
mximo, de lo contrario, se producirn errores de tiempo.
Recomendaciones
En lo posible, utilice el valor preajustado.
Aumente el valor tan slo si la CPU se utiliza ms que todo para fines de comunicacin y
el programa de usuario no es de duracin crtica. En los dems casos slo debera
reducir el valor.
14-13
A5E00267698-02
14.5 Tiempo de respuesta
Definicin del tiempo de respuesta
El tiempo de respuesta es el lapso que transcurre desde que se detecta una seal de
entrada hasta que cambia el estado de la seal de salida asociada a la misma.
Margen de fluctuacin
El tiempo de respuesta real est comprendido entre un tiempo de respuesta mnimo y uno
mximo. Al configurar la instalacin, cuente siempre con el tiempo de respuesta mximo.
A continuacin se describen el tiempo de respuesta mnimo y el mximo, con objeto de
explicar mejor su margen de fluctuacin.
Factores
El tiempo de respuesta depende del tiempo de ciclo y de los factores siguientes:
Retardo de las entradas y las salidas
Tiempos de ciclo DP adicionales en la red PROFIBUS--DP
Procesamiento en el programa de usuario
Retardo de las entradas/salidas
Segn el mdulo en cuestin, es necesario considerar los siguientes tiempos de retardo:
para entradas digitales:
el tiempo de retardo de entrada
para entradas digitales aptas para alarmas:
el tiempo de retardo de entrada +
el tiempo de preparacin interno del mdulo
para salidas digitales: tiempos de retardo despreciables
para salidas de rel: tiempos de retardo tpicos de 10 ms a 20 ms.
El retardo de las salidas de rel depende, entre otros, de
la temperatura y la tensin.
para entradas analgicas:
el tiempo de ciclo de la entrada analgica
para salidas analgicas:
el tiempo de respuesta para la salida analgica
Estos tiempos de retardo figuran en los datos tcnicos de los mdulos de seales.
14-14
A5E00267698-02
Tiempos de ciclo DP en la red PROFIBUS--DP
Si se ha configurado una red PROFIBUS--DP mediante STEP 7, STEP 7 calcula el tiempo
de ciclo DP tpico previsto. De esta manera, podr visualizar el tiempo de ciclo DP de la
configuracin en la PG en los parmetros de bus.
En la figura siguiente se expone una vista de conjunto del tiempo de ciclo DP. En este
ejemplo se presupone que cada esclavo DP tiene un promedio de 4 bytes de datos.
Cantidad de esclavos DP
6 ms
4 ms
2 ms
1 2 4 8 16 32
Velocidad de transferencia: 12 MBit/s
Velocidad de transferencia: 1,5 MBit/s
1 ms
3 ms
5 ms
7 ms
Intervalo mn.
del esclavo
64
Tiempo
de
rotacin
17 ms
Figura 14-7 Tiempos de ciclo DP en la red PROFIBUS--DP
Si se utiliza una red PROFIBUS--DP con varios maestros, deber tener en cuenta el tiempo
de ciclo DP para cada uno de ellos. Ello significa que es necesario calcular por separado el
tiempo por cada maestro y sumar los tiempos.
14-15
A5E00267698-02
Tiempo de respuesta mnimo
La figura siguiente muestra bajo qu condiciones se alcanza el tiempo de respuesta ms
breve.
Inmediatamente antes de cargarse la PAE cambia el estado de la
entrada observada. Por tanto, el cambio de la seal de entrada slo
se considera en la PAE.
El programa de usuario procesa aqu la modificacin de la seal de
entrada.
Aqu se transfiere a las salidas la reaccin del programa de usuario a
la modificacin de la seal de entrada.
T
i
e
m
p
o
d
e
r
e
s
p
u
e
s
t
a
Retardo de las entradas
Retardo de las salidas
PCC (SiOp)
Programa
de usuario
PAE
PAA
PAA
PCC (SiOp)
Figura 14-8 Tiempo de respuesta mnimo
Clculo
El tiempo de respuesta (mnimo) comprende:
1 tiempo de transferencia de imagen de proceso de las entradas +
1 tiempo de transferencia de imagen de proceso de las salidas +
1 tiempo de ejecucin del programa +
1 tiempo de ejecucin del sistema operativo en el PCC +
Esto corresponde a la suma del tiempo de ciclo y el retardo de las entradas y salidas.
Nota
Si la CPU y el mdulo de seales no se encuentran en el aparato central, es preciso
agregar el doble del tiempo de ejecucin del telegrama esclavo DP (incl. el procesamiento
en elmaestro DP).
14-16
A5E00267698-02
Tiempo de respuesta mximo
La figura siguiente muestra cundo se presenta el tiempo de respuesta mximo.
Durante la carga de la PAE cambia el estado de la entrada
observada. El cambio de la seal de entrada ya no se
considera en la PAE.
El cambio de la seal de entrada se considera aqu en la
PAE.
El programa de usuario procesa aqu la modificacin de la
seal de entrada.
Aqu se transfiere a las salidas la reaccin del programa de
usuario a la modificacin de la seal de entrada.
T
i
e
m
p
o
d
e
r
e
s
p
u
e
s
t
a
Retardo de las entradas
+ tiempo de ciclo DP en el PROFIBUS DP
Retardo de las salidas
+ tiempo de ciclo DP en el PROFIBUS DP
PCC (SiOp)
Programa
de usuario
PAE
PAA
PAA
PCC (SiOp)
PCC (SiOp)
Programa
de usuario
PAE
PAA
Figura 14-9 Tiempo de respuesta mximo
Clculo
El tiempo de respuesta (mximo) comprende:
2 tiempo de transferencia de imagen de proceso de las entradas +
2 tiempo de transferencia de imagen de proceso de las salidas +
2 tiempo de ejecucin del sistema operativo +
2 tiempo de ejecucin del programa +
2 tiempo de ejecucin del telegrama esclavo DP (incl. procesamiento en maestro DP)
+
Esto corresponde a la suma del doble del tiempo de ciclo y el retardo de las entradas y
salidas, as como el doble del tiempo de ciclo DP.
14-17
A5E00267698-02
Accesos directos a la periferia
Es posible acortar los tiempos de respuesta mediante accesos directos a la periferia desde
el programa de usuario. Por ejemplo con:
L PEB o
T PAW.
se pueden eludir en parte los tiempos de respuesta antedichos.
Reduccin del tiempo de respuesta
De esta manera se reduce el mximo tiempo de respuesta a
Tiempo de ejecucin del programa de usuario (que puede ser interrumpido por el
procesamiento de alarmas de mayor prioridad)
Tiempo de ejecucin de los accesos directos
2 x tiempo de rotacin de DP
En la tabla siguiente figuran los tiempos de ejecucin y las instrucciones de acceso directo
de las CPUs a mdulos de periferia. Los tiempos indicados constituyen valores ideales.
Tabla 14-8 Accesos directos de las CPUs a mdulos de periferia
Tipo de acceso CPU 414-4H
Modo autnomo
CPU 414-4H
Modo redundante
CPU 417-4H
Modo autnomo
CPU 417-4H
Modo redundante
Leer byte
Leer palabra
Leer palabra doble
Escribir byte
Escribir palabra
Escribir palabra doble
33,3 s
36,2 s
40,0 s
32,4 s
35,4 s
37,9 s
76,3 s
79,7 s
84,4 s
77,3 s
80,6 s
83,6 s
20,4 s
22,6 s
26,0 s
19,9 s
22,0 s
24,6 s
45,7 s
47,3 s
50,6 s
46,1 s
48,2 s
50,6 s
Tabla 14-9 Accesos directos de las CPUs a mdulos de periferia en el aparato de ampliacin con acoplamiento
local
Tipo de acceso CPU 41x-4H
Modo autnomo
CPU 41x-4H
Modo redundante
CPU 41x-4H
Modo autnomo
CPU 41x-4H
Modo redundante
Leer byte
Leer palabra
Leer palabra doble
Escribir byte
Escribir palabra
36,8 s
43,2 s
54,0 s
35,7 s
41,9 s
51,0 s
78,9 s
82,9 s
96,7 s
79,1 s
83,6 s
96,0 s
23,8 s
29,6 s
40,0 s
23,0 s
28,4 s
37,6 s
46,9 s
52,7 s
64,8 s
47,2 s
52,5 s
63,5 s
14-18
A5E00267698-02
Tabla 14-10 Accesos directos de las CPUs a mdulos de periferia en el aparato de ampliacin con acoplamiento
remoto
Tipo de acceso CPU 41x-4H
Modo autnomo
CPU 41x-4H
Modo redundante
CPU 41x-4H
Modo autnomo
CPU 41x-4H
Modo redundante
Leer byte
Leer palabra
Leer palabra doble
Escribir byte
Escribir palabra
40,5 s
53,3 s
77,3 s
39,2 s
52,1 s
74,3 s
80,2 s
93,3 s
120,0 s
81,0 s
93,9 s
119,5 s
27,4 s
39,8 s
63,4 s
26,7 s
38,7 s
60,9 s
50,5 s
62,8 s
88,0 s
50,7 s
62,7 s
86,8 s
Los tiempos mencionados son tiempos de ejecucin de la CPU y son vlidos, siempre que
no se indique lo contrario, para los mdulos de seales en el aparato central.
Nota
Tambin se pueden obtener breves tiempos de respuesta utilizando alarmas de proceso
(consulte el apartado 14.8).
14-19
A5E00267698-02
14.6 Calcular los tiempos de ciclo y de respuesta
Tiempo de ciclo
1. Utilizando la lista de operaciones, determine el tiempo de ejecucin del programa de
usuario.
2. Calcule y aada el tiempo de transferencia para la imagen del proceso. Los respectivos
valores orientativos se indican en las tablas 14-3 y 14-4.
3. Agregue el tiempo de ejecucin en el punto de control del ciclo. Los respectivos valores
orientativos se indican en la tabla 14-6.
4. Multiplique el valor calculado con el factor de la tabla 14-5.
El resultado obtenido equivaldr al tiempo de ciclo.
Prolongacin del tiempo de ciclo debido a la comunicacin y a las alarmas
5. Multiplique el resultado por el factor siguiente::
100
100 carga por comunicacin configurada en %
6. Utilizando la lista de operaciones, calcule el tiempo de ejecucin de las secciones del
programa procesadoras de alarmas. Aada el valor correspondiente de la tabla 14-7.
Multiplique este valor por el factor obtenido en el paso 4.
Aada este valor al tiempo de ciclo terico tantas veces como la alarma sea activada en
efecto/probablemente durante el tiempo de ciclo.
El resultado obtenido equivaldr aproximadamente al tiempo de ciclo real. Anote este
resultado.
Tabla 14-11 Ejemplo de clculo del tiempo de respuesta
Tiempo de respuesta mnimo Tiempo de respuesta mximo
7. Calcule e incluya ahora los retardos de
las salidas y entradas, as como (si fuese
i ) l ti d i l DP l d
7. Multiplique el tiempo de ciclo real por el
factor 2. y
necesario) los tiempos de ciclo DP en la red
PROFIBUS DP.
8. Calcule e incluya ahora los retardos de
las salidas y entradas, as como los tiempos
de ciclo DP en la red PROFIBUS DP.
8. El resultado obtenido equivaldr al
tiempo de respuesta mnimo.
9. El resultado obtenido equivaldr al
tiempo de respuesta mximo.
14-20
A5E00267698-02
14.7 Ejemplos de clculo de los tiempos de ciclo y de respuesta
Ejemplo I
Se dispone de un S7--400 configurado con los siguientes mdulos en el aparato central:
una CPU 414-4H en modo redundante
2 mdulos de entradas digitales SM 421; DI 32DC 24 V (4 bytes respectivamente en
PA)
2 mdulos de salidas digitales SM 422; DO 32DC 24 V/0,5A (4 bytes respectivamente
en PA)
Programa de usuario
Segn la lista de operaciones, el tiempo de ejecucin del programa de usuario es 15 ms.
Clculo del tiempo de ciclo
En este ejemplo se obtiene el tiempo de ciclo a base de los tiempos siguientes:
Puesto que el factor especfico de la CPU es 1, 2el tiempo de ejecucin del programa de
usuario es:
aprox. 18,0 ms
Tiempo de transferencia de la imagen del proceso
Imagen de proceso: 26 s + 16 bytes1,4 s = aprox. 0,05 ms
Tiempo de ejecucin delsistema operativo en el punto de control del ciclo:
aprox. 0,96 ms
El tiempo de ciclo se obtiene sumando los tiempos antedichos:
Tiempo de ciclo = 18,0 ms + 0,05 ms + 0,96 ms = 19,01 ms.
Clculo del tiempo de ciclo real
Consideracin de la carga por comunicacin (valor preajustado: 20%):
19,01 ms * 100 / (100-20) = 23,76 ms.
Las alarmas no se procesan.
Por consiguiente, el tiempo de ciclo real redondeado es de 24 ms.
Clculo del tiempo de respuesta mximo
24,0 ms * 2 = 48,0 ms.
El retardo de las entradas y salidas es despreciable.
Todos los componentes estn enchufados en el bastidor central, por lo que no deben
considerarse los tiempos de ciclo DP.
Las alarmas no se procesan.
Por consiguiente, el tiempo de respuesta mximo redondeado es de = 48 ms.
14-21
A5E00267698-02
Ejemplo II
Se dispone de un S7--400 configurado con los siguientes mdulos:
una CPU 414-4H en modo redundante
4 mdulos de entradas digitales SM 421; DI 32DC 24 V (4 bytes respectivamente en
PA)
3 mdulos de salidas digitales SM 422; DO 16DC 24 V/2A (je 2 bytes respectivamente
en PA)
2 mdulos de entradas analgicas SM 431; AI 813Bit (no en PA)
2 mdulos de salidas analgicas SM 432; AO 813Bit (no en PA)
Parmetros de la CPU
La CPU se ha parametrizado como se indica a continuacin:
Carga del ciclo por la comunicacin: 40 %
Programa de usuario
Segn la lista de operaciones, el tiempo de ejecucin del programa de usuario es 10,0 ms.
Clculo del tiempo de ciclo
En este ejemplo se obtiene el tiempo de ciclo terico a base de los tiempos siguientes:
Puesto que el factor especfico de la CPU es 1,2, el tiempo de ejecucin del programa de
usuario es de:
aprox. 12,0 ms
Tiempo de transferencia de la imagen del proceso
Imagen de proceso: 17 s + 22 bytes1,4 s = aprox. 0,05 ms
Tiempo de ejecucin de sistema operativo en punto de control del ciclo:
aprox. 0,96 ms
El tiempo de ciclo se obtiene sumando los tiempos antedichos:
Tiempo de ciclo = 12,0 ms + 0,05 ms + 0,96 ms = 13,01 ms.
Clculo del tiempo de ciclo real
Consideracin de la carga por comunicacin:
13,01 ms * 100 / (100-40) = 21,7 ms.
Cada 100 ms se activa una alarma horaria con un tiempo de ejecucin de 0,5 ms.
La alarma puede ser activada una vez como mximo durante cada ciclo:
0,5 ms + 0,81 ms (de la tabla 14-7) = 1,31 ms.
Consideracin de la carga por comunicacin:
1,31 ms * 100 / (100-40) = 2,18 ms.
21,7 ms + 2,18 ms = 23,88 ms.
Por consiguiente, si se tienen en cuenta los segmentos de tiempo, el tiempo de ciclo real es
de 24 ms.
14-22
A5E00267698-02
Clculo del tiempo de respuesta mximo
24 ms * 2 = 48 ms.
Tiempos de retardo de las entradas y salidas
-- El mdulo de entradas digitales SM 421; DI 32DC 24 V tiene un retardo de entrada
de 4,8 ms como mximo.
-- El mdulo de salidas digitales SM SM 422; DO 16DC 24 V/2A tiene un retardo de
salida insignificante.
-- El mdulo de entradas analgicas SM 431; AI 813Bit se ha parametrizado para una
supresin de frecuencias perturbadoras de 50 Hz. De ello resulta un tiempo de
conversin de 25 ms por cada canal. Puesto que estn activados 8 canales, resulta
un tiempo de ciclo de 200 ms para el mdulo de entradas analgicas.
-- El mdulo de salidas analgicas SM 432; AO 813Bit se ha parametrizado para el
rango de medida 0 ...10V. De ello resulta un tiempo de conversin de 0,3 ms por
cada canal. Puesto que estn activados 8 canales, resulta un tiempo de ciclo de 2,4
ms. A este tiempo hay que agregar an el tiempo de estabilizacin para una carga
hmica (0,1 ms). Para una salida analgica resulta entonces un tiempo de respuesta
de 2,5 ms.
Todos los componentes estn enchufados en el bastidor central, por lo que no deben
considerarse los tiempos de ciclo DP.
Caso 1: al leerse una seal de entrada digital se activa un canal de salida del mdulo de
salidas digitales. De ello resulta el siguiente tiempo de respuesta:
Tiempo de respuesta = 48 ms + 4,8 ms = 52,8 ms.
Caso 2: se lee un valor analgico y se emite un valor analgico. De ello resulta el
siguiente tiempo de respuesta:
Tiempo de respuesta = 48 ms + 200 ms + 2,5 ms = 250,5 ms.
14-23
A5E00267698-02
14.8 Tiempo de respuesta a alarmas
Definicin del tiempo de respuesta a alarmas
El tiempo de respuesta a alarmas es el tiempo que transcurre desde la primera aparicin de
una seal de alarma hasta la llamada de la primera instruccin en el OB de tratamiento de
alarmas.
Por lo general, tienen preferencia las alarmas de mayor prioridad. Es decir, el tiempo de
respuesta a alarmas se prolonga en el tiempo de ejecucin del programa para los OBs de
tratamiento de alarmas de mayor prioridad y los de igual prioridad no procesados todava
que se hubieran presentado antes (cola de espera).
Nota
Mediante peticiones de lectura y escritura con cantidad de datos mxima (aprox. 460
bytes) se pueden retardar los tiempos de respuesta ante alarmas.
Al transferirse alarmas entre la CPU y el maestro DP, se puede notificar actualmente
desde una lnea DP en cada instante slo una alarma de diagnstico o de proceso.
Clculo
Tiempo de respuesta mnimo a alarmas de la CPU
+ tiempo de respuesta mnimo a alarmas de los
mdulos de seales
+ tiempo de ciclo DP en el PROFIBUS--DP
= Tiempo de respuesta mnimo a alarmas
Tiempo de respuesta mximo a alarmas de la CPU
+ tiempo de respuesta mximo a alarmas de los
mdulos de seales
+ 2 * tiempo de ciclo DP en el PROFIBUS--DP
= Tiempo de respuesta mximo a alarmas
Tiempos de respuesta a alarmas de proceso y de diagnstico de las CPUs
Tabla 14-12 Tiempos de respuesta a alarmas de proceso y de diagnstico; tiempo mximo de
respuesta a alarmas sin comunicacin
CPU Tiempos de respuesta
a alarmas de proceso
Tiempos de respuesta
a alarmas de diagnstico
mn. mx. mn. mx.
414-4H Modo autnomo 330 s 571 s 351 s 591 s
414-4H Modo redundante 617 s 951 s 470 s 940 s
417-4H Modo autnomo 207 s 351 s 218 s 356 s
417-4H Modo redundante 378 s 645 s 291 s 776 s
14-24
A5E00267698-02
Prolongacin del mximo tiempo de respuesta a una alarma debido a la
comunicacin
El tiempo mximo de respuesta ante alarmas se prolonga si las funciones de comunicacin
estn activas. Esta prolongacin se calcula mediante la frmula siguiente:
CPU 41x-4H tv = 100 s + 1000 s n%, notable prolongacin posible
con n = carga del ciclo por comunicacin
Mdulos de seales
El tiempo de respuesta a una alarma de proceso de los mdulos de seales comprende:
Tiempo de respuesta a una alarma de proceso = tiempo de tratamiento de alarma interno
+ retardo de entrada
Los distintos tiempos figuran en la hoja de datos tcnicos del respectivo mdulo de
entradas digitales.
Mdulos de salidas digitales
Tiempo de respuesta a una alarma de proceso = tiempo de tratamiento de alarma interno
+ tiempo de conversin
El tiempo de tratamiento de alarmas interno de los mdulos de entradas analgicas es
despreciable. Los tiempos de conversin figuran en la hoja de datos tcnicos del
respectivo mdulo de entradas analgicas.
El tiempo de respuesta a alarmas de diagnstico de los mdulos de seales es el tiempo
que transcurre desde que el mdulo de seales detecta un evento de diagnstico hasta que
ese mismo mdulo activa la alarma de diagnstico. Dicho tiempo es tan breve que puede
ignorarse.
Tratamiento de alarmas de proceso
Cuando se llama al OB 4x se inicia el tratamiento de alarmas de proceso. Las alarmas de
mayor prioridad interrumpen el tratamiento de alarmas de proceso. Los accesos directos a
la periferia se efectan mientras se ejecuta la instruccin. Al terminar el tratamiento de
alarmas de proceso prosigue la ejecucin cclica del programa o se llaman y procesan otros
OBs de alarma de prioridad igual o menor.
14-25
A5E00267698-02
14.9 Ejemplo de clculo del tiempo de respuesta a alarmas
Elementos del tiempo de respuesta a alarmas
Recordemos que el tiempo de respuesta a alarmas de proceso comprende:
el tiempo de respuesta a alarmas de proceso de la CPU y
el tiempo de respuesta a alarmas de proceso del mdulo de seales.
2 tiempo de ciclo DP en el PROFIBUS--DP
Ejemplo: se dispone de una CPU 417-4H y 4 mdulos digitales integrados en el aparato
central. Un mdulo de entradas digitales es el SM 421; DI 16UC 24/60 V; con alarmas de
proceso y de diagnstico. Al parametrizar la CPU y los mdulos SM se ha habilitado
nicamente la alarma de proceso. Se prescinde del procesamiento, el diagnstico y el
tratamiento de errores controlados por tiempo. Para el mdulo de entradas digitales se ha
parametrizado un retardo de entrada de 0,5 ms. No se requiere ninguna actividad en el
punto de control del ciclo. Se ha ajustado una carga del ciclo por comunicacin del 20%.
Clculo
En este ejemplo se obtiene el tiempo de respuesta a una alarma de proceso a partir de los
tiempos siguientes:
Tiempo de respuesta a alarmas de proceso de la CPU 417-4H: aprox. 0,5 ms (valor
medio en modo redundante)
Prolongacin debida a la comunicacin aplicando la frmula de la tabla 14-12 :
100 s + 1000 s 20% = 300 s = 0,3 ms
Tiempo de respuesta a alarmas de proceso del SM 421; DI 16UC 24/60 V:
-- Tiempo de tratamiento de alarma interno:
0,5 ms
-- Retardo de entrada: 0,5 ms
Puesto que los mdulos de seales estn enchufados en el aparato central, carece de
importancia el tiempo de ciclo DP en el
PROFIBUS DP.
El tiempo de respuesta a las alarmas de proceso se obtiene sumando los tiempos
antedichos:
Tiempo de respuesta a alarmas de proceso = 0,5 ms +0,3 ms + 0,5 ms + 0,5 ms = aprox.
1,8 ms.
Este es el tiempo que transcurre desde la aplicacin de una seal a la entrada digital hasta
la primera instruccin en el OB 4x.
14-26
A5E00267698-02
14.10 Reproducibilidad de alarmas de retardo y alarmas cclicas
Definicin de reproducibilidad
Alarma de retardo:
Desfase temporal entre la llamada de la primera instruccin en el OB de alarma y el instante
de alarma programado.
Alarma cclica:
Margen de fluctuacin del intervalo existente entre dos llamadas consecutivas, medido cada
vez en la primera instruccin del OB de alarma.
Reproducibilidad
En la tabla 14-13 se indica la reproducibilidad de las alarmas de retardo y cclicas en las
CPUs.
Tabla 14-13 Reproducibilidad de alarmas de retardo y alarmas cclicas de las CPUs
Mdulo Reproducibilidad
Alarma de retardo: Alarma cclica:
CPU 414-4H Modo
autnomo
--592 s / +642 s --495 s / +490 s
CPU 414-4H Modo
redundante
--558 s / +780 s --842 s / +699 s
CPU 417-4H Modo
autnomo
--548 s / +418 s --385 s / +385 s
CPU 417-4H Modo
redundante
--362 s / +626 s --410 s / +380 s
Estos tiempos rigen nicamente si la alarma puede ejecutarse efectivamente en ese
instante y no es retardada p. ej. por otras alarmas de mayor prioridad o por alarmas de igual
prioridad no ejecutadas an.
15-1
A5E00267698-02
Datos tcnicos
Indice del apartado
Apartado Tema Pgina
15.1 Datos tcnicos de la CPU 414-4H; (6ES7 414-4HJ04-0AB0) 15-2
15.2 Datos tcnicos de la CPU 417-4H; (6ES7 417-4HL04-0AB0) 15-6
15.3 Tiempos de ejecucin de FCs y FBs para la periferia redundante 15-10
15
Datos tcnicos
15-2
A5E00267698-02
15.1 Datos tcnicos de la CPU 414-4H; (6ES7 414-4HJ04-0AB0)
CPU y estado de producto
Cdigo SIEMENS 6ES7 414-4HJ04-0AB0
Versin de firmware V4.0
Paquete de programacin
asociado
a partir de STEP 7 V 5.2 SP1
HF3 con hardware
actualizado
Memoria
Memoria central
integrada 700 KB para cdigos
700 KB para datos
Memoria de carga
integrada RAM 256 KB
FEPROM ampliable con tarjeta de memoria
(FLASH) hasta 64 MB
RAM ampliable con tarjeta de memoria
(RAM) 256 KB hasta 16 MB
Respaldo con pila s, todos los datos
Tiempos de procesamiento
para
operaciones binarias 0,06 s
operaciones de palabras 0,06 s
aritmtica en coma fija 0,06 s
aritmtica en coma
flotante
0,18 s
Temporizadores/contadores y su remanencia
Contadores S7 2048
remanencia ajustable de Z 0 a Z 2047
preajustado de Z 0 a Z 7
margen de cmputo 1 a 999
Contador IEC s
tipo SFB
Temporizadores S7 2048
remanencia ajustable de T 0 a T 2047
preajustado ningn tiempo remanente
margen de tiempo 10 ms a 9.990 s
Temporizador IEC s
tipo
SFB
reas de datos y su remanencia
rea total de datos
remanentes (incl. marcas,
temporizadores, contadores)
Memorias central y de carga
en conjunto (con pila tampn)
Marcas 8 KB
remanencia ajustable de MB 0 a MB 8191
remanencia preajustada de MB 0 a MB 15
Marcas de ciclo 8 (1 byte de marcas)
Bloques de datos mx. 4.095 (DB 0 reservado)
capacidad mx. 64 KB
Datos locales (ajustables) mx. 16 KB
preajustado 8 KB
Bloques
OB vase lista de operaciones
capacidad mx. 64 KB
Profundidad de anidado
segn clase de prioridad 24
adicionales dentro de un
OB de error
1
FB mx. 2.048
capacidad mx. 64 KB
FC mx. 2.048
capacidad mx. 64 KB
reas de direccionamiento (entradas/salidas)
rea total de
direccionamiento de periferia
8 KB/8 KB
descentralizado incl. direcciones de
diagnstico, direcciones de
acoplamiento de perifricos,
etc.
Interfaz MPI/DP 2 KB/2 KB
Interfaz DP 6 KB/6 KB
Imagen del proceso 8 KB/8 KB
(ajustable)
preajustado 256 bytes/256 bytes
cantidad de imgenes
parciales
mx. 15
datos coherentes mx. 244 bytes
Canales digitales mx. 65536/
mx. 65536
centralizados mx. 65536/
mx. 65536
Canales analgicos mx. 4096/
mx. 4096
mx. 4096
Datos tcnicos
15-3
A5E00267698-02
Capacidad
Aparatos centrales/de
ampliacin
mx. 1/21
Multiproceso no
Cantidad de IM enchufables
(total)
mx. 6
IM 460 mx. 6
IM 463-2 mx. 4, slo en modo
autnomo
Cantidad de maestros DP
integrada 2
va CP 443-5 Ext. mx. 10
Mdulos funcionales y
procesadores de
comunicacin operables
FM,
v. anexo E
limitado por la cantidad de
slots y de enlaces
CP 441 limitado por la cantidad de
enlaces, mx. 30
CPs Profibus y Ethernet,
incluido CP 443-5
Extended
mx. 14
Funciones de tiempo
Reloj s
respaldado s
Resolucin 1 ms
exactitud en caso de
-- red desc. divergencia/da 1,7 s
-- red con. divergencia/da 8,6 s
Contadores de horas de
funcionamiento
8
nmeros 0 a 7
Valores posibles 0 a 32.767 horas
granularidad 1 hora
remanencia s
Sincronizacin de la hora s
en PLC, MPI y DP como maestro o esclavo
Funciones de aviso S7
Cantidad de equipos
registrables para funciones
de aviso (p. ej.: WIN CC o
SIMATIC OP)
mx. 8
Avisos referentes a bloques s
bloques Alarm_S/SQ o
bloques Alarm_D/DQ
activos simultneamente
mx. 100
Bloques Alarm_8 s
Cantidad de peticiones
de comunicacin para
bloques Alarm_8 y
bloques para
comunicacin S7
(ajustable)
mx. 1200
preajustado 900
Avisos del sistema de control
de procesos
s
Cantidad de archivos
registrables simultneamente
(SFB 37 AR_SEND)
16
Funciones de verificacin y puesta en marcha
Observar/forzar variable s
variable Entradas/salidas, marcas,
DB, entradas/salidas
perifricas, temporizadores,
contadores
cantidad de variables mx. 70
Forzar s
entradas/salidas perifricas
Estado del bloque s
Paso individual s
Bfer de diagnstico s
cantidad de registros mx. 3.200 (ajustable)
preajustado 120
Cantidad de puntos de
parada
4
Datos tcnicos
15-4
A5E00267698-02
Funciones PG/OP s
Cantidad de OPs
conectables
31 sin procesamiento de
avisos
avisos
Cantidad de recursos de
enlace para enlaces S7 por
todos los interfaces y CPs
32, de ellos 1 reservado para
PG y 1 para OP
Comunicacin S7 s
datos tiles por peticin mx. 64 KB
-- de ellos coherentes 1 variable (462 bytes)
Funciones bsicas S7 no
comunicacin datos globales no
Comunicacin compatible
con S5
va FCs AG_SEND y
AG_RECV, mx. va 10 CPs
443-1 o 443-5
-- de ellos coherentes 240 bytes
Funciones estndar (FMS) s
(va CP y FB cargable)
Interfaces
No es posible configurar esta CPU como esclavo DP.
1 interfaz
Tipo de interfaz integrada
Fsica RS 485/Profibus
Separacin galvnica s
Alimentacin en la interfaz
(15 a 30 V c.c.)
mx. 150 mA
enlace
MPI: 32
DP: 16
Funcionalidad
MPI s
PROFIBUS DP Maestro DP
1 interfaz en modo MPI
Servicios
-- Funciones PG/OP s
-- Encaminamiento s
-- Comunicacin S7 s
-- comunicacin datos
globales
no
-- Funciones bsicas
S7
no
Velocidades de
transferencia
hasta 12 Mbit/s
1 interfaz en modo maestro DP
Servicios
-- encaminamiento s
globales
no
-- Funciones bsicas
S7
no
-- Comunicacin S7 s
-- equidistancia no
-- SYNC/FREEZE no
-- activar/desactivar
esclavos DP
no
Velocidades de
transferencia
hasta 12 Mbit/s
Cantidad de esclavos DP mx. 32
rea de direccionamiento mx. 2 KB entradas / 2 KB
salidas
Datos tiles por esclavo
DP
mx. 244 bytes E,
mx. 244 bytes A,
mx. 244 slots
mx. 128 bytes por slot
Nota:
La cantidad total de bytes de entrada en todos los slots
no puede ser superior a 244.
La cantidad total de bytes de salida en todos los slots no
puede ser superior a 244.
En total, el rea de direccionamiento de la interfaz (mx. 2
KB para las entradas/ 2 KB para las salidas) no se puede
exceder en los 32 esclavos.
2 interfaz
(15 a 30 V c.c.)
mx. 150 mA
enlace
16
Funcionalidad
Datos tcnicos
15-5
A5E00267698-02
Servicios
-- encaminamiento s
globales
no
-- Funciones bsicas
S7
no
-- Comunicacin S7 s
-- equidistancia no
-- SYNC/FREEZE no
esclavos DP
no
Velocidades de
transferencia
hasta 12 Mbit/s
salidas
DP
mx. 244 bytes E,
mx. 244 bytes A,
mx. 244 slots
Nota:
3 interfaz
Tipo de interfaz Submdulo de interfaz
enchufable (fibra ptica)
Submdulo de interfaz
utilizable
Interfaz de sincronizacin
IF 960 (slo para
configuracin redundante; la
interfaz permanece
libre/cubierta en modo
autnomo)
4 interfaz
utilizable
IF 960 (slo para
interfaz permanece
autnomo)
Programacin
Lenguaje de programacin KOP, FUP, AWL, SCL
Repertorio de operaciones vase lista de operaciones
Niveles de parntesis 8
Funciones de sistema (SFC) vase lista de operaciones
Cantidad de SFCs activas
simultneamente por lnea
RD_REC 8
WR_REC 8
WR_PARM 8
PARM_MOD 1
WR_DPARM 2
DPNRM_DG 8
RDSYSST 1 ... 8
DP_TOPOL 1
A travs de todas las lneas externas pueden estar activadas
en total cuatro veces ms SFCs que en una lnea individual.
Bloques de funcin del
sistema (SFB)
vase lista de operaciones
Cantidad de SFBs activos
RDREC 8
WRREC 8
A travs de todas las lneas externas pueden estar activados
en total cuatro veces ms SFBs que en una lnea individual.
Proteccin del programa de
usuario
proteccin por contrasea
Acceso a datos coherentes
en la imagen del proceso
s
Tiempo de sincronizacin CiR (en modo autnomo)
Carga base 100 ms
Tiempo por byte de E/S 100 s
Dimensiones
Dimensiones de montaje
AHF (mm)
50290219
Slots requeridos 2
Peso aprox. 1,1 kg
Tensiones, intensidades
Consumo de corriente del
bus S7-400 (5 V c.c.)
tp. 1,5 A
mx. 1,7 A
bus S7-400 (24 V c.c.)
La CPU no consume
corriente a 24 V, slo
proporciona esta tensin a la
interfaz MPI/DP.
Suma de los consumos de
los componentes conectados
a los interfaces MPI/DP, pero
como mx. 150 mA por
interfaz
Intensidad de respaldo tp. 550
mx. 1530
Tiempo de respaldo mx. 76 das
Alimentacin de la CPU con
tensin de respaldo externa
5 a 15 V c.c.
Disipacin del mdulo tp. 7,0 W
Datos tcnicos
15-6
A5E00267698-02
15.2 Datos tcnicos de la CPU 417-4H; (6ES7 417-4HL04-0AB0)
CPU y estado de producto
Cdigo SIEMENS 6ES7 417-4HL04-0AB0
Versin de firmware V4.0
Paquete de programacin
asociado
a partir de STEP 7 V 5.2 SP1
HF3 con hardware
actualizado
Memoria
Memoria central
integrada 10 MB para cdigos
10 MB para datos
Memoria de carga
integrada RAM 256 KB
ampliable FEPROM con tarjeta de memoria
(FLASH) hasta 64 MB
ampliable RAM con tarjeta de memoria
(RAM)
256 KB hasta 16 MB
Respaldo con pila s, todos los datos
para
operaciones binarias 0,03 s
operaciones de palabras 0,03 s
aritmtica en coma fija 0,03 s
aritmtica en coma
flotante
0,09 s
Temporizadores/contadores y su remanencia
Contadores S7 2048
remanencia ajustable de Z 0 a Z 2047
preajustado de Z 0 a Z 7
margen de cmputo 1 a 999
Contador IEC s
tipo SFB
Temporizadores S7 2048
remanencia ajustable de T 0 a T 2047
preajustado ningn tiempo remanente
margen de tiempo 10 ms a 9.990 s
Temporizador IEC s
tipo
SFB
reas de datos y su remanencia
rea total de datos
remanentes (incl. marcas,
temporizadores, contadores)
Memorias central y de carga
en conjunto (con pila tampn)
Marcas 16 KB
remanencia ajustable de MB 0 a MB 16383
remanencia preajustada de MB 0 a MB 15
Marcas de ciclo 8 (1 byte de marcas)
Bloques de datos mx. 8.191 (DB 0 reservado)
capacidad mx. 64 KB
Datos locales (ajustables) mx. 64 KB
preajustado 32 KB
Bloques
OB vase lista de operaciones
capacidad mx. 64 KB
Profundidad de anidado
segn clase de prioridad 24
adicionales dentro de un
OB de error
2
FB mx. 6.144
capacidad mx. 64 KB
FC mx. 6.144
capacidad mx. 64 KB
reas de direccionamiento (entradas/salidas)
rea total de
direccionamiento de periferia
16 KB/16 KB
descentralizado incl. direcciones de
diagnstico, direcciones de
acoplamiento de perifricos,
etc.
Interfaz MPI/DP 2 KB/2 KB
Interfaz DP 8 KB/8 KB
Imagen del proceso 16 KB/16 KB
(ajustable)
preajustado 1.024 bytes/1.024 bytes
cantidad de imgenes
parciales
mx. 15
datos coherentes mx. 244 bytes
Canales digitales mx. 131072/
mx. 131072
mx. 131072
Canales analgicos mx. 8192/
mx. 8192
mx. 8192
Datos tcnicos
15-7
A5E00267698-02
Capacidad
Aparatos centrales/de
ampliacin
mx. 1/21
Multiproceso no
Cantidad de IM enchufables
(total)
mx. 6
IM 460 mx. 6
IM 463-2 mx. 4, slo en modo
autnomo
Cantidad de maestros DP
integrada 2
va CP 443-5 Ext. mx. 10
Cantidad de mdulos S5
enchufables a travs de
cpsula de adaptacin (en el
bastidor central)
ninguna
Mdulos funcionales y
procesadores de
comunicacin operables
FM
v. anexo E
limitado por la cantidad de
slots y de enlaces
CP 441 limitado por la cantidad de
enlaces, mx. 30
CPs Profibus y Ethernet,
incluido CP 443-5
Extended
mx. 14
Funciones de tiempo
Reloj s
respaldado s
Resolucin 1 ms
exactitud en caso de
-- red desc. divergencia/da 1,7 s
-- red con. divergencia/da 8,6 s
Contadores de horas de
funcionamiento
8
nmeros 0 a 7
Valores posibles 0 a 32.767 horas
granularidad 1 hora
remanencia s
Sincronizacin de la hora s
en PLC, MPI y DP como maestro o esclavo
Funciones de aviso S7
Cantidad de equipos
registrables para funciones
de aviso (p. ej.: WIN CC o
SIMATIC OP)
mx. 16
Avisos referentes a bloques s
bloques Alarm_S/SQ o
bloques Alarm_D/DQ
activos simultneamente
mx. 200
Bloques Alarm_8 s
Cantidad de peticiones
de comunicacin para
bloques Alarm_8 y
bloques para
comunicacin S7
(ajustable)
mx. 10.000
preajustado 1200
Avisos del sistema de control
de procesos
s
Cantidad de archivos
registrables simultneamente
(SFB 37 AR_SEND)
64
Funciones de verificacin y puesta en marcha
Observar/forzar variable s
DB, entradas/salidas
perifricas, temporizadores,
contadores
Forzar s
entradas/salidas perifricas
Estado del bloque s
Paso individual s
Bfer de diagnstico s
cantidad de registros mx. 3.200 (ajustable)
preajustado 120
Cantidad de puntos de
parada
4
Datos tcnicos
15-8
A5E00267698-02
Funciones PG/OP s
Cantidad de OPs
conectables
avisos
16 con procesamiento de
avisos
enlace para enlaces S7 por
todos los interfaces y CPs
64, de ellos 1 reservado para
PG y 1 para OP
Comunicacin S7 s
datos tiles por peticin 64 bytes
-- de ellos coherentes 1 variable (462 bytes)
comunicacin datos globales no
Funciones bsicas S7 no
Funciones compatibles con
S5
va FCs AG_SEND y
AG_RECV, mx. va 10 CPs
443-1 o 443-5
-- de ellos coherentes 240 bytes
Funciones estndar (FMS) s
(va CP y FC cargable)
Interfaces
No es posible configurar esta CPU como esclavo DP.
1 interfaz
(15 a 30 V c.c.)
mx. 150 mA
enlace
MPI: 44
DP: 32
si se utiliza un repetidor de
diagnstico en la lnea, se
reduce en 1 la cantidad de
recursos de conexin en esa
lnea
Funcionalidad
MPI s
1 interfaz en modo MPI
Servicios
-- encaminamiento s
globales
no
-- Funciones bsicas
S7
no
-- Comunicacin S7 s
Velocidades de
transferencia
hasta 12 Mbit/s
Servicios
-- encaminamiento s
globales
no
-- Funciones bsicas
S7
no
-- Comunicacin S7 s
-- equidistancia no
-- SYNC/FREEZE no
esclavos DP
no
Velocidades de
transferencia
hasta 12 Mbit/s
salidas
DP
mx. 244 bytes E,
mx. 244 bytes A,
mx. 244 slots
Nota:
2 interfaz
(15 a 30 V c.c.)
mx. 150 mA
enlace
32,
si se utiliza un repetidor de
diagnstico en la lnea, se
reduce en 1 la cantidad de
recursos de conexin en esa
lnea
Funcionalidad
Datos tcnicos
15-9
A5E00267698-02
Servicios
-- encaminamiento s
globales
no
-- Funciones bsicas
S7
no
-- Comunicacin S7 s
-- equidistancia no
-- SYNC/FREEZE no
esclavos DP
no
Velocidades de
transferencia
hasta 12 Mbit/s
rea de direccionamiento mx. 8 KB entradas /
8 KB salidas
DP
mx. 244 bytes E,
mx. 244 bytes A,
mx. 244 slots
Nota:
3 interfaz
utilizable
IF 960 (slo para
interfaz permanece
autnomo)
4 interfaz
utilizable
IF 960 (slo para
interfaz permanece
autnomo)
Programacin
Lenguaje de programacin KOP, FUP, AWL, SCL
Repertorio de operaciones vase lista de operaciones
Niveles de parntesis 8
Funciones de sistema (SFC) vase lista de operaciones
Cantidad de SFCs activas
RD_REC 8
WR_REC 8
WR_PARM 8
PARM_MOD 1
WR_DPARM 2
DPNRM_DG 8
RDSYSST 1 ... 8
DP_TOPOL 1
A travs de todas las lneas externas pueden estar activadas
en total cuatro veces ms SFCs que en una lnea individual.
Bloques de funcin del
sistema (SFB)
vase lista de operaciones
Cantidad de SFBs activos
RDREC 8
WRREC 8
A travs de todas las lneas externas pueden estar activados
en total cuatro veces ms SFBs que en una lnea individual.
Proteccin del programa de
usuario
proteccin por contrasea
Acceso a datos coherentes
en la imagen del proceso
s
Tiempo de sincronizacin CiR (en modo autnomo)
Carga base 100 ms
Tiempo por byte de E/S 50 s
Dimensiones
Dimensiones de montaje
AHF (mm)
50290219
Slots requeridos 2
Peso aprox. 1,1 kg
Tensiones, intensidades
bus S7-400 (5 V c.c.)
tp. 1,5 A
mx. 1,7 A
bus S7-400 (24 V c.c.)
La CPU no consume
corriente a 24 V, slo
proporciona esta tensin al
interfaz MPI/DP.
Suma de los consumos de
los componentes conectados
a los interfaces MPI/DP, pero
como mx. 150 mA por
interfaz
Intensidad de respaldo tp. 600
mx. 1810
Tiempo de respaldo mx. 71 das
Alimentacin de la CPU con
tensin de respaldo externa
5 a 15 V c.c.
Disipacin del mdulo tp. 7,0 W
Datos tcnicos
15-10
A5E00267698-02
15.3 Tiempos de ejecucin de FCs y FBs para la periferia
redundante
Tabla 15-1 Tiempos de ejecucin de los mdulos para la periferia redundante
Bloque Tiempo de ejecucin en modo
individual/autnomo
Tiempo de ejecucin en modo
redundante
FC 450 RED_INIT
Los datos se refieren
al arranque.
2 ms + 300 s/ par de mdulos
configurados
Los valores indicados para los pares de
mdulos son valores medios. En algunos
mdulos, el tiempo de ejecucin puede
ser de < 300 s. En la mayora de los
mdulos redundantes, el valor tambin
puede ser > 300 s.
--
FC 451 RED_DEPA 160 s 360 s
FB 450 RED_IN
La llamada se realiza
en los niveles de
ejecucin
correspondientes.
750 s + 60 s/ par de mdulos del TPA
actual
mdulos son valores medios.
El tiempo de ejecucin puede aumentar
debido a las discrepancias aparecidas y a
las pasivaciones y entradas en el bfer de
diagnsticos derivadas de ellas.
El tiempo de ejecucin tambin puede
prolongarse debido a la despasivacin
realizada en los diversos niveles de
ejecucin del FB RED_IN. En funcin de
la cantidad de mdulos existentes en el
nivel de ejecucin, la despasivacin
puede provocar una prolongacin del
tiempo de ejecucin del FB RED_IN de
entre 0,4 y 8 ms.
Los 8 ms se alcanzan en modo
redundante si hay ms de 370 pares de
mdulos en un nivel de ejecucin.
1000 s + 70 s/ par de mdulos del TPA
actual
mdulos son valores medios.
El tiempo de ejecucin puede aumentar
debido a las discrepancias aparecidas y a
las pasivaciones y entradas en el bfer de
diagnsticos derivadas de ellas.
El tiempo de ejecucin tambin puede
prolongarse debido a la despasivacin
realizada en los diversos niveles de
ejecucin del FB RED_IN. En funcin de
la cantidad de mdulos existentes en el
nivel de ejecucin, la despasivacin
puede provocar una prolongacin del
tiempo de ejecucin del FB RED_IN de
entre 0,4 y 8 ms.
Los 8 ms se alcanzan en modo
redundante si hay ms de 370 pares de
mdulos en un nivel de ejecucin.
FB 451 RED_OUT
La llamada se realiza
en los niveles de
ejecucin
correspondientes.
650 s + 2 s/par de mdulos del TPA
actual
puede ser > 2 s.
860 s + 2 s/par de mdulos del TPA
actual
puede ser > 2 s.
Datos tcnicos
15-11
A5E00267698-02
Tabla 15-1 Tiempos de ejecucin de los mdulos para la periferia redundante, continuacin
Bloque Tiempo de ejecucin en modo
redundante
Tiempo de ejecucin en modo
individual/autnomo
FB 452 RED_DIAG La llamada se realiza en el OB 72: 160 s
La llamada se realiza en el OB 82, 83, 85:
250 s + 5 s/ par de mdulos
configurados
En un caso extremo, el tiempo de
ejecucin del FB RED_DIAG se podra
incrementar hasta 1,5 ms.
Ello sucede cuando el DB de trabajo ha
alcanzado una longitud de 60 KB y
cuando la alarma disparada proviene de
un mdulo que no pertenezca a la
periferia redundante.
La llamada se realiza en el OB 72: 360 s
La llamada se realiza en el OB 82, 83, 85:
430 s (carga base) + 6 s/ par de
mdulos configurados
En un caso extremo, el tiempo de
ejecucin del FB RED_DIAG se podra
incrementar hasta 1,5 ms .
Ello sucede cuando el DB de trabajo ha
alcanzado una longitud de 60 KB y
cuando la alarma disparada proviene de
un mdulo que no pertenezca a la
periferia redundante.
FB 453 RED_STATUS 160 s + 4 s/ par de mdulos
configurados * cantidad de pares de
mdulos)
El tiempo de ejecucin depende de la
posicin del mdulo que se va a buscar
en el DB de trabajo, que es aleatoria.
Si se busca una direccin de mdulo que
no est disponible de forma redundante,
se examinar todo el DB de trabajo. En
este caso se da el tiempo de ejecucin
ms largo del FB RED_STATUS.
El nmero de pares se refiere a todas las
entradas (DI/AI) o a todas las salidas
(DO/AO).
350 s + 5 s/ par de mdulos
configurados * cantidad de pares de
mdulos)
El tiempo de ejecucin depende de la
posicin del mdulo que se va a buscar
en el DB de trabajo, que es aleatoria.
Si se busca una direccin de mdulo que
no est disponible de forma redundante,
se examinar todo el DB de trabajo. En
este caso se da el tiempo de ejecucin
ms largo del FB RED_STATUS.
El nmero de pares se refiere a todas las
entradas (DI/AI) o a todas las salidas
(DO/AO).
Atencin
Los valores no son valores absolutos, sino valores orientativos. En cada caso concreto es
posible que los valores reales difieran de los valores indicados. Esta vista general tiene
carcter orientativo y se debe utilizar a modo de ayuda para calcular las modificaciones de
tiempo de ciclo que se pueden producir por el uso de la librera RED_IO.
Datos tcnicos
15-12
A5E00267698-02
A-1
A5E00267698-02
Valores caractersticos de los autmatas
programables redundantes
El presente anexo incluye una breve introduccin en los valores caractersticos para
autmatas programables redundantes, mostrando adems a base de algunas
configuraciones seleccionadas cmo repercuten en la prctica las estructuras redundantes.
Encontrar una vista general de los MTBF de diversos productos SIMATIC en las FAQ de la
pgina web
http://www.siemens.com/automation/service&support
bajo el ID 1160399.
Apartado Tema Pgina
A.1 Conceptos fundamentales A-2
A.2 Comparacin del MTBF en configuraciones seleccionadas A-7
A
Valores caractersticos de los autmatas programables redundantes
A-2
A5E00267698-02
A.1 Conceptos fundamentales
Para la evaluacin cuantitativa de los autmatas programables redundantes se requieren
por regla general los parmetros fiabilidad y disponibilidad, los cuales se tratan
detalladamente a continuacin.
Fiabilidad
Se entiende por fiabilidad a la propiedad de un equipo tcnico de desempear su cometido
durante toda su vida til. La mayora de las veces esto ya no resulta posible cuando falla
uno de sus componentes.
Debido a ello, suele indicarse como medida de la fiabilidad el tiempo de funcionamiento
medio entre dos fallos MTBF (Mean Time Between Failure). ste puede determinarse
estadsticamente a base de sistemas que se hallan en servicio o por clculo a base de
ndices de fallos de los componentes utilizados.
Fiabilidad de los mdulos
Los componentes SIMATIC poseen una fiabilidad extremamente elevada por haberse
adoptado cuantiosas medidas de control de calidad en su desarrollo y fabricacin.
Fiabilidad de los autmatas programables
El empleo de mdulos redundantes aumenta considerablemente el MTBF de un sistema. En
combinacin con las sofisticadas rutinas de autodiagnstico y los mecanismos de deteccin
de errores que llevan integrados las CPUs del S7-400H, son detectadas y localizadas
prcticamente todas las anomalas.
El MTBF del S7--400H viene determinado por el tiempo medio de avera MDT (Mean Down
Time) de un sistema parcial. Dicho valor consta esencialmente del tiempo que tarda la
deteccin de errores y el tiempo requerido para reparar o sustituir los mdulos defectuosos.
Adems de otras medidas, las CPUs disponen de una funcin de autotest con un tiempo de
ciclo de test. El tiempo de ciclo de test est preajustado a 90 minutos. ste influye en el
tiempo necesario para detectar errores. El tiempo de reparacin para un sistema modular
como el S7-400H es normalmente de 4 horas.
A-3
A5E00267698-02
Mean Down Time (MDT)
El MDT de un sistema depende de los tiempos indicados a continuacin:
Tiempo que precisa el sistema para detectar un error
Tiempo necesario para encontrar la causa de un error
Tiempo necesario para corregir el error y reiniciar el sistema
El MDT del sistema se calcula tomando como base el MDT de sendos componentes del
sistema. La estructura en la que los componentes conforman el sistema tambin se
considera en el clculo.
En cuanto a la relacin entre MDT y MTBF rige lo siguiente: MDT << MTBF
La calidad del mantenimiento del sistema es de suma importancia para la magnitud del
MDT. Los principales factores a este respecto son:
Logstica efectiva
Herramientas eficaces de diagnstico y deteccin de errores
Estrategia eficiente para realizar trabajos de reparacin
La figura siguiente muestra la dependencia del MDT de los tiempos y factores mencionados
arriba..
MDT
Detectar el error
Encontrar la causa
Corregir el error Iniciar el sistema
Estrategia de reparacin
Diagnstico
Logstica
Figura A-1 MDT
A-4
A5E00267698-02
La figura siguiente muestra los parmetros necesarios para calcular el MTBF de un sistema.
Propiedades de los componentes
Modelo
MTBF del
sistema
Experiencia
Modelo de error
Modelo Markov
MDT
Error de sistema
Clase MCS
Cortes mnimos
Figura A-2 MTBF
Requisitos
El presente anlisis se basa en los requisitos siguientes:
La temperatura media para la frecuencia de errores de todos los componentes y para
todos los clculos es de 40 C.
El sistema se ha configurado y parametrizado sin errores.
Todas las piezas de repuesto estn disponibles in situ, de manera que el tiempo de
reparacin no se prolongue por la falta de dichas piezas. Gracias a ello, el MDT de los
componentes es lo ms breve posible.
El MDT de los componentes individuales es de 4 h. El MDT del sistema se calcula segn
el MDT de sendos componentes y conforme a la estructura del sistema.
El MTBF de los componentes cumple la norma SN 29500. Esta norma equivale a la
norma MIL-HDBK 217-F.
Los clculos se efectan abarcando el diagnstico de cada uno de los componentes.
Como factor CCF se toma un valor comprendido entre 0,2 % y 2 %. Este valor depende
de la configuracin del sistema.
A-5
A5E00267698-02
Common Cause Failure (CCF)
Un Common Cause Failure (CCF) es un fallo debido a uno o varios eventos que causan
errores simultneos en dos o ms canales individuales o componentes de un sistema.
Un CCF provoca la cada del sistema.
Un Common Cause Failure puede deberse a uno de los factores indicados a
continuacin:
-- Temperatura
-- Humedad
-- Corrosin
-- Vibracin y choque
-- Carga CEM
-- Descarga electroesttica
-- Interferencia con ondas radioelctricas
-- Secuencia inesperada de eventos
-- Errores de manejo
El factor CCF indica la relacin entre la posibilidad que ocurra un CCF y la posibilidad
que ocurra un error cualquiera.
Los factores CCF tpicos estn comprendidos entre 2 % y 0,2 % en un sistema con
componentes iguales, o bien entre 1 % y 0,1 % en un sistema con componentes
diferentes.
En el mbito de validez de la norma IEC 61508 se utiliza para clculos MTBF un factor
CCF comprendido entre 0,02 % y 5 %.
Error en el canal 2 Error en el canal 1
CCF,
afecta ambos
canales
Figura A-3 Common Cause Failure (CCF)
A-6
A5E00267698-02
Fiabilidad de un S7-400H
La utilizacin de mdulos redundantes prolonga en gran medida el MTBF de un sistema.
Gracias a las sofisticadas funciones de autodiagnstico y a los mecanismos de test y
deteccin de errores integrados en las CPUs del S7-400H, se detectan y locallizan
prcticamente todos los fallos. La cobertura de diagnstico calculada es de aprox. 90 %.
La fiabilidad en el modo autnomo se describe mediante la frecuencia de errores
correspondiente. sta equivale al valor inverso del MTTF (Mean Time To Failure o tiempo
hasta un fallo). El MTTF equivale al MTBF (Mean Time Between Failure o tiempo entre dos
fallos) si se supone que es infinito el tiempo de reparacin MDT. La frecuencia de errores
del S7-400H se calcula segn la norma SN29500.
La fiabilidad en el modo redundante se describe mediante la frecuencia de errores
correspondiente. sta equivale al valor inverso del MTBF. Las combinaciones de los
componentes averiados que causen una cada del sistema constituyen los cortes mnimos.
El modelo Markov describe sendos cortes mnimos.
Disponibilidad
Se entiende por disponibilidad la probabilidad de que un sistema funcione en un momento
previamente determinado. La disponibilidad se puede aumentar mediante redundancia, p.
ej. utilizando mdulos E/S redundantes, o bien sensores repetidos en un mismo punto de
medicin. Los componentes redundantes se disponen de manera que en caso de fallar un
componente no se vea afectada la funcionabilidad del sistema. Una indicacin de
diagnstico detallada tambin constituye aqu un elemento esencial de la disponibilidad.
La disponibilidad de un sistema se expresa en tantos por ciento. Viene determinada por el
tiempo de funcionamiento medio entre dos fallos (MTBF) y el tiempo medio de reparacin
MTTR (MDT). Para un sistema H bicanal (1de2) puede calcularse la disponibilidad aplicando
la frmula siguiente:
V =
MTBF
1v2
MTBF
1v2
+MDT
100%
Tiempo MTBF MTBF MDT
Figura A-4 Disponibilidad
A-7
A5E00267698-02
A.2 Comparacin del MTBF en configuraciones seleccionadas
En los apartados siguientes se comparan sistemas con periferia centralizada o
descentralizada.
Para el clculo se imponen las condiciones lmite indicadas a continuacin.
MDT (Mean Down Time): 4 horas
Temperatura ambiente: 40 grados
Respaldo de la tensin garantizado
A.2.1 Configuraciones de sistema con periferia centralizada
El siguiente sistema con una CPU (p. ej. CPU 417-4H) ) en modo autnomo sirve de base
para calcular un factor de referencia que indica el mltiplo de la disponibilidad de otros
sistemas con periferia centralizada en comparacin con la base.
CPU de alta disponibilidad en modo autnomo
CPU de alta disponibilidad en modo autnomo (p. ej. CPU 417-4H) Factor
Bastidor UR1
P
S
4
0
7
,
1
0
A
C
P
U
4
1
7
-
4
H
1
CPUs redundantes en diferentes bastidores
CPU 417-4H redundante en un bastidor dividido, CCF = 2 % Factor
Bastidor UR2-H
P
S
4
0
7
,
1
0
A
C
P
U
4
1
7
-
4
H
C
P
U
4
1
7
-
4
H
P
S
4
0
7
,
1
0
A
2Fibra ptica
20
A-8
A5E00267698-02
CPU 417-4H redundante en bastidores separados, CCF = 1 % Factor
Bastidor
UR1
P
S
4
0
7
,
1
0
A
C
P
U
4
1
7
-
4
H
C
P
U
4
1
7
-
4
H
P
S
4
0
7
,
1
0
A
2 fibras pticas
Bastidor
UR1
38
A.2.2 Configuraciones de sistema con periferia descentralizada
El siguiente sistema con dos CPUs 417-4 H de alta disponibilidad y periferia unilateral sirve
de base para calcular un factor de referencia que indica el mltiplo de la disponibilidad de
otros sistemas con periferia descentralizada en comparacin con la base.
CPUs redundantes con periferia monocanal unilateral o conmutada
Periferia unilateral descentralizada Base
P
S
4
0
7
,
1
0
A
C
P
U
4
1
7
-
4
H
C
P
U
4
1
7
-
4
H
P
S
4
0
7
,
1
0
A
I
M
1
5
3
-
1
ET 200M
2 fibras pticas
1
A-9
A5E00267698-02
Periferia descentralizada conmutada, CCF = 2 % Factor
P
S
4
0
7
,
1
0
A
C
P
U
4
1
7
-
4
H
C
P
U
4
1
7
-
4
H
P
S
4
0
7
,
1
0
A
I
M
1
5
3
-
2
D
P
D
P
ET 200M
2 fibras pticas
I
M
1
5
3
-
2
15
CPUs redundantes con periferia redundante
Periferia unilateral monocanal Factor MTBF
I
M
1
5
3
-
1
ET 200M
1
Periferia redundante Factor MTBF
I
M
1
5
3
-
2 D
P
D
P
I
M
1
5
3
-
2
I
M
1
5
3
-
2
I
M
1
5
3
-
2
Consulte la tabla
siguiente
A-10
A5E00267698-02
Tabla A-1 Factores MTBF de la periferia redundante
Mdulo Cdigo SIEMENS Factor MTBF
CCF = 1 %
Factor MTBF
CCF = 0,2 %
Mdulos de entradas digitales descentralizados
DI 24xDC24V 6ES7 326-1BK00-0AB0 100 500
DI 8xNAMUR [EEx ib] 6ES7 326-1RF00-0AB0 100 500
DI16xDC24V, alarma 6ES7 321-7BH00-0AB0 4 4
Mdulos de entradas analgicas descentralizados
AI 6x13Bit 6ES7 336-1HE00-0AB0 100 500
AI8x12Bit 6ES7 331-7KF02-0AB0 5 5
Mdulos de salidas digitales descentralizados
DO 10xDC24V/2A 6ES7 326-2BF00-0AB0 100 500
DO8xDC24V/2A 6ES7 322-1BF01-0AA0 3 4
DO32xDC24V/0.5A 6ES7 322-1BL00-0AA0 3 4
Resumen
Miles de sistemas de automatizacin redundantes se utilizan en diferentes configuraciones.
Para calcular el MTBF hemos partido de una configuracin estndar.
Conforme a los valores empricos, el tiempo de funcionamiento total de todos los sistemas
de automatizacin redundantes es de 300 000 000 horas. En total se han presentado 4
cadas de un sistema de automatizacin redundante.
Por tanto, si suponemos que el MTBF es de 3000 aos, ello sera fiable en un 95%.
A continuacin se indican los valores MTBF estimados realmente:
Tipo I b, CCF = 2 % aprox. 230 a
Tipo I b, CCF = 0,2 % aprox. 1200 a
El tipo I se diferencia de un sistema de automatizacin redundante promedio tan slo por la
utilizacin de una fuente de alimentacin redundante. Por tanto, la estimacin expuesta
arriba es ms bien pesimista.
A-11
A5E00267698-02
A.2.3 Comparacin entre configuraciones de sistema con comunicacin
estndar y de alta disponibilidad
El apartado siguiente muestra la comparacin entre la comunicacin estndar y la de alta
disponibilidad para una configuracin formada por un sistema H, una CPU H en modo
autnomo y un OS monocanal.
En la comparacin se han considerado nicamente los componentes de comunicacin CP y
cables.
Sistemas con comunicacin estndar o de alta disponibilidad
Comunicacin estndar Base
Sistema S7-400H S7-400 con CPU H Puesto individual OS
1
Comunicacin de alta disponibilidad Factor
Sistema S7-400H S7-400 con CPU H Puesto individual OS
aprox. 80
A-12
A5E00267698-02
B-1
A5E00267698-02
Modo autnomo
Resumen
En el presente anexo se exponen las informaciones requeridas para la operacin individual
de una CPU H (CPU 414-4H o CPU 417-4H). A continuacin se indica
cmo se define el modo autnomo
cundo es necesario el modo autnomo
qu se debe observar en el modo autnomo
cmo operan los LEDs especficos de alta disponibilidad
cmo se configura una CPU H para el modo autnomo
cmo se puede ampliar a un sistema H
Las diferencias que deben observarse cuando en vez de una CPU S7-400 estndar
configure y programe la CPU H se especifican en el anexo D.
Definicin
Se entiende por modo autnomo la operacin de una CPU H en un equipo SIMATIC-400
estndar.
Motivos para el modo autnomo
Las aplicaciones indicadas a continuacin son posibles nicamente con una CPU H, y no
pueden realizarse mediante las CPUs estndar de la gama S7-400.
Utilizacin de enlaces de alta disponibilidad
Configuracin de un autmata programable de seguridad S7-400F
Un programa de usuario de seguridad slo puede compilarse de forma ejecutable
utilizando la CPU H con licencia F-Runtime (esto se especifica en el manual Sistemas de
automatizacin S7-400F/S7-400FH).
Nota
El autodiagnstico de la CPU H es ejecutado tambin en el modo autnomo.
B
Modo autnomo
B-2
A5E00267698-02
Puntos que deben observarse en el modo autnomo de una CPU H
Atencin
Cuando una CPU H funciona en modo autnomo no deber haber enchufados mdulos de
sincronizacin.
Una CPU H cuenta con funciones adicionales no previstas en una CPU S7-400 estndar,
pero a su vez no soporta determinadas funciones. Por consiguiente, al programar su
autmata programable es imprescindible saber en qu tipo de CPU deber ejecutarse el
programa de usuario. Es decir, que un programa de usuario creado para una CPU S7-400
estndar no ser por lo general ejecutable sin adaptaciones en una CPU H en modo
autnomo.
En la tabla siguiente se indica las diferencias entre los modos autnomo y redundante de
una CPU H.
Tabla B-1 Diferencias entre los modos autnomo y redundante
Funcin CPU H en modo autnomo CPU H en modo redundante
Conexin de mdulos S5 a
travs de IM o cpsula de
sincronizacin
a travs del IM 463-2 no
OBs de error de s, pero sin llamadas s OBs de error de
redundancia (OB70, OB72)
s, pero sin llamadas s
Fallo de hardware en la
CPU
(OB 84)
tras detectar y corregir errores de
memoria
tras detectar y corregir errores de
memoria
al estar reducido el rendimiento entre el
acoplamiento de redundancia entre
ambas CPUs
ID de SZL W#16#0232
ndice W#16#0004 byte 0
W#16#F8 Modo autnomo: W#16#F8 W#16#F9
ndice W#16#0004 byte 0
de la palabra ndice en el
Redundante:
W#16#F8 y W#16#F1
p
registro de datos
W#16#F8 y W#16#F1
W#16#F9 y W#16#F0
Modo multimaestro DP s no
Panel de operador
conectable a
PROFIBUS DP
s s, slo unilateral
Modificaciones con la
instalacin en marcha
S, tal como se describe en el manual
Modificaciones con la instalacin en
marcha mediante CIR.
S, tal como se describe en el captulo
11 para el modo redundante.
Modo autnomo
B-3
A5E00267698-02
LEDs especficos de alta disponibilidad
Los LEDs REDF, IFM1F, IFM2F, MSTR, RACK0 y RACK1 presentan en el modo autnomo
el comportamiento especificado en la tabla siguiente.
LED Comportamiento
REDF apagado
IFM1F apagado
IFM2F apagado
MSTR luce
RACK0
luce
RACK0
luce
RACK1 apagado RACK1 apagado
Configuracin del modo autnomo
Requisito: en la CPU H no puede estar enchufado ningn mdulo de sincronizacin.
Procedimiento:
1. Inserte en su proyecto un equipo SIMATIC-400.
2. Configure el equipo con la CPU H de acuerdo con la estructura de su hardware. Para el
modo autnomo es preciso insertar la CPU H en un bastidor estndar (Insertar > Equipo
> Equipo S7-400 en el Administrador SIMATIC).
3. Parametrice la CPU H. Puede emplear los valores prefijados o adaptar los parmetros
requeridos.
4. Configure las redes y enlaces requeridos. Para el modo autnomo puede configurar
enlaces del tipo Enlace S7 de alta disponibilidad.
El procedimiento a seguir se describe en la Ayuda en pantalla del Administrador SIMATIC.
Modo autnomo
B-4
A5E00267698-02
Ampliacin a un sistema H
Nota
Slo es posible la ampliacin a un sistema H si en el modo autnomo no se asignaron
nmeros impares a los aparatos de ampliacin.
Si desea ampliar posteriormente la CPU H a un sistema de alta disponibilidad, proceda
como sigue:
1. Abra un nuevo proyecto e inserte un equipo H.
2. Copie el bastidor completo del equipo SIMATIC-400 estndar e insrtelo por duplicado
en el equipo H.
3. Inserte las subredes requeridas.
4. En caso dado, copie en el equipo H los esclavos DP del anterior proyecto de modo
autnomo.
5. Configure de nuevo los enlaces de comunicacin.
6. Efecte las modificaciones eventualmente necesarias, p. ej. insercin de la periferia
unilateral.
El procedimiento de configuracin se describe en la Ayuda en pantalla.
Cambio del modo de operacin de una CPU H
Para modificar el modo operativo de una CPU H hay que seguir un procedimiento distinto en
funcin del modo operativo al que se desee cambiar y del nmero de bastidor configurado
para la CPU:
Cambio de modo redundante a modo autnomo
1. Extraiga los mdulos de sincronizacin.
2. Desmonte la CPU.
3. Ajuste en la CPU el nmero de bastidor 0.
4. Monte la CPU.
5. Cargue un proyecto en la CPU en el que sta est configurada para el modo autnomo.
Cambio de modo autnomo a modo redundante, nmero de bastidor 0
1. Inserte los mdulos de sincronizacin en la CPU.
2. Realice un POWER ON sin respaldo, p. ej. desenchufando y enchufando de nuevo la
CPU, o bien cargue un proyecto en la CPU en el que sta est configurada para el modo
autnomo.
Cambio de modo autnomo a modo redundante, nmero de bastidor 1
1. Ajuste en la CPU el nmero de bastidor 1.
2. Monte la CPU.
3. Inserte los mdulos de sincronizacin en la CPU.
Modo autnomo
B-5
A5E00267698-02
Modificaciones con la instalacin en marcha en modo autnomo
Al realizar una modificacin con la instalacin en marcha tambin es posible efectuar ciertos
cambios en la configuracin en el modo autnomo de una CPU H en RUN. El procedimiento
es similar al de una CPU estndar. Para ello, el procesamiento se detendr durante un
mximo de 2,5 segundos (parametrizables). Durante este tiempo, las salidas de proceso
conservarn su valor actual. De esta forma, y especialmente en las instalaciones
tecnolgicas, apenas tendr efectos en el proceso. Consulte tambin el manual
Modificaciones con la instalacin en marcha mediante CiR
Slo es posible realizar modificaciones con la instalacin en marcha con periferia
descentralizada. Predetermina la configuracin representada en la siguiente figura. Para
facilitar la visibilidad se representa un nico sistema maestro DP y un nico sistema
maestro PA.
Esclavo
DP
modular
ET200M,
ET200S o
ET200iS
Esclavo DP
compacto
IM 157+
acoplador
DP/PA
Esclavo PA
(aparato de campo)
SUBRED: sistema maestro PA
Maestro DP
Interfaz MPI/DP de una CPU 41x o
interfaz DP de una CPU 41x-2 o
interfaz DP externa CP 443-5 ext.
PROFIBUS: sistema maestro DP
Enlace
PA
Esclavo PA
(aparato de campo)
Figura B-1 Resumen: Estructura del sistema para realizar modificaciones con la instalacin en marcha
Requisitos de hardware para realizar modificaciones con la instalacin en marcha
Para poder realizar una modificacin con la instalacin en marcha, deben cumplirse los
siguientes requisitos de hardware ya durante la puesta en marcha:
Utilizar una CPU S7 400
CPU S7 400 H slo en modo autnomo
En caso de utilizar un CP 443-5 extended, deber tratarse de la versin 5.0 del firmware.
Si desea agregar mdulos en el ET 200M: utilice IM153-2 a partir de ref. 6ES7
153-2AA03-0XB0 o bien IM153-2FO a partir de ref. 6ES7 153-2AB03-0XB0. Adems,
deber montar el ET 200M con un bus de fondo activo con espacio libre para la
ampliacin planificada. En ET 200M deber integrarse de modo que se comporte de
acuerdo con IEC 61158.
Si desea agregar estaciones completas: mantenga los conectores, repetidores, etc.
correspondientes.
Si desea agregar esclavos PA (aparatos de campo): utilizacin de IM157 a partir de
MLFB 6ES7 157-0AA82-0XA00 en el enlace DP/PA correspondiente.
Modo autnomo
B-6
A5E00267698-02
Nota
Puede combinar a discrecin componentes que admitan modificaciones con la instalacin
en marcha con otros que no las admitan. Segn la configuracin seleccionada se darn
ciertas limitaciones a la hora de poder realizar cambios con la instalacin en marcha con
ciertos componentes.
Requisitos de software para realizar modificaciones con la instalacin en marcha
Se requiere STEP 7 V5.3. Para poder realizar modificaciones con la instalacin en marcha,
deber escribir el programa de usuario de forma que, p. ej. los fallos de un equipo o un
mdulo no conduzcan la CPU a STOP.
Resumen de posibles modificaciones en la instalacin
Con la instalacin en marcha, puede realizar las siguientes modificaciones:
Agregar mdulos o submdulos en el caso de esclavos modulares DP ET 200M,
ET 200S, ET 200iS, siempre que se comporten de acuerdo con IEC 61158.
Utilizar canales no utilizados hasta el momento en un mdulo o submdulo si se trata de
esclavos modulares ET 200M, ET 200S o ET 200iS.
Agregar esclavos DP a un sistema maestro DP ya existente.
Agregar esclavos PA (equipos de campo) a un sistema maestro PA ya existente.
Agregar acopladores DP/PA detrs de un IM157.
Agregar enlaces PA (incluyendo sistemas maestros PA) a un sistema maestro DP ya
existente.
Asignar mdulos agregados a una imagen parcial del proceso.
Cambiar la parametrizacin de mdulos de periferia, p. ej. seleccionando de otros lmites
de alarma.
Deshacer modificaciones: es posible volver a eliminar mdulos, submdulos, esclavos
DP y PA (equipos de campo).
C-1
A5E00267698-02
Transicin de S5-H a S7-400H
Este anexo le sirve de ayuda para la transicin a sistemas S7 de alta disponibilidad, si Ud.
ya conociera los sistemas de alta disponibilidad de la familia S5.
Para la transicin de S5-H a S7-400H, es necesario en principio tener nociones del software
de configuracin STEP 7.
C.1 Generalidades
Documentacin
Para familiarizarse con el paquete bsico STEP 7, lea los siguientes manuales:
Configuracin del hardware y los enlaces mediante STEP 7 V5.3
Programar con STEP 7 V5.3
Los distintos lenguajes de programacin se describen en los siguientes manuales de
referencia:
Funciones estndar y funciones de sistema
AWL, KOP, FUP para S7-300/400
El manual De SIMATIC S5 a SIMATIC S7 le ayuda a Ud. en la transicin, ofrecindole
adems informaciones detalladas.
C
Transicin de S5-H a S7-400H
C-2
A5E00267698-02
C.2 Configuracin, programacin y diagnstico
Configuracin
La configuracin se llev a cabo en STEP 5 mediante un propio paquete de configuracin,
p. ej. COM 155H.
Para configurar las CPUs de alta disponibilidad en STEP 7 se utiliza el software bsico. Es
preciso instalar un equipo H con ayuda del Administrador SIMATIC y configurarlo mediante
HW Config. Las peculiaridades de las CPUs de alta disponibilidad estn resumidas en unos
pocos registros. La implementacin en las redes y la configuracin de los enlaces se
efectan mediante NetPro.
Diagnstico y programacin
El diagnstico de fallos se realiza en el S5 con ayuda del bloque de datos de error, donde el
sistema registra todas las anomalas. Por cada registro arranca automticamente el OB 37
de tratamiento de errores. En la palabra de marcas H se depositan otras informaciones.
Cada palabra de marcas H consta de un byte de estado y un byte de control. Las
informaciones de control se pueden activar bit a bit en el programa de usuario STEP 5.
En STEP 7 tiene lugar el diagnstico del sistema a travs del bfer de diagnstico o leyendo
de la lista de estado del sistema las llamadas listas parciales (las informaciones especficas
para los sistemas H se hallan p. ej. en SZL71). Esta consulta se puede efectuar con ayuda
del PG o desde el programa de usuario mediante la SFC 51 RDSYSST.
Para la prdida de redundancia en la periferia se prev el OB 70 y para la prdida de
redundancia en la CPU el OB 72.
La funcin del byte de control es realizada en STEP 7 a travs de la SFC 90 H_CTRL.
Tema en S5 Correspondencia en S7
Error OB37 OBs de tratamiento de errores OB 70 y OB 72
Palabra de control de marcas SFC 90 H_CTRL
Palabra de estado de marcas SZL71
Bloque de datos de error Bfer de diagnstico
D-1
A5E00267698-02
Diferencias entre los sistemas de alta
disponibilidad y los sistemas estndar
Al configurar y programar un autmata programable de alta disponibilidad equipado con
CPUs H deben tenerse en cuenta algunas diferencias respecto a las CPUs S7-400
estndar. Por una parte, una CPU H cuenta con funciones adicionales no previstas en una
CPU S7-400 estndar y, por otra parte, la CPU H no soporta determinadas funciones. Esto
debe tenerse en consideracin especialmente si Ud. desea ejecutar en una CPU H un
programa diseado para una CPU S7-400 estndar.
A continuacin se resumen las diferencias en la programacin de los sistemas de alta
disponibilidad y de los sistemas estndar. En el anexo B se exponen otras diferencias.
Si Ud. emplea en su programa de usuario alguna de las llamadas en cuestin (OBs y
SFCs), srvase adaptar adecuadamente su programa.
D
Diferencias entre los sistemas de alta disponibilidad y los sistemas estndar
D-2
A5E00267698-02
Funciones adicionales de los sistemas H
Funcin Programacin adicional
OBs de error de redundancia OB de error de redundancia en la periferia (OB 70)
OB de error de redundancia en la CPU (OB 72)
Para ms detalles, consulte el manual de referencia Funciones
Fallo de hardware en la CPU El OB 84 se llama tambin al reducirse el rendimiento del
acoplamiento entre ambas CPUs.
Datos adicionales en la
informacin de arranque de OB
y en los registros del bfer de
diagnstico
Se indican el nmero de bastidor y la CPU (maestra/reserva). Esta
informacin complementaria es evaluable en el programa.
SFC para sistemas H Mediante la SFC 90 H_CTRL puede Ud. influir en los procesos
de los sistemas H.
Enlaces de comunicacin de
alta disponibilidad
Los enlaces de alta disponibilidad son configurados, no
precisando ninguna programacin adicional.
Para la aplicacin de enlaces de alta disponibilidad puede Ud.
utilizar las SFB para enlaces configurados.
Autodiagnstico La rutina de autodiagnstico se ejecuta automticamente, no
precisando ninguna programacin adicional.
Test de RAM de alta calidad Tras realizar un POWER ON sin respaldo, la CPU H realiza un test
de RAM de alta calidad.
Periferia conmutada No se requiere ninguna programacin adicional; vase el
apartado 8.3.
Informacin en la lista de
estado del sistema
A travs de la lista parcial con el SZL-ID W#16#0019 se
obtienen tambin registros de datos para los LEDs especficos
de alta disponibilidad.
obtienen tambin registros de datos para los OBs de error de
redundancia.
A travs de la lista parcial con el SZL-ID W#16#xy71 se
obtienen informaciones sobre el estado actual del sistema H.
obtienen tambin registros de datos para los LEDs especficos
de alta disponibilidad.
A travs de la lista parcial con el SZL-ID W#16#xy75 se
obtienen informaciones sobre el estado de la comunicacin
entre el sistema H y los esclavos DP conmutados.
Supervisiones en la
sincronizacin
El sistema operativo vigila los siguientes cuatro tiempos
configurables:
Mximo tiempo de bloqueo para las clases de prioridad > 15
No se requiere programacin adicional. Para ms detalles vase
el captulo 7.
ID de SZL W#16#0232 ndice
W#16#0004 byte 0 de la
palabra ndice en el registro de
datos
CPU H en modo autnomo: W#16#F8
CPU H en modo 1de1: W#16#F8 o W#16#F9
CPU H en modo redundante: W#16#F8 y W#16#F1 o W#16#F9 y
W#16#F0
D-3
A5E00267698-02
Restricciones en la CPU H con respecto a la CPU estndar
Funcin Restriccin en la CPU H
Rearranque No es posible el rearranque. El OB 101 no se soporta
Multiproceso No es posible el multiproceso. Los bloques OB 60 y SFC 35 no se
soportan,
Arranque sin configuracin
cargada
No es posible el arranque sin configuracin cargada.
OB esttico No es soportado el OB 90.
Modo multimaestro DP Las CPUs H no son compatibles con el modo multimaestro DP en
el modo operativo REDUNDANTE.
Trfico de enlace directo entre
esclavos DP
No es configurable en STEP 7.
Equidistancia para esclavos DP No se prev la equidistancia para esclavos DP en el sistema H.
Sincronizacin de esclavos DP No es posible la sincronizacin de grupos de esclavos DP. No se
soporta la SFC 11 DPSYC_FR.
Desactivacin y activacin de
esclavos DP
No es posible desactivar ni activar esclavos DP. No se soporta la
SFC 12 D_ACT_DP.
Insercin de mdulos DP en los
receptculos para mdulos
interfase
Imposible. Estos receptculos se prevn slo para los mdulos de
sincronizacin
Tiempos de ejecucin En la CPU 414-4H o la CPU 417-4H, el tiempo de ejecucin de
comandos es algo mayor que en la respectiva CPU estndar
(CPU 414-4 CPU 417-4) (vase la Lista de operaciones S7-400).
Esto debe tenerse en consideracin para todas las aplicaciones
de duracin crtica. En caso dado tendr Ud. que aumentar el
tiempo de vigilancia de ciclo.
Tiempo de ciclo DP El tiempo de ciclo DP en la CPU 414-4H o en la CPU 417-4H es
ligeramente superior al de la CPU estndar correspondiente.
Retardos y bloqueos Durante la sincronizacin son
confirmadas negativamente las SFCs asncronas para
registros de datos
retardados los avisos
retardadas por de pronto todas las clases de prioridad de
hasta 15
denegadas o retardadas las peticiones de comunicacin
por ltimo bloqueadas todas las clases de prioridad.
Para ms detalles vase el captulo 7.
Utilizacin de avisos inherentes
a smbolos (SCAN)
No es posible utilizar avisos inherentes a smbolos.
Comunicacin de datos
globales
No es posible la comunicacin GD (ni de forma cclica ni tampoco
llamando a las funciones del sistema SFC 60 GD_SND o SFC 61
GD_RCV).
Comunicacin bsica S7 No se soportan las funciones de comunicacin (SFCs) para la
comunicacin bsica.
Conexin de S5 No es posible conectar mdulos S5 a travs de cpsulas de
sincronizacin. Slo es posible conectar mdulos S5 a travs de la
IM 463-2 en modo autnomo.
D-4
A5E00267698-02
Funcin Restriccin en la CPU H
CPU como esclavo DP Imposible
Utilizacin de la SFC49
LGC_GADR
Se est utilizando un sistema de automatizacin S7-400H en
modo redundante. Si indica en el parmetro LADDR la direccin
lgica de un mdulo de un esclavo conmutado al llamar a la
SFC49, en el byte alto del parmetro RACK se emitir el ID del
sistema maestro DP del canal activo. Si no existe ningn canal
activo, se emitir el ID del sistema maestro DP correspondiente a
la CPU maestra.
Llamada de la SFC51
RDSYSST con
SZL_ID=W#16#xy91
Los registros de las siguientes listas parciales del estado del
sistema (SZL) no pueden leerse con la SFC51 RDSYSST:
SZL_ID=W#16#0091
SZL_ID=W#16#0191
SZL_ID=W#16#0291
SZL_ID=W#16#0391
SZL_ID=W#16#0991
SZL_ID=W#16#0E91
E-1
A5E00267698-02
Mdulos de funcin y de comunicacin
utilizables en S7-400H
En el sistema de automatizacin S7--400 se pueden utilizar los siguientes mdulos de
funcin (FM) y mdulos de comunicaciones (CP):
FM y CP utilizables de forma centralizada
Mdulo Nmero de referencia Versin Unilateral Redundante
Mdulo de contaje FM 450 6ES7450-1AP00-0AE0 a partir de la versin
2
s no
CP441-1 (acoplamiento punto a
t )
6ES7441-1AA02-0AE0 a partir de la versin
2
s no
punto)
6ES7441-1AA03-0XE0 a partir de la versin
1
con firmware V1.0.0
CP441-2 (acoplamiento punto a
t )
6ES7441-2AA02-0AE0 a partir de la versin
2
s no
punto)
6ES7441-2AA03-0XE0 a partir de la versin
1
con firmware V1.0.0
CP443-1 Multi (Industrial
Ethernet, TCP / ISO-Transport)
6GK7443-1EX10-0XE0 a partir de la versin
1
con firmware V1.0.1
s s
6GK7443-1EX11-0XE0 a partir de la versin
1
con firmware V1.1.0
s s
CP443-5 Basic (PROFIBUS;
funciones S7)
6GK7443-5FX01-0XE0 a partir de la versin
1
con firmware V3.1
s s
CP443-5 Extended (PROFIBUS;
maestro en PROFIBUS- DP)
1)
6GK7443-5DX02-0XE0 a partir de la versin
2
con firmware V3.2.3
s s
CP443-5 Extended
(PROFIBUS DPV1)
1) 2)
6GK7443-5DX03-0XE0 a partir de la versin
2
con firmware V5.0.0
s s
1)
Slo se pueden emplear estos mdulos como interfaz maestra externa en PROFIBUS DP.
2)
Slo este mdulo soporta DPV1 como interfaz maestra DP externa (segn IEC 61158/ EN 50170).
E
Mdulos de funcin y de comunicacin utilizables en S7-400H
E-2
A5E00267698-02
Mdulos FM y CP utilizables descentralmente de forma unilateral
Nota
Todos los mdulos FM y CP habilitados para el ET 200M pueden utilizarse en el S7-400H
descentralmente de forma unilateral.
Mdulos FM y CP utilizables descentralmente de forma conmutada
Mdulo Nmero de referencia Versin
Mdulo de comunicaciones CP 341-1
(acoplamiento punto a punto)
6ES7341-1AH00-0AE0
6ES7341-1BH00-0AE0
6ES7341-1CH00-0AE0
a partir de la versin
3
6ES7341-1AH01-0AE0
6ES7341-1BH01-0AE0
6ES7341-1CH01-0AE0
1
con firmware V1.0.0
(conexin de bus ASI)
6GK7342-2AH01-0XA0 a partir de la versin
1
con firmware V1.10
(conexin de bus ASI)
6GK7343-2AH00-0XA0 a partir de la versin
2
con firmware V2.03
Mdulo de contaje FM 350-1 6ES7350-1AH01-0AE0
6ES7350-1AH02-0AE0
1
Mdulo de contaje FM 350-2 6ES7350-2AH00-0AE0 a partir de la versin
2
Mdulo de regulacin FM 355 C 6ES7355-0VH10-0AE0 a partir de la versin
4
Mdulo de regulacin FM 355 S 6ES7355-1VH10-0AE0 a partir de la versin
3
High Speed Boolean Processor FM 352-5 6ES7352-5AH00-0AE0 a partir de la versin
1
con firmware V1.0.0
Mdulo de regulacin FM 355-2 C 6ES7355-0CH00-0AE0 a partir de la versin
1
con firmware V1.0.0
Mdulo de regulacin FM 355-2 S 6ES7355-0SH00-0AE0 a partir de la versin
1
con firmware V1.0.0
Atencin
Los mdulos de funcin y comunicacin unilaterales o conmutados no se sincronizan en el
sistema H si estn disponibles en pares. Por lo tanto, dos FM 450 que funcionen de forma
unilateral no sincronizarn la lectura de sus contadores.
Esclavos PROFIBUS DP redundantes
Para poder utilizar esclavos PROFIBUS DP redundantes se necesita
STEP 7 V 5.3 con actualizacin de hardware.
F-1
A5E00267698-02
Ejemplos de interconexin para periferia
redundante
Apartado Tema Pgina
F.1 SM 321; DI 16 x DC 24 V, 6ES7 321-1BH02-0AA0 F-2
F.2 SM 321; DI 32 x DC 24 V, 6ES7 321-1BL00-0AA0 F-3
F.3 SM 321; DI 16 x AC 120/230V, 6ES7 321-1FF00-0AA0 F-4
F.4 SM 321; DI 8 x AC 120/230 V, 6ES7 321-1FF01-0AA0 F-5
F.5 SM 321; DI 16 x DC 24V, 6ES7321-7BH00-0AB0 F-6
F.6 SM 321; DI 16 x DC 24V, 6ES7321-7BH01-0AB0 F-7
F.7 SM 326; DO 10 x DC 24V/2A, 6ES7 326-2BF01-0AB0 F-8
F.8 SM 326; DI 8 x NAMUR, 6ES7 326-1RF00-0AB0 F-9
F.9 SM 326; DI 24 x DC 24 V, 6ES7 326-1BK00-0AB0 F-10
F.10 SM 421; DI 32 x UC 120 V, 6ES7 421-1EL00-0AA0 F-11
F.11 SM 421; DI 16 x DC 24 V, 6ES7 421-7BH01-0AB0 F-12
F.12 SM 421; DI 32 x DC 24 V, 6ES7 421-7BL00-0AB0 F-13
F.13 SM 421; DI 32 x DC 24 V, 6ES7 421-7BL01-0AB0 F-14
F.14 SM 322; DO 8 x DC 24 V/2 A, 6ES7 322-1BF01-0AA0 F-15
F.15 SM 322; DO 32 x DC 24 V/0,5 A, 6ES7 322-1BL00-0AA0 F-16
F.16 SM 322; DO 8 x AC 230 V/2 A, 6ES7 322-1FF01-0AA0 F-17
F.17 SM 322; DO 16 x DC 24 V/10 mA [EEx ib], 6ES7 322-5SD00-0AB0 F-18
F.18 SM 322; DO 8 x DC 24 V/0,5 A, 6ES7 322-8BF00-0AB0 F-19
F.19 SM 322; DO 16 x DC 24 V/0,5 A, 6ES7 322-8BH00-0AB0 F-20
F.20 SM 322; AO 5 x 12 Bit, 6ES7 332-5HF00-0AB0 F-21
F.21 SM 332; AO 4 x 0/4..20 mA [EEx ib], 6ES7 332-5RD00-0AB0 F-22
F.22 SM 422; DO 16 x AC 120/230 V/2 A, 6ES7 422-1FH00-0AA0 F-23
F.23 SM 422; DO 32 x DC 24 V/0,5 A, 6ES7 422-7BL00-0AB0 F-24
F.24 SM 331; AI 4 x 15 Bit [EEx ib]; 6ES7 331-7RD00-0AB0 F-25
F.25 SM 331; AI 8 x 12 Bit, 6ES7 331-7KF02-0AB0 F-26
F.26 SM 331; AI 8 x 16 Bit; 6ES7 331-7NF00-0AB0 F-27
F.27 SM 332; AO 4 x 12 Bit; 6ES7 332-5HD01-0AB0 F-28
F.28 SM 431; AI 16 x 16 Bit, 6ES7 431-7QH00-0AB0 F-29
F
Ejemplos de interconexin para periferia redundante
F-2
A5E00267698-02
F.1 SM 321; DI 16 x DC 24 V, 6ES7 321-1BH02-0AA0
La figura siguiente muestra la conexin de dos sensores redundantes con dos mdulos
SM 321; DI 16 x DC 24 V. Los sensores estn conectados al canal 0 de cada mdulo.
1N
1N
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
24 V
Figura F-1 Ejemplo de interconexin del SM 321; DI 16 x DC 24 V
F-3
A5E00267698-02
F.2 SM 321; DI 32 x DC 24 V, 6ES7 321-1BL00-0AA0
La figura siguiente muestra la conexin de dos pares de sensores redundantes con dos
mdulos redundantes SM 321; DI 32 x DC 24 V. Los sensores estn conectados a los
canales 0 y 16, respectivamente.
25
26
27
28
29
30
22
23
21
24
35
36
37
38
39
40
32
33
31
34
25
26
27
28
29
30
22
23
21
24
35
36
37
38
39
40
32
33
31
34
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
24 V 24 V
Figura F-2 Ejemplo de interconexin del SM 321; DI 32 x DC 24 V
F-4
A5E00267698-02
F.3 SM 321; DI 16 x AC 120/230V, 6ES7 321-1FF00-0AA0
SM 321; DI 16 x AC 120/230 V. Los sensores es conectados al canal 0 de cada mdulo.
120/230V
1N
1N
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
Figura F-3 Ejemplo de interconexin SM 321; DI 16 x AC 120/230 V
F-5
A5E00267698-02
F.4 SM 321; DI 8 x AC 120/230 V, 6ES7 321-1FF01-0AA0
SM 321; DI 8AC 120/230 V. Los sensores es conectados al canal 0 de cada mdulo.
120/230V
1N
1N
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
Figura F-4 Ejemplo de interconexin SM 321; DI 8 x AC 120/230 V
F-6
A5E00267698-02
F.5 SM 321; DI 16 x DC 24V, 6ES7321-7BH00-0AB0
mdulos SM 321; DI 16 x DC 24V. Los sensores estn conectados a los canales 0 y 8,
respectivamente.
24 V
CH0
CH8
CH0
CH8
Vs
Vs
Vs
Vs
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
Figura F-5 Ejemplo de interconexin SM 321; DI 16 x DC 24V
F-7
A5E00267698-02
F.6 SM 321; DI 16 x DC 24V, 6ES7321-7BH01-0AB0
mdulos SM 321; DI 16 x DC 24V. Los sensores estn conectados a los canales 0 y 8,
respectivamente.
24 V
CH0
CH8
CH0
CH8
Vs
Vs
Vs
Vs
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
Figura F-6 Ejemplo de interconexin SM 321; DI 16 x DC 24V
F-8
A5E00267698-02
F.7 SM 326; DO 10 x DC 24V/2A, 6ES7 326-2BF01-0AB0
La figura siguiente muestra la conexin de un actuador a dos mdulos redundantes SM 326;
DO 10 x DC 24V/2A. El actuador est conectado al canal 1 de cada mdulo.
25
26
27
28
29
30
22
23
21
24
35
36
37
38
39
40
32
33
31
34
25
26
27
28
29
30
22
23
21
24
35
36
37
38
39
40
32
33
31
34
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
24 V
24 V
24 V
24 V
24 V
24 V
Figura F-7 Ejemplo de interconexin SM 326; DO 10 x DC 24V/2A
F-9
A5E00267698-02
F.8 SM 326; DI 8 x NAMUR, 6ES7 326-1RF00-0AB0
redundantes SM 326; DI 8 x NAMUR. Los sensores estn conectados al canal 13 de cada
mdulo.
25
26
27
28
29
30
22
23
21
24
35
36
37
38
39
40
32
33
31
34
25
26
27
28
29
30
22
23
21
24
35
36
37
38
39
40
32
33
31
34
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
24 V
24 V
Figura F-8 Ejemplo de interconexin SM 326; DI 8 x NAMUR
F-10
A5E00267698-02
F.9 SM 326; DI 24 x DC 24 V, 6ES7 326-1BK00-0AB0
redundantes SM 326; DI 24 x DC 24 V. Los sensores estn conectados al canal 13 de cada
mdulo.
25
26
27
28
29
30
22
23
21
24
35
36
37
38
39
40
32
33
31
34
25
26
27
28
29
30
22
23
21
24
35
36
37
38
39
40
32
33
31
34
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
24 V
24 V
24 V
24 V
Figura F-9 Ejemplo de interconexin SM 326; DI 24 x DC 24 V
F-11
A5E00267698-02
F.10 SM 421; DI 32 x UC 120 V, 6ES7 421-1EL00-0AA0
La figura siguiente muestra la conexin de un sensor redundante con dos mdulos SM 421;
DI 32 x UC 120 V. El sensor est conectado al canal 0 de cada mdulo.
1 -- -- -- --
2 -- -- -- --
3
4
5
6
7
8
9
10
11
12
13 -- -- -- -- 1N
14
15 o -- -- -- -- 0
16 o -- -- -- -- 1
17 o -- -- -- -- 2
18 o -- -- -- -- 3
19 o -- -- -- -- 4
20 o -- -- -- -- 5
21 o -- -- -- -- 6
22 o -- -- -- -- 7
23
24 -- -- -- -- 2N
25
26
27 o -- -- -- -- 0
28 o -- -- -- -- 1
29 o -- -- -- -- 2
30 o -- -- -- -- 3
31 o -- -- -- -- 4
32 o -- -- -- -- 5
33 o -- -- -- -- 6
34 o -- -- -- -- 7
35
36 -- -- -- -- 3N
37
38
39 o -- -- -- -- 0
40 o -- -- -- -- 1
41 o -- -- -- -- 2
42 o -- -- -- -- 3
43 o -- -- -- -- 4
44 o -- -- -- -- 5
45 o -- -- -- -- 6
46 o -- -- -- -- 7
47
48 -- -- -- -- 4N
120 VUC
o -- -- -- -- 0
o -- -- -- -- 1
o -- -- -- -- 2
o -- -- -- -- 3
o -- -- -- -- 4
o -- -- -- -- 5
o -- -- -- -- 6
o -- -- -- -- 7
1 -- -- -- --
2 -- -- -- --
3
4
5
6
7
8
9
10
11
12
13 -- -- -- -- 1N
14
15 o -- -- -- -- 0
16 o -- -- -- -- 1
17 o -- -- -- -- 2
18 o -- -- -- -- 3
19 o -- -- -- -- 4
20 o -- -- -- -- 5
21 o -- -- -- -- 6
22 o -- -- -- -- 7
23
24 -- -- -- -- 2N
25
26
27 o -- -- -- -- 0
28 o -- -- -- -- 1
29 o -- -- -- -- 2
30 o -- -- -- -- 3
31 o -- -- -- -- 4
32 o -- -- -- -- 5
33 o -- -- -- -- 6
34 o -- -- -- -- 7
35
36 -- -- -- -- 3N
37
38
39 o -- -- -- -- 0
40 o -- -- -- -- 1
41 o -- -- -- -- 2
42 o -- -- -- -- 3
43 o -- -- -- -- 4
44 o -- -- -- -- 5
45 o -- -- -- -- 6
46 o -- -- -- -- 7
47
48 -- -- -- -- 4N
o -- -- -- -- 0
o -- -- -- -- 1
o -- -- -- -- 2
o -- -- -- -- 3
o -- -- -- -- 4
o -- -- -- -- 5
o -- -- -- -- 6
o -- -- -- -- 7
Figura F-10 Ejemplo de interconexin SM 421; DI 32 x UC 120 V
F-12
A5E00267698-02
F.11 SM 421; DI 16 x DC 24 V, 6ES7 421-7BH01-0AB0
mdulos
SM 421; D1 16 x 24 V. Los sensores estn conectados a los canales 0 y 8,
respectivamente.
1
3
4
5
6
7
8
9
10
11
12
14
15
16
17
18
19
20
21
22
23
25
26
27
28
29
30
31
32
33
34
35
37
38
39
40
41
42
43
44
45
46
47
2
13
24
36
48
1
3
4
5
6
7
8
9
10
11
12
14
15
16
17
18
19
20
21
22
23
25
26
27
28
29
30
31
32
33
34
35
37
38
39
40
41
42
43
44
45
46
47
2
13
24
36
48
o
24 V
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
Figura F-11 Ejemplo de interconexin SM 421; DI 16 x 24 V
F-13
A5E00267698-02
F.12 SM 421; DI 32 x DC 24 V, 6ES7 421-1BL00-0AB0
La figura siguiente muestra la conexin de sensores redundantes con dos mdulos SM 421;
D1 32 x 24 V. Los sensores estn conectados al canal 0 de cada mdulo.
1
3
4
5
6
7
8
9
10
11
12
14
15
16
17
18
19
20
21
22
23
25
26
27
28
29
30
31
32
33
34
35
37
38
39
40
41
42
43
44
45
46
47
2
13
24
36
48
1
3
4
5
6
7
8
9
10
11
12
14
15
16
17
18
19
20
21
22
23
25
26
27
28
29
30
31
32
33
34
35
37
38
39
40
41
42
43
44
45
46
47
2
13
24
36
48
o
24 V
o
o
o
o
o
F-14
A5E00267698-02
F.13 SM 421; DI 32 x DC 24 V, 6ES7 421-7BL01-0AB0
La figura siguiente muestra la conexin de sensores redundantes con dos mdulos SM 421;
D1 32 x 24 V. Los sensores estn conectados al canal 0 de cada mdulo.
1
3
4
5
6
7
8
9
10
11
12
14
15
16
17
18
19
20
21
22
23
25
26
27
28
29
30
31
32
33
34
35
37
38
39
40
41
42
43
44
45
46
47
2
13
24
36
48
1
3
4
5
6
7
8
9
10
11
12
14
15
16
17
18
19
20
21
22
23
25
26
27
28
29
30
31
32
33
34
35
37
38
39
40
41
42
43
44
45
46
47
2
13
24
36
48
24 V
o
o
o
o
F-15
A5E00267698-02
F.14 SM 322; DO 8 x DC 24 V/2 A, 6ES7 322-1BF01-0AA0
La figura siguiente muestra la conexin de un actuador con dos mdulos redundantes
SM 322; DO 8 x DC 24 V. El actuador est conectado al canal 0 de cada mdulo.
Como diodos se pueden utilizar p. ej. los tipos de la serie 1N4003 .. 1N4007 o cualquier otro
diodo con U
_r
>=200 V e I_
F
>= 1 A
1 L+
1M
1M
24 V
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
p. ej. 1 N 4003
p. ej. 1 N 4003
Figura F-14 Ejemplo de interconexin SM 322; DO 8 x DC 24 V/2 A
F-16
A5E00267698-02
F.15 SM 322; DO 32 x DC 24 V/0,5 A, 6ES7 322-1BL00-0AA0
SM 322; DO 32 x DC 24 V. El actuador est conectado al canal 1 de cada mdulo.
diodo con U
_r
>=200 V e I_
F
>= 1 A
L+ 1
1M
L+ 1
1M
24 V
p. ej. 1 N 4003
p. ej. 1 N 4003
25
26
27
28
29
30
22
23
21
24
35
36
37
38
39
40
32
33
31
34
25
26
27
28
29
30
22
23
21
24
35
36
37
38
39
40
32
33
31
34
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
Figura F-15 Ejemplo de interconexin SM 322; DO 32 x DC 24 V/0,5 A
F-17
A5E00267698-02
F.16 SM 322; DO 8 x AC 230 V/2 A, 6ES7 322-1FF01-0AA0
La figura siguiente muestra la conexin de un actuador con dos mdulos SM 322;
Do 8 x AC 230 V/2 A. El actuador est conectado al canal 0 de cada mdulo.
120/230V
1N
1N
1L
1L
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
Figura F-16 Ejemplo de interconexin SM 322; DO 8 x AC 230 V/2 A
F-18
A5E00267698-02
F.17 SM 322; DO 16 x DC 24 V/10 mA [EEx ib],
6ES7 322-5SD00-0AB0
DO 16 x DC 24 V/10 mA [EEx ib]. El actuador est conectado al canal 0 de cada mdulo.
diodo con U
_r
>=200 V e I_
F
>= 1 A
1N
1L
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
24 V
p. ej. 1 N 4003
p. ej. 1 N 4003
Figura F-17 Ejemplo de interconexin SM 322; DO 16 x DC 24 V/10 mA [EEx ib]
F-19
A5E00267698-02
F.18 SM 322; DO 8 x DC 24 V/0,5 A, 6ES7 322-8BF00-0AB0
SM 322; DO 8 x DC 24 V/0,5 A. El actuador est conectado al canal 0 de cada mdulo.
1 L+
1M
1M
24 V
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
F-20
A5E00267698-02
F.19 SM 322; DO 16 x DC 24 V/0,5 A, 6ES7 322-8BH00-0AB0
SM 322; DO 16 x DC 24 V/0,5 A. El actuador est conectado al canal 8 de cada mdulo.
1 L+
1M
1M
24 V
25
26
27
28
29
30
22
23
21
24
35
36
37
38
39
40
32
33
31
34
25
26
27
28
29
30
22
23
21
24
35
36
37
38
39
40
32
33
31
34
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
1 L+
1M
1M
24 V
F-21
A5E00267698-02
F.20 SM 322; AO 8 x 12 Bit, 6ES7 332-5HF00-0AB0
La figura siguiente muestra la conexin de dos actuadores con dos mdulos redundantes
SM 332; AO 8 x 12 Bit. Los actuadores estn conectados a los canales 0 y 4,
respectivamente. Como diodos se pueden utilizar p. ej. los tipos de la serie 1N4003 ..
1N4007 o cualquier otro diodo con U
_r
>=200 V e I_
F
>= 1 A
1 L+
1M
1M
24 V
25
26
27
28
29
30
22
23
21
24
35
36
37
38
39
40
32
33
31
34
25
26
27
28
29
30
22
23
21
24
35
36
37
38
39
40
32
33
31
34
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
Figura F-20 Ejemplo de interconexin SM 332; AO 8 x 12 Bit
F-22
A5E00267698-02
F.21 SM 332; AO 4 x 0/4..20 mA [EEx ib], 6ES7 332-5RD00-0AB0
AO 4 x 0/4..20 mA [EEx ib]. El actuador est conectado al canal 0 de cada mdulo.
diodo con U
_r
>=200 V e I_
F
>= 1 A
1N
1L
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
24 V
Figura F-21 Ejemplo de interconexin SM 332; AO 4 x 0/4..20 mA [EEx ib]
F-23
A5E00267698-02
F.22 SM 422; DO 16 x AC 120/230 V/2 A, 6ES7 422-1FH00-0AA0
La figura siguiente muestra la conexin de un actuador con dos mdulos
SM 422; DO 16 x 120/230 V/2 A. El actuador est conectado al canal 0 de cada mdulo.
110/220 V
1 -- -- -- --
2 -- -- -- --
3
4
5
6
7
8
9
10
11
12
13 -- -- -- -- 1N
14
15 o -- -- -- -- 4
16
17 o -- -- -- -- 5
18
19 o -- -- -- -- 6
20
21 o -- -- -- -- 7
22
23
24 -- -- -- -- 2N
25
26
27 o -- -- -- -- 0
28
29 o -- -- -- -- 1
30
31 o -- -- -- -- 2
32
33 o -- -- -- -- 3
34
35
36 -- -- -- -- 3N
37
38
39 o -- -- -- -- 4
40
41 o -- -- -- -- 5
42
43 o -- -- -- -- 6
44
45 o -- -- -- -- 7
46
47
48 -- -- -- -- 4N
o -- -- -- -- 0
o -- -- -- -- 1
o -- -- -- -- 2
o -- -- -- -- 3
-- -- -- -- 1L
-- -- -- --
-- -- -- --
-- -- -- -- 2l
-- -- -- --
-- -- -- --
-- -- -- --
-- -- -- -- 3L
-- -- -- --
-- -- -- --
-- -- -- --
-- -- -- -- 4L
-- -- -- --
1 -- -- -- --
2 -- -- -- --
3
4
5
6
7
8
9
10
11
12
13 -- -- -- -- 1N
14
15 o -- -- -- -- 4
16
17 o -- -- -- -- 5
18
19 o -- -- -- -- 6
20
21 o -- -- -- -- 7
22
23
24 -- -- -- -- 2N
25
26
27 o -- -- -- -- 0
28
29 o -- -- -- -- 1
30
31 o -- -- -- -- 2
32
33 o -- -- -- -- 3
34
35
36 -- -- -- -- 3N
37
38
39 o -- -- -- -- 4
40
41 o -- -- -- -- 5
42
43 o -- -- -- -- 6
44
45 o -- -- -- -- 7
46
47
48 -- -- -- -- 4N
o -- -- -- -- 0
o -- -- -- -- 1
o -- -- -- -- 2
o -- -- -- -- 3
-- -- -- -- 1L
-- -- -- --
-- -- -- --
-- -- -- -- 2l
-- -- -- --
-- -- -- --
-- -- -- --
-- -- -- -- 3L
-- -- -- --
-- -- -- --
-- -- -- --
-- -- -- -- 4L
-- -- -- --
Figura F-22 Ejemplo de interconexin SM 422; DO 16 x 120/230 V/2 A
F-24
A5E00267698-02
F.23 SM 422; DO 32 x DC 24 V/0,5 A, 6ES7 422-7BL00-0AB0
La figura siguiente muestra la conexin de un actuador con dos mdulos SM 422; DO 32 x
24 V/0,5 A. El actuador est conectado al canal 0 de cada mdulo. Como diodos se pueden
utilizar p. ej. los tipos de la serie 1N4003 .. 1N4007 o cualquier otro diodo con U
_r
>=200 V e
I_
F
>= 1 A
1
3
4
5
6
7
8
9
10
11
12
14
15
16
17
18
19
20
21
22
23
25
26
27
28
29
30
31
32
33
34
35
37
38
39
40
41
42
43
44
45
46
47
2
13
24
36
48
1
3
4
5
6
7
8
9
10
11
12
14
15
16
17
18
19
20
21
22
23
25
26
27
28
29
30
31
32
33
34
35
37
38
39
40
41
42
43
44
45
46
47
2
13
24
36
48
o
o
24 V
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
o
p. ej. 1 N 4003
p. ej. 1 N 4003
F-25
A5E00267698-02
F.24 SM 331; AI 4 x 15 Bit [EEx ib]; 6ES7 331-7RD00-0AB0
La figura siguiente muestra la conexin de un transductor de medida de 2 hilos con dos
mdulos SM 331; AI 4 x 15 Bit [EEx ib]. El transductor est conectado al canal 1 de cada
mdulo. Diodos Z apropiados: BZX85C6v2 o 1N4734A (6,2 V debido a la resistencia de
entrada de 50 ohmios)
M
24 V
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
Transductor de medida
2 hilos
Figura F-24 Ejemplo de interconexin SM 331, AI 4 x 15 Bit [EEx ib]
F-26
A5E00267698-02
F.25 SM 331; AI 8 x 12 Bit, 6ES7 331-7KF02-0AB0
La figura siguiente muestra la conexin de un transductor de medida con dos mdulos
SM 331; AI 8 x 12 Bit. El transductor est conectado al canal 1 de cada mdulo.
L+
M
L+
24 V
+/--10 V
=
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
Figura F-25 Ejemplo de interconexin SM 331; AI 8 x 12 Bit
F-27
A5E00267698-02
F.26 SM 331; AI 8 x 16 Bit; 6ES7 331-7NF00-0AB0
La figura siguiente muestra la conexin de un transductor con dos mdulos redundantes SM
331; AI 8 x 16 Bit. El transductor est conectado al canal 3 de cada mdulo.
Transductor
+/-- 10V
+/-- 5V
1 -- 5V
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
25
26
27
28
29
30
22
23
21
24
35
36
37
38
39
40
32
33
31
34
25
26
27
28
29
30
22
23
21
24
35
36
37
38
39
40
32
33
31
34
F-28
A5E00267698-02
F.27 SM 332; AO 4 x 12 Bit; 6ES7 332-5HD01-0AB0
La figura siguiente muestra la conexin de un actuador con dos mdulos
SM 332; AO 4 x 12 Bit. El actuador est conectado al canal 0 de cada mdulo. Como dio-
dos se pueden utilizar p. ej. los tipos de la serie 1N4003 .. 1N4007 o cualquier otro diodo
con U
_r
>=200 V e I_
F
>= 1 A
L+
M
M
M
ana
24 V
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
5
6
7
8
9
10
2
3
1
4
15
16
17
18
19
20
12
13
11
14
Figura F-27 Ejemplo de interconexin SM 332, AO 4 x 12 Bit
F-29
A5E00267698-02
F.28 SM 431; AI 16 x 16 Bit, 6ES7 431-7QH00-0AB0
La figura siguiente muestra la conexin de un sensor con dos mdulos SM 431;
AI 16 x 16 Bit. El sensor est conectado al canal 0 de cada mdulo. Diodos Z apropiados:
BZX85C6v2 o 1N4734A (6,2 V debido a la resistencia de entrada de 50 ohmios)
1
3
4
5
6
7
8
9
10
11
12
14
15
16
17
18
19
20
21
22
23
25
26
27
28
29
30
31
32
33
34
35
37
38
39
40
41
42
43
44
45
46
47
2
13
24
36
48
1
3
4
5
6
7
8
9
10
11
12
14
15
16
17
18
19
20
21
22
23
25
26
27
28
29
30
31
32
33
34
35
37
38
39
40
41
42
43
44
45
46
47
2
13
24
36
48
o
o
24 V
o
o
o
o
o
o
o
o
o
o
o
+/--10 V
=
4 .. 20
2 hilos
o
F-30
A5E00267698-02
Glosario-1
A5E00267698-02
Glosario
Acoplamiento de redundancia
Acoplamiento entre los mdulos centralizados de un sistema H para la sincronizacin y
el intercambio de datos.
Acoplar
En el estado ACOPLAR de un sistema H, la CPU maestra y la CPU de reserva
comparan la capacidad de memoria y los contenidos de las memorias de carga. Si se
determinaran divergencias en el programa de aplicacin, la CPU maestra actualiza el
programa de aplicacin de la CPU de reserva.
Adaptar (igualar datos)
En el estado ADAPTAR de un sistema H, la CPU maestra actualiza los datos
dinmicos de la CPU de reserva
Autodiagnstico
En los mdulos centralizados de alta disponibilidad, durante el arranque, el
procesamiento cclico y la aparicin de errores de comparacin, se desarrollan
autopruebas definidas. Con ellas se verifica el contenido y el estado de los mdulos
centralizados y de la periferia.
BUSQUEDA DE ERRORES
Estado operativo de la CPU de reserva de un sistema H, en el que la CPU ejecuta una
rutina de autodiagnstico completa.
CPU maestra
Unidad central de procesamiento que es el primero de los mdulos centrales
redundantes que arranca. En caso de prdida del acoplamiento redundante, sigue
funcionando como maestro. En la CPU maestra y en la de reserva es procesado un
programa de aplicacin idntico.
CPU de reserva
Mdulo centralizado redundante de un sistema H acoplado a la CPU maestra. En caso
de prdida del acoplamiento de redundancia, pasa a estado STOP. En la CPU maestra
y en la de reserva es procesado un programa de aplicacin idntico.
Glosario
Glosario-2
A5E00267698-02
Equipo H
Equipo de alta disponibilidad que contiene dos unidades centrales de procesamiento
(maestro y reserva).
Error de comparacin
Errores que pueden aparecer durante la comparacin de memoria en un sistema H.
Interfaz para el acoplamiento de redundancia en un sistema H.
meantime between failures (MTBF)
Tiempo medio de funcionamiento entre dos fallas, que sirve de medida para la fiabili-
dad de un mdulo o un sistema.
meantime down time (MDT)
El tiempo de falla medio MDT (Mean Down Time) consta esencialmente del tiempo re-
querido para la deteccin de errores y el tiempo que tarda la reparacin o la sustitucin
de los mdulos defectuosos.
meantime to repair (MTTR)
El meantime to repair caracteriza el tiempo medio de reparacin de un mdulo o un
sistema, es decir, el tiempo transcurrido desde que aparece una falla hasta que se
elimina la misma.
Modo autnomo (individual)
En el estado modo autnomo de un sistema H se halla la CPU maestra en el
estado operativo RUN, mientras que la CPU de reserva est en STOP, BUS-
QUEDA DE ERRORES o DEFECTUOSO.
Modo redundante
En el estado de sistema redundante de un sistema H, los mdulos centralizados se
encuentran en estado operativo RUN y se sincronizan a travs de un acoplamiento de
redundancia.
Periferia conmutada
Se habla de periferia conmutada cuando un mdulo de entrada/salida es accesible
desde todos los mdulos centralizados redundantes de un sistema H. La misma puede
ser del tipo monocanal o multicanal (redundante).
Periferia monocanal
Se dice que una periferia es monocanal cuando a diferencia de la periferia redundante
slo se prev un mdulo de entrada/salida para cada seal del proceso. La misma
puede estar conectada de forma unilateral o conmutada.
Glosario
Glosario-3
A5E00267698-02
Periferia unilateral
Se dice que una periferia es unilateral cuando un mdulo de entrada/salida slo es
accesible por una de las unidades centrales de procesamiento redundantes. La misma
puede ser del tipo monocanal o multicanal (redundante).
Periferia redundante
Se dice que una periferia es redundante cuando se prevn varios mdulos de
entrada/salida para cada seal del proceso. La misma puede estar conectada de forma
unilateral o conmutada. Conceptos usuales: periferia unilateral redundante o periferia
conmutada redundante
Redundancia partcipe en el funcionamiento
Redundancia en la que los medios tcnicos adicionales no slo operan continuamente,
sino que intervienen adems en la funcin prevista. Sinnimo: redundancia activa.
Sistema 1de2
Vase Sistema H bicanal
Sistema de alta disponibilidad
Los sistemas de alta disponibilidad tienen la finalidad de reducir los fallos de
produccin. Este aumento de disponibilidad se puede lograr, por ejemplo, mediante la
redundancia de los componentes.
Sistema H
Sistema de alta disponibilidad compuesto por dos mdulos centralizados como mnimo
(maestro y reserva). En la CPU maestra y en la de reserva es procesado un programa
de aplicacin idntico.
Sistema H bicanal
Sistema H con dos mdulos centralizados.
Servicio individual
Por modo individual se entiende el uso de una CPU H en un equipo estndar
SIMATIC 400.
Sistemas redundantes
Los sistemas redundantes se caracterizan por el hecho de que los componentes de
automatizacin importantes estn disponibles de forma mltiple (redundante). Si falla
un componente redundante, se produce una pequea interrupcin en el procesamiento
del programa.
Glosario
Glosario-4
A5E00267698-02
Stop
Para los sistemas H: En el estado Stop de un sistema H se hallan las unidades
centrales de procesamiento del sistema H en el modo de servicio STOP.
ndice alfabtico-1
A5E00267698-02
ndice alfabtico
Spaces
Bfer de diagnstico, 4-10
A
Acceso a datos coherentes, 5-15
Acceso directo de periferia, 6-17
Accesos directos a la periferia, 14-17
Acoplamiento
organigrama, 7-5
peculiaridades, 7-28
tiempos de vigilancia, 8-16
Acoplamiento con conmutacin maestro/reserva,
7-8
bloquear, 7-15
iniciar, 7-4
proceso, 7-4
rendimiento, 7-27
repercusiones, 7-2
ACOPLAR, 6-9
Acoplar, 7-2, 7-3, 7-4, 7-8, 7-15, 7-19, 8-16
desarrollo, 7-8
respuesta dinmica, 7-19
Acoplar y sincronizar, 6-10
Actualizacin de la imagen-del proceso, tiempo de
ejecucin, 14-5
Administrador SIMATIC, 10-7
Alarma de proceso, en el sistema S7-400H, 6-17
Alarmas de diagnstico, tiempo de respuesta,
14-25
Alarmas de proceso, tiempo de respuesta-, 14-23
Alta disponibilidad, 1-2
Ampliacin de memoria de carga, 4-18
Ampliar la memoria, 12-45
rea de direccionamiento, CPU 41xH, 5-3
Arranque, 6-9
Arranque en caliente, 4-16
pasos a seguir, 4-17
Arranque en fro, 4-16
Asignacin maestro-reserva, 6-2
Autodiagnstico, 6-4, 6-13
Autodiagnstico cclico, 6-16
Avisos de error, 4-6
Ayuda-en pantalla, v
B
Bastidor, 2-4
Bloque de parmetros, 4-25
Bloques de comunicacin, coherencia, 5-12
Bloques de organizacin, 2-8
Borrado total, 6-8
ejecucin, 4-15
BUSF, 5-6
BUSF1, 4-9
BUSF2, 4-9
BSQUEDA DE ERRORES, 6-12
Byte de estado, 8-38
C
Cables de fibra ptica
almacenamiento, 13-7
seleccionar, 13-9
tender, 13-6
traccin, 13-7
Calcular, tiempo de respuesta, 14-13
Cambios del estado operativo, 5-10
Capacidad de memoria ampliada, 7-9
Carga del ciclo, comunicacin va MPI y bus-K,
14-4
Coherencia de datos, 5-11
Componentes
duplicacin, 1-4
sistema bsico, 2-3
Comunicacin, 2-6
Comunicacin de alta disponibilidad, 9-2
Comunicacin entre dos CPUs, 4-23
Comunicacin entre PG/OP y una CPU, 4-23
Comunicacin va MPI y bus-K, carga del ciclo,
14-4
Conector de bus, 4-24
interfaz Profibus--DP, 4-24
MPI, 4-23
Conexin con diodos, 8-35
Configuracin, 2-1, 2-6, 10-2
Configuracin de la red, 10-6
Conmutar a una CPU con capacidad de memoria
ampliada, 7-14
Conmutar a una CPU con configuracin modifi-
cada, 7-13
ndice alfabtico
ndice alfabtico-2
A5E00267698-02
Control del ciclo, tiempo de ejecucin, 14-7
CPs utilizables, 9-6
CPU
parmetros, 4-25
selector de modo, 4-12
CPU 414--4H, elementos de mando y sealiza-
cin, 4-2
CPU 417--4H, elementos de mando y sealiza-
cin, 4-2
CPU 41xH
See also CPU 31x-2
reas de direccionamiento-DP, 5-3
Maestro-DP, Diagnstico mediante LEDs, 5-6
maestro-DP, 5-3
CPU de reserva, 6-2
arranque, 6-9
CPU maestra, 6-2
D
Datos coherentes, 5-11
Datos de servicio, 4-11
Datos tcnicos
CPU 414-4H, 15-2
CPU 417-4 H, 15-6
de S5 a S7
configuracin, C-2
diagnstico y programacin, C-2
Despasivacin, 8-36
Determinar la memoria necesaria, 4-21
Diagnstico, evaluar, 5-8
Diodos externos, 8-27
Diodos LED, 4-3
Direccin PROFIBUS, 5-4
Direcciones de diagnstico , 5-9
Direcciones de diagnstico para PROFIBUS, 5-9
Discrepancia, mdulos de entradas digitales, 8-24
Disponibilidad
comunicacin, 2-6
de las instalaciones, 1-4
definicin, A-6
periferia, 8-2
Documentacin, 2-9
DPV1 y EN 50170, 5-5
E
Enlace
S7, 9-3
S7 de alta disponibilidad, 9-3
Enlace parcial, activo, 9-4
Enlaces de alta disponibilidad
configuracin, 9-6
programacin, 9-7, 9-13
propiedades, 9-6
Enlaces S7, configurados, 9-3, 9-7
Equipo H, 10-2
Error de comparacin, 6-14
Error de comparacin RAM/PAA, 6-14
Error de suma de verificacin, 6-14
Error en un bit, 6-15
Error en varios bits, 6-15
Errores de redundancia en la CPU, 2-8
Errores de redundancia en la periferia, 2-8
Esclavos DPV1, 5-5
Escribir variable, reglas de coherencia, 5-13
Escritura coherente de datos en un esclavo DP
normalizado, 5-13
Estado de sistema redundante, 6-10
Estados de operacin
ARRANQUE, 6-9
CPU, 6-6
sistema, 6-5
Estados de sistema, 6-5
Estados operativos
ACOPLAR, 6-9
BSQUEDA DE ERRORES, 6-12
PARADA, 6-11
RUN, 6-10
SINCRONIZAR, 6-9
STOP, 6-8
Estructura, esquema general, 2-2
EXTF, 4-9
F
Fallo de componentes, 11-1
en aparatos centrales y de ampliacin, 11-2
en la periferia descentralizada, 11-11
Fallo de un cable de fibras pticas, 3-5
Fallo de un nodo de redundancia, 1-6
Fallo de una fuente de alimentacin, 3-5
Fallo de una unidad central de procesamiento, 3-5
FB 450 RED_IN, 8-13
FB 451 RED_OUT, 8-13
FB 452 RED_DIAG, 8-13
FB 453 RED_STATUS, 8-13
FC 450 RED_INIT, 8-13
FC 451 RED_DEPA, 8-13
Fiabilidad, A-2
Fibras pticas, 2-4
Fines perseguidos, 1-2
ndice alfabtico
ndice alfabtico-3
A5E00267698-02
FRCE, 4-9
Fuente de alimentacin, 2-4
Funcionamiento sin choques, 6-3
Funciones de comunicacin, 7-12
Funciones de la PG, 10-7
Funciones de notificacin, 7-12
Funciones de vigilancia, 4-6
G
Guardar los datos de servicio, 4-11
Gua, a travs del manual, v
H
Hardware
componentes, 2-3
configurar, 3-4, 10-3
instalacin, 3-3
Herramienta de parametrizacin, 4-26
Herramientas, 2-7
I
IF 960-HF, 13-2
IFM1F, 4-10
IFM2F, 4-10
Imagen del proceso-actualizacin, tiempo de eje-
cucin, 14-4
Indicaciones de error
CPU 414-4H, 4-10
CPU 417-4H, 4-10
todas las CPUs, 4-9
Indicadores de estado
CPU 414-4H, 4-8
CPU 417-4H, 4-8
todas las CPUs, 4-8
Interfaz DP, 4-24
Interfaz MPI, 4-23
Interfaz MPI/DP, 4-4
Interfaz PROFIBUS--DP , 4-4
Interrupcin del bus, 5-10
Interruptor de palanca, 4-12
INTF, 4-9
L
Lectura coherente de datos desde un esclavo DP
normalizado, 5-13
LED, BUSF, 5-6
LED de error, mdulo de sincronizacin, 13-4
Leer los datos de servicio, 4-11
Leer variable, reglas de coherencia, 5-13
M
Maestro DP-, diagnstico con STEP 7, 5-7
Maestro DPV1, 5-5
Maestro-DP
CPU 41xH, 5-3
Diagnstico mediante LEDs, 5-6
Mx. tiempo de bloqueo para las clases de priori-
dad > 15, definicin, 7-16
MDT, A-2, Glosario-2
Medida directa de intensidad, 8-33
Medida indirecta de intensidad, 8-30
Memoria central, 7-13
Memoria de carga, 7-13
Modo autnomo, B-5
requisitos de hardware, B-5
requisitos de software, B-6
Modificar el tipo de memoria, 12-47
Modo autnomo, 6-10, B-1
ampliar a un sistema H, B-4
configurar, B-3
definicin, B-1
puntos que deben observarse, B-2
Modo compatible con S7, 5-5
Modo de operacin, cambiar, B-4
Modo DPV1, 5-5
Mdulo de sincronizacin, 13-2
Datos tcnicos, 13-5
funcin, 13-2
Mdulos de comunicaciones, E-1
Mdulos de funcin, E-1
Mdulos de seal utilizables de forma redundante,
8-17
Mdulos de sincronizacin, 2-4
Mdulos redundantes de salidas analgicas, 8-35
MSTR, 4-8
MTBF, A-2, A-7, Glosario-2
MTTR, Glosario-2
N
N de referencia
6ES7 414-4HJ04-0AB0, 15-2
6ES7 417-4HL04-0AB0, 15-6
Nivel de proteccin, 4-13
ajustar, 4-13
Nudos de redundancia, 1-5, 9-2
Nmero de bastidor, ajustar, 4-4
ndice alfabtico
ndice alfabtico-4
A5E00267698-02
O
OB 121, 6-13
P
Palabra de estado, 8-38
Paquete de documentacin, iv
Paquete de manuales, iv
PARADA, 6-11
Parmetros, 4-25
Modo de operacin, 4-26
nmero de bastidor, 4-26
Parmetros-MPI, 4-16
Prdida de redundancia, 6-3
Periferia, 2-5, 8-1
conmutada, 8-5
redundante, 8-10
unilateral, 8-3
variantes de configuracin, 2-5
Periferia monocanal conmutada, 8-5
fallo, 8-7
Periferia monocanal unilateral, 8-3
fallo, 8-4
Periferia redundante, 1-3, 8-10, 8-40
en los aparatos centrales y de ampliacin,
8-10
en un esclavo DP unilateral, 8-11
configuracin, 8-15
configuraciones, 8-10
en modo autnomo, 8-13
en un esclavo DP conmutado, 8-12
mdulos de entradas analgicas, 8-28
mdulos de entradas digitales, 8-24
mdulos de salidas digitales, 8-26
Tiempos de ejecucin de los mdulos, 15-10
Programa de usuario, 2-8
Programacin, 2-6
Programar va PROFIBUS, 5-4
Prolongacin mxima del tiempo de ciclo
clculo, 7-25
definicin, 7-16
Puesta en marcha, 3-1
requisitos, 3-2
Puesta en marcha del S7--400H, 3-4
R
RACK0, 4-8
RACK1, 4-8
Ranura para mdulos de interfaz, 4-4
Ranura para tarjetas de memoria, 4-3
Reaccin al rebase de tiempos, 7-18
Rearranque, 4-16
Rebase de tiempos, 7-18
REDF, 4-10
Redundancia
activa, 6-2
partcipe en el funcionamiento, 6-2
Redundant_IO (V1), 8-13
Reglas para el equipamiento, 2-3, 10-3
Reparacin, 11-1
Respuesta dinmica, 6-17, 7-19, 7-26
Retardo mximo a la comunicacin, clculo, 7-25
Retardo mximo de la comunicacin, definicin,
7-16
RUN, 4-8, 6-10
S
S7--400, software opcional, 2-7
S7--400H
comunicacin, 2-6
configuracin y programacin, 2-7
documentacin, 2-9
Periferia, 2-5
programa de usuario, 2-8
S7--400H , bloques, 2-8
S7--REDCONNECT, 9-6
S7-REDCONNECT, 9-18
Salida digital
de alta disponibilidad, 8-35
de alta disponibilidad, 8-26
Seguridad positiva, 1-2
Selector de modo, 4-3, 4-12
Seales de salida analgica, 8-35
Sensor, doble redundancia, 8-26
Sensores no redundantes, 8-25, 8-29
Sensores redundantes, 8-26
mdulos redundantes de entradas analgicas,
8-34
SFB 14, 5-13
SFB 14 GET, reglas de coherencia, 5-13
SFB 15, 5-13
SFB 15 PUT, reglas de coherencia, 5-13
SFC 103 DP_TOPOL, 5-5
SFC 14 DPRD_DAT, 5-13
SFC 15 DPWR_DAT, 5-13
SFC 81 UBLKMOV , 5-11
Sincronizacin, 6-3
controlada por eventos, 6-3
desarrollo, 7-10
duracin mnima de las seales de entrada,
7-7
organigrama, 7-6
peculiaridades, 7-28
retardar, 7-26
tiempos de vigilancia, 8-16
SINCRONIZAR, 6-9
Sincronizar, 7-2, 7-3, 7-4, 7-10, 7-15, 7-19, 8-16
respuesta dinmica, 7-19
ndice alfabtico
ndice alfabtico-5
A5E00267698-02
Sistema bsico, 2-3
Sistema de alta disponibilidad, arrancar, 3-4
Sistema de alta disponibilidad , anomalas, 3-5
Sistema de comunicacin redundante, 9-2
Sistema maestro DP, arranque, 5-4
Sistema operativo, tiempo de ejecucin, 14-7
Sistemas de automatizacin redundantes, 1-2
SM 321; DI 16 x AC 120/230 V, ejemplo de inter-
conexin, F-4
SM 321; DI 16 x DC 24 V, ejemplo de intercone-
xin, F-2
SM 321; DI 32 DC 24V, ejemplo de interconexin,
F-6, F-7
xin, F-3
SM 321; DI 8 x AC 120/230 V, ejemplo de interco-
nexin, F-5
SM 322; DO 16 x DC 24 V, ejemplo de intercone-
xin, F-20
SM 322; DO 16 x DC 24 V/10 mA [EEx ib],
ejemplo de interconexin, F-18
xin, F-16
SM 322; DO 8 x AC 230 V/2 A, ejemplo de inter-
conexin, F-17
xin, F-15, F-19
xin, F-10
SM 326; DI 8 x NAMUR, ejemplo de intercone-
xin, F-9
SM 326; DO 10 x DC 24 V/2 A, ejemplo de inter-
conexin, F-8
SM 331; AI 4 x 15 Bit [EEx ib], ejemplo de interco-
nexin, F-25
SM 331; AI 8 x 12 Bit, ejemplo de interconexin,
F-26
F-27
SM 332; AO 4 x 0/4..20 mA [EEx ib], ejemplo de
interconexin, F-22
SM 332; AO 4 x 12 Bit, ejemplo de interconexin,
F-28
SM 332; AO 8 x 12 Bit, ejemplo de interconexin,
F-21
SM 421; DI 16 x 24 V, ejemplo de interconexin,
F-12
SM 421; DI 32 x 24 V, ejemplo de interconexin,
F-13, F-14
SM 421; DI x 32 UC 120 V, ejemplo de intercone-
xin, F-11
SM 422; DO 16 x 120/230 V/2 A, ejemplo de inter-
conexin, F-23
SM 422; DO 32 x 24 V/0,5 A, ejemplo de interco-
nexin, F-24
F-29
Software, redundancia, 1-3
STOP, 4-8
Sustitucin con la instalacin en marcha, 11-1
en aparatos centrales y de ampliacin, 11-2
en la periferia descentralizada, 11-11
T
Tarjeta de memoria, 4-18, 4-19
datos tcnicos, 4-22
funcionamiento, 4-18
Tarjeta flash, 4-19, 4-20
Tarjeta RAM, 4-19
Tensin de respaldo externa, 4-5
Tiempo de bloqueo mximo para los niveles de
prioridad > 15, clculo, 7-21
Tiempo de ciclo, 14-2
ejemplo de clculo, 14-19, 14-20
elementos, 14-3
prolongar, 14-4
Tiempo de discrepancia, 8-24, 8-28
Tiempo de ejecucin
Actualizacin de la imagen-del proceso, 14-5
control del ciclo, 14-7
imagen del proceso-actualizacin, 14-4
programa de usuario, 14-4
sistema operativo, 14-7
Tiempo de ejecucin del programa de usuario,
14-4
Tiempo de respuesta, 6-17, 14-13
calcular, 14-13, 14-15, 14-16
factores, 14-13
mximo, 14-16
mnimo, 14-15
reducir, 14-17
Tiempo de respuesta a alarmas
de las CPUs, 14-24
de los mdulos de seales, 14-24
Tiempo de respuesta a alarmas de diagnstico,
14-25
Tiempo de respuesta a alarmas de proceso, 14-23
Tiempo mnimo de paro de la periferia, definicin,
7-17
Tiempo mnimo de paro de periferia, clculo, 7-20
Tiempos de respuesta a alarmas, de las CPUs,
14-23
Tiempos de vigilancia, 7-16
calcular, 7-19
configuracin, 7-20
precisin, 7-20
Tipos, periferia, 8-2
Tipos de arranque, 6-9
Topologa de bus, 5-5
Tratamiento de alarmas de proceso, 14-24
ndice alfabtico
ndice alfabtico-6
A5E00267698-02
U
Unidad central de procesamiento, 2-3
V
Valor de aceptacin, 8-28
Ventana de tolerancia, 8-28
Vigilancia de arranque, 5-4
Vigilancia de tiempo, 7-16
W
WinCC, 9-11

STEP 7 - Sistema de Automatización - S7-400H - Sistemas de Alta Disponibilidad

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

STEP 7 - Sistema de Automatización - S7-400H - Sistemas de Alta Disponibilidad

Título original:

Cargado por

Copyright:

Formatos disponibles

Prlogo, ndice

Registrar en el parmetro LADDR la direccin

Registrar en el parmetro INDEX la direccin de

7 Arranque la segunda CPU mediante la PG. La segunda CPU se acopla y es

5 Arranque la CPU de reserva con el

7 Cargue el programa de usuario y la

8 Arranque la segunda CPU mediante la PG. La segunda CPU se acopla y es

También podría gustarte