Está en la página 1de 4

Laboratorio Digital

1

UNIVERSIDAD NACIONAL DEL ALTIPLANO
FACULTAD DE INGENIERIA MECNICA ELCTRICA, ELECTRNICA Y SISTEMAS
ESCUELA PROFESIONAL DE INGENIERA ELECTRNICA

EXPERIENCIA No. 2
INTERFACES DE FAMILIAS LGICAS TTL A CMOS


OBJETIVO GENERAL

Disear circuitos de interfaz entre las familias lgicas ms utilizadas en
sistemas digitales como son la familia TTL y CMOS; es decir realizar la
interconexin eficiente de dos dispositivos, circuitos o sistemas que no son
compatibles. Las interfaces que realizaremos en este laboratorio nos
permitirn que dispositivos de diferentes familias puedan comunicarse entre si

OBJETIVOS ESPECFICOS

- Estudiar las caractersticas elctricas de las distintas familias lgicas.
- Realizar circuitos de interfaz entre familias lgicas.
- Interconectar dispositivos digitales que poseen caractersticas elctricas
diferentes.
- Realizar interfaces que permitan que dispositivos de diferentes familias
puedan comunicarse entre si

MATERIAL Y EQUIPO UTILIZADO
1 Circuito Integrado 74LS07
1 Circuito Integrado 74LS00
1 Circuito Integrado 7400
1 Circuito Integrado CD4011
1 Circuito Integrado CD4049
1 ULN2803
1 BC 337
1 Resistencia 470, 5%,
1 Resistencia 22K, 5%
1 Resistencia 47K, 5%
1 Resistencia 5K6, 5%
2 Resistencia 220, 5%
1 Resistencia 3K3, 5%
2 Resistencia 4K7, 5%
1 Resistencia 330, 5%
LEDs
Multmetro.
Fuente de alimentacin variable.
Laboratorio Digital
2

Protoboard.
Cables.


DESARROLLO DE LA EXPERIENCIA

1. De las hojas de datos correspondientes, extraiga las caractersticas de
los siguientes dispositivos y complete la tabla. Colocar las unidades
correspondientes.


VCC VOH VOL VIH VIL IOL IOH IIL IIH
74LS00

CD4011

74LS07

HEF4049

7400



2. Armar la siguiente interface, excitar la entrada (ENT) con niveles alto
y bajo, medir las tensiones en los puntos indicados (TP, Test Points) y
anotarlos en la tabla adjunta. Al realizar las mediciones comparar con los
valores tericos esperados.








Tensin
Medida
FIGURA A
ENT = 1 ENT = 0
TP1

TP2

TP3




Laboratorio Digital
3

3. Armar la siguiente interface, excitar las entradas con niveles alto y
bajo, medir las tensiones en los puntos indicados y anotarlos en la tabla
adjunta.







Tensin
Medida
FIGURA B
ENT = 1 ENT = 0
TP1

TP2
TP3
TP4




4. Armar la siguiente interface, excitar las entradas con niveles alto y
bajo, medir las tensiones en los puntos indicados y anotarlos en la tabla
adjunta.


























Laboratorio Digital
4


Tensin
Medida
FIGURA C
ENT = 1 ENT = 0
TP1
TP2
TP3


INFORME FINAL

a. Redacte un marco terico, referido a la experiencia realizada.
b. En el circuito de la figura A por qu se puede excitar una entrada CMOS
desde una salida TTL si tenemos incompatibilidad en los niveles lgicos?
Explique qu funcin cumple la resistencia R1?
c. En el circuito de la figura B, Si la entrada del 74LS07 y la alimentacin
poseen niveles TTL, por qu se puede excitar la entrada CMOS con este
dispositivo?
d. En el circuito de la figura B, En este circuito podemos omitir la resistencia
R1? Justifique.
e. En el circuito de la figura B, Se puede reemplazar el 74LS07 por un
74LS04? Justifique.
f. En el circuito de la figura C, explique la funcin que cumple el transistor
BC337.
g. Qu caracterstica importante presenta la interface de la figura C a nivel
lgico?
h. Presente los resultados obtenidos en la experiencia realizada.
i. Determinar los errores absoluto y relativo, considerando que el valor real
es el valor terico proporcionado en los data sheet de las compuertas
lgicas estndar, para tal efecto acompaar una copia del data sheet en
el anexo del informe final.

SUGERENCIAS Y CONCLUSIONES

a. Indique 02 sugerencias y 02 conclusiones por cada integrante del grupo,
con referencia a la experiencia realizada.