Caractersticas de los microcontroladores AT89C52

La arquitectura bsica de esta familia de microcontroladores

Sus caractersticas ms importantes son:
CPU de 8 bits, optimizado para aplicaciones de control.
Procesador Booleano operaci!n sobre bits".
#spacio de memoria de pro$ramas de %& 'B(tes.
#spacio de memoria de datos de %& 'B(tes.
& 'b(tes de memoria interna de pro$rama.
)*8 b(tes de memoria +,- interna.
.* lneas de entrada salida, direccionables bit a bit.
* temporizadores/contadores de )% bits.
Comunicaci!n asncrona full duple0.
1 fuentes de interrupci!n.
2scilador interno.
Control de
Interrupciones
CPU
Oscilador
3 4
3 4 3 4
3 4
ROM
128 Btes
RAM
Bus de
Control
! Puertos I"O
*1% B(tes en el
831*
5imer 3
5imer 3
5imer 3
#ntradas
del Contador
6irecciones / 6atos
P3 P) P* P.
Puerto #erial
506 +06
Or$ani%aci&n de la memoria
5odos los dispositi7os de la familia -CS81) tienen separados los espacios
de direcciones de datos ( de pro$ramas. La separaci!n l!$ica de ambas
memorias permite que a tra79s de la memoria de datos se acceda a direcciones
de 8 bits, lo cual permite que los datos puedan ser manipulados ( almacenados
ms rpidamente por las CPU de 8 bits.
La -emoria de Pro$rama solamente puede ser leda, no escrita, se pueden
acceder :asta %& B(tes en las 7ersiones +2- ( #P+2- los ms ba;os & 'B(tes u
8 'B(tes estn dentro del c:ip, dependiendo del tipo de dispositi7o. #n la 7ersi!n
sin +2-, toda la memoria de pro$rama es e0terna. La sincronizaci!n de la lectura
para la memoria de pro$rama e0terna es la se<al PS#= Pro$ram Store #nable".
La memoria e0terna de datos puede ser direccionada :asta %& 'B(tes (
puede ser escrita o leda, para lo cual la CPU $enera las se<ales >+ ( +6,
respecti7amente.
Las memorias e0ternas de datos ( de pro$rama pueden coe0istir, si se
desea, aplicando las se<ales +6 ( PS#= a las entradas de una compuerta ,=6 (
utilizando la salida de la compuerta como se<al de sincronizaci!n a la memoria
#, ? 3
#@5#+=,
A=5#+=,
#, ? )
3333
3BBB:
)BBB:
831)
831*
#@5#+=,
BBBB:
PS#=
M'MORIA (' PRO)RAMA
*#O+O (' +'CTURA,
SB+
33
CB:
BB:
831)
831*
#@5#+=,
33
BBBB:
M'MORIA (' (ATO#
*+'CTURA " '#CRITURA,
+6 >+
e0terna de Pro$rama/6atos.
Memoria de pro$rama
La -emoria de Pro$rama puede ser una combinaci!n de interna ( e0terna o
totalmente e0terna. #n cualquiera de los dos casos anteriores, en la parte ba;a de
la memoria de pro$ramas se encuentra una serie de posiciones de memoria,
especiales para el tratamiento de las interrupciones.
Una interrupci!n se describe como una se<al que $enera un dispositi7o, para
indicarle a la CPU que se requiere su atenci!n. Las interrupciones nacen de la
necesidad de e;ecutar un proceso en un instante preciso ( ante la e0istencia de
7arias, pueden crearse prioridades entre ellas, de tal forma que una interrupci!n
de ba;a prioridad puede ser interrumpida por una de ms alta, pero no se presenta
el proceso in7erso
Las CPU atiende la interrupci!n mediante una rutina especial, realizada en el
pro$rama, la cual es llamada rutina de ser7icioD una 7ez que la interrupci!n es
atendida, la CPU re$resa al punto en el cual :aba suspendido sus labores, este
proceso se lle7a a cabo con la a(uda de la memoria +,- interna, en la cual se
almacena pro7isionalmente la posici!n de la instrucci!n que estaba por e;ecutarse
antes del llamado de interrupci!n.
Como pueden e0istir un buen nEmero de interrupciones, $eneradas por
diferentes condiciones de los dispositi7os, cada una de ellas debe tener su propia
rutina de ser7icio localizada en una posici!n especfica de la memoria de
pro$rama. Las interrupciones pueden ser internas o e0ternas, dependiendo de si
la fuente que lo ori$ina estar dentro del microcontrolador o por fuera de este.
, cada interrupci!n se le asi$na una direcci!n fi;a de la memoria de
pro$rama. La interrupci!n :ace que la CPU salte a esta localidad, donde comienza
la e;ecuci!n de una rutina de ser7icio. La posici!n 333.F, por e;emplo, est
asociada a la interrupci!n #0terna 3 si la interrupci!n e0terna 7a a ser utilizada, la
rutina de ser7icio debe empezar en esta direcci!n. Si la rutina no se utiliza, la
posici!n de memoria puede ser empleada como memoria de pro$rama
Esquema de una interrupcin
Las rutinas de ser7icio de las interrupciones estn separadas por inter7alos
de 8 b(tesD si 9stas no son lo suficientemente cortas, las rutinas pueden utilizar
instrucciones de salto a una zona ms amplia de la memoria de pro$ramas, con
capacidad para contener el tratamiento completo a la interrupci!n.
Vectores de Interrupcin en la memoria de programa
*" 4#C52+ 6#
A=5#++UPCA2=
P+2G+,-, P+A=CAP,L
." +U5A=, 6# S#+4ACA2
6# A=5#++UPCAH=
+5A

)
"
A=
5
#
+
+
U
P
C
A2
=

&
"
+
#
5
2
+
=
2
6
#
A=
5
#
+
+
U
P
C
A2
=
3333:
333.: Anterrupci!n #0terna 3
333B:
33).:
33)B:
33*.:
33*B:
5imer 3
5imer )
Anterrupci!n #0terna )
5imer *
Puerto Serial
3BBB:
Ciclo de m-.uina
#n esta familia de microcontroladores, un ciclo de mquina consiste en una
secuencia de seis estados, numerados desde S) :asta S%. Cada estado est
formado por dos perodos de la se<al del relo;, ( se denominan fases, P) ( P*D por
lo tanto, un ciclo de mquina, toma )* periodos de relo;. Si la frecuencia de relo;
es de )* -Fz, el ciclo mquina tendr una duraci!n de un microse$undo.
Ciclo de mquina
#l espacio de memoria se muestra di7idido en tres bloques, los cuales son
llamados por lo $eneral como los )*8 ba;os, los )*8 altos ( el espacio de los SB+
Special Bunction +e$isters" o +e$istros de Prop!sito #special.
Fig.1.7.H Memoria de Datos Interna
:
P) P* P) P* P) P* P) P* P) P* P) P*
S) S* S& S. S1 S%
CACL2 6# -,IUA=,
,CC#SABL# S2L,-#=5#
-#6A,=5#
6A+#CCA2=,-A#=52
A=6A+#C52
,CC#SABL# -#6A,=5#
6A+#CCA2=,-A#=52
6A+#C52 # A=6A+#C52
,CC#SABL# -#6A,=5#
6A+#CCA2=,-A#=52
6A+#C52
+e$istros de Prop!sito
#specia:l
Puertos
Bits de #stado
( de Control
5imers
+e$istros
Puntero de Pila
,cumulador
33:
CB:
83:
BB:
Microcontrolador 8/51
5odos los miembros de la familia -CS81) e;ecutan del mismo con;unto de
instrucciones, las cuales estn orientadas :acia aplicaciones de 8 bits. #stas
instrucciones disponen de una amplia 7ariedad de modos de direccionamiento
para acceder a la +,- interna, facilitando las operaciones de b(te sobre una
peque<a estructura de datos. 5ambi9n, estas permiten la manipulaci!n directa de
bits para sistemas l!$icos ( de control que requieran procesamiento Booleano.
Con0unto de instrucciones
#n la familia de microcontroladores -CS81)1*", el con;unto de instrucciones
est formado por %J de ellas, aunque al$unas poseen distintos modos de
direccionamiento, lo que proporciona un total de ))) c!di$os diferentes. #l
con;unto de instrucciones se puede di7idir en los si$uientes tipos:
Anstrucciones aritm9ticas
Anstrucciones l!$icas
Anstrucciones para la transferencia de datos en memoria interna
Anstrucciones para la transferencia de datos en memoria e0terna
Anstrucciones para el tratamiento de tablas
Anstrucciones Booleanas
Anstrucciones de salto
'l microcontrolador ATM'+ AT89C52
(escripci&n del AT89C52
#l ,58JC1* es un microcontrolador C-2S de 88bits de alto rendimiento (
ba;o 7olta;e de traba;o que contiene 8 'ilob(tes de memoria P#+2- Blas:
pro$rammable and erasable read onl( memor(". #ste dispositi7o se fabrica usando
la tecnolo$a de memoria no 7oltil de alta densidad ( es compatible a ni7el de
con;unto de instrucciones ( distribuci!n de pins con el standard industrial 83C1) (
83C1*.
,l combinar el 7erstil CPU de 88bits con la memoria Blas: en un solo c:ip,
el ,58JC*31) de ,tmel es un microcontrolador potente que pro7ee una soluci!n
altamente fle0ible ( efecti7a en costo para la realizaci!n de aplicaciones de
control.
#l ,58JC1* pro7ee las si$uiente opciones standard: 8 'b(tes de Blas:, *1%
b(tes de +,-, .* lneas A/2, tres timer/counter de )% bits, seis 7ectores de
arquitectura de interrupci!n de dos ni7eles, puerto serial full8duple0, oscilador en el
propio c:ip ( circuitera de relo;.
#n adici!n, el ,58JC*31) esta dise<ado con l!$ica esttica lo que permite
una operaci!n con frecuencia cero. Soporta adems dos modos de a:orro de
poder seleccionables por softKare. #l modo Adle detiene el CPU mientras permite
que la +,-, timer/counter, el puerto serial ( el sistema de interrupci!n continEen
funcionando. #l modo PoKer 6oKn mantiene los contenidos de la +,- pero
detiene el oscilador des:abilitando, por lo tanto, todas las otras funciones del c:ip
:asta que ocurra el si$uiente +eset por :ardKare.
Caractersticas del AT89C52
Compatible con la familia -CS81)
8 'b(tes de -emoria Blas: repro$ramable
Permite )333 ciclos de Grabaci!n/Borrado del Blas:
+an$o de operaci!n desde *.C a %.3 7oltios 6C.
2peraci!n esttica completa: 3 LFzM a *& L-FzM
Protecci!n contra lectura de -emoria de Pro$rama Cerro;o" de dos
ni7eles
*1% b(tes de +,- interna
.* lineas A/2 pro$ramambles
. 5imer/Counter de )% bits
8 Buentes de interrupci!n
Canal U,+5 Serial pro$ramable
-odos de a:orro de ener$ia PoKer Adle ( PoKer 6oKn
Con1i$uraci&n de Pins para el AT89C52
#l ,58JC*31) 7iene en un encapsulado de &3 pins 6AP &3"
Configuracion de ins
@5,L)
)J
4CC
&3
@5,L*
)8
#, /4PP
.)
.3
,L#/ P+2G
*J
PS#=
+S5
J
5*" P).3
)
5* #@" P).)
*
.
P).*
&
P)..
,63" P3.3
,6)" P3.)
,6*" P3.*
,6." P3..
.J
.8
.C
.%
P).&
1
P).1
%
C
P).%
8
P).C
,6&" P3.&
,61" P3.1
,6%" P3.%
,6C" P3.C
.1
.&
..
.*
AT89C52
+@6" P..3
)3
5@6" P..)
))
)*
A=53 " P..*
).
A=5) " P...
,8" P*.3
,J" P*.)
,)3" P*.*
,))" P*..
*)
**
*.
*&
53" P..&
)&
5)" P..1
)1
)%
>+ " P..%
)C
+6 " P..C
,)*" P*.&
,)." P*.1
,)&" P*.%
,)1" P*.C
*1
*%
*C
*8
G=6
*3