Está en la página 1de 54

ELECTRNICA DIGITAL

SESIN II
SESIN II : Circuitos lgicos combinatorios.
OBJETIVOS


NDICE

1. Suma de productos.
2. Simplificacin de circuitos lgicos.
3. Simplificacin algebraica.
4. Diseo de circuitos lgicos combinatorios.
5. Mtodo del mapa de karnaugh.



INTRODUCCION
En esta parte estudiaremos mas a fondo la
aplicacin de circuitos lgicos. Se utilizaran
dos mtodos uno usa los teoremas del algebra
BOOLEANA y el otro consiste en la tcnica del
mapeo. Adems se tratara tcnicas simples
para disear circuitos lgicos que satisfagan
un conjunto determinado de requerimientos.
FORMA DE SUMA DE PRODUCTOS
Los mtodos de diseo y simplificacin de circuitos
lgicos que estudiaremos requieren que la expresin
lgica este en forma de SUMA DE PRODUCTOS,
algunos ejemplos de esta forma son:

+

+

SIMPLIFICACION DE LOS CIRCUITOS
LOGICOS
Una vez que se ha obtenido la expresin para
un circuito lgico, podemos reducirla a una
forma mas simple que contenga menos
trminos o variables en uno o mas trminos. La
nueva expresin puede utilizarse para implantar
un circuito que sea equivalente al original pero
que contenga menos compuertas y conexiones.

EJEMPLO
SIMPLIFICACION ALGEBRAICA
Los teoremas estudiados anteriormente se
pueden utilizar para ayudarnos a simplificar la
expresin para un circuito lgico.
Desafortunadamente, no siempre es obvio que
teoremas deben aplicarse para producir el
resultado mas simple. Adems no existe una
manera sencilla de indicar si la expresin
simplificada se encuentra en su forma mas simple
o si se puede simplificar aun mas.
As la simplificacin algebraica se convierte en un
proceso de ensayo y error. Sin embargo, con
EXPERIENCIA uno puede llegar a obtener
resultados razonables y buenos.
EJEMPLO
Simplificar el siguiente circuito lgico que se
muestra en la figura
DISEO DE CIRCUITOS LOGICOS
COMBINATORIOS
Cuando se da el nivel de salida deseado de un
circuito lgico en todas las posibles
condiciones de entrada, los resultados se
pueden mostrar adecuadamente en una tabla
de verdad. La expresin booleana para el
circuito requerido se puede determinar a
partir de la tabla de verdad.


EJEMPLO
Disee un circuito lgico que tenga 3 entradas
A, B y C. el sistema tendr una salida la cual
solo ser alta cuando la mayora de las
entradas sean altas.


A B C X
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
PARA RECORDAR
TEOREMAS DE MORGAN
+ =



. =


PROBLEMA
Disee un circuito lgico que tenga 3
entradas A,B y C y cuya salida sea alta
cuando la mayor parte de las entradas
sea alta.

C B A X
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1


1 0 0 0
1 0 1 1


1 1 0 1


1 1 1 1
PROBLEMA
=

+
=

+ +


= +


= +


= + +


= + +


= +( 1 +

) +


= ++


= +( A +

)
= +( A + )
= + +
= ( + ) +



PROBLEMA
Se tiene un circuito combinacional (C.C.),
donde se utilizan cuatro lneas de seales A, B,
C y D para representar un numero binario de 4
bits con D como el (MSB) y A como (LSB). El
circuito lgico produce una salida alta solo
cuando el numero binario es mayor que 0110.
disee este circuito.

D C B A Z
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 1
1 0 0 0 1
1 0 0 1 1
1 0 1 0 1
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 1
METODO DEL MAPA DE
KARNAUGH
Es un mtodo grafico que se utiliza
para simplificar una ecuacin
lgica para convertir una tabla de
verdad a su circuito lgico
correspondiente en un proceso
simple y ordenado.

Aunque este proceso se puede
utilizar para resolver problemas
con cualquier numero de variables
de entrada, su utilidad practica se
limita a 6 variables.
Reglas para el uso del mapa de
Karnaugh:
1. Se elige para trabajar en
mientras (minitminos) o
maxterms (maxitrminos).
2. en minterms o maxterms, se
hace la menor cantidad de lazos o
grupos con la mayor cantidad de
unos (1) o ceros (0)
respectivamente. Estos lazos solo
pueden estar formados por
potencias de 2, por lo tanto los
grupos sern de 2
1
, 2
2
, 2
3
, 2
n
;
donde podemos afirmar que el
valor del exponente n ser el
numero de variables que se
eliminaran al realizar la operacin.

FORMATO DEL MAPA DE
KARNAUGH
Y
Y


00
1
01
0

10
0
11
1
Y X S
0 0 1
0 1 0
1 0 1
1 1 0
B C A S
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 0
1 1 1 0


000

001

011

010


100

101

111

110


D C B A S
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 1
0 1 0 0 1
0 1 0 1 1
0 1 1 0 0
0 1 1 1 0
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0


0000

0001

0011

0010


0100

0101

0111

0110


D
1100

1101

1111

1110

1000

1001

1011

1010


problemas
Disee un sistema capaz de cubrir las
necesidades de control de una pista de
aterrizaje de un pequeo aeropuerto, el
cual consta de 3 pistas llamadas A, B, y C.

Un DC9 requiere solo una pista para
aterrizar.
Un B747 requiere 2 pistas.

B C A DC9 B747
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1


000

001

011

010


100

101

111

110


problemas
La imagen muestra el diagrama de una alarma
para automvil empleada para detectar ciertas
condiciones no deseables. Los tres interruptores
se emplean para indicar el estado en el que se
encuentra la puerta del conductor, el encendido
y los faros respectivamente. Disee un circuito
lgico con estos tres interruptores como
entradas, de manera que la alarma se active
cuando se presenten cualquiera de las
siguientes condiciones.

Los faros estn prendidos mientras el carro
este apagado.
La puerta esta abierta mientras el carro esta
prendido.
C.C.
AUTOMOVIL
+5v
+5v
+5v
PUERTA
ENCENDIDO
LUCES
+5v
ALARMA
ALARMA PARA AUTOMOVIL
C B A S
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1


000

001

011

010


100

101

111

110


problemas
La figura representa un detector de
magnitud relativa que toma 2 nmeros
binarios de 2 bit,
1
,
0

1
,
0
este
detector esta implementado para
determinar si estos nmeros son iguales, y
si no lo son determina cual de ellos es el
mayor.
DETECTOR
DE
MAGNITUD RELATIVA

1

( = )
( > )
( < )
problemas
y1 y0 x1 x0 O N M
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
1 1
1
0000

0001

0011

0010
0
0100

0101

0111

0110

0
y1
1100

1101

1111

1110

1000

1001

1011

1010

0
0 0 0
Sumador restador de 1 bit





Complemento a 1
Complemento a 2
Sumador restador 1 bit
Sumador - restador

0 + 0 = 0
0 + 1 = 1
1 + 0 = 1
1 + 1 = 10


SEMISUMADOR
S.S
A
B
S
C
B A C S
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0
SUMADOR RESTADOR
Sumador -
Restador
S.R.
control
B
S
C
A
C B A C S
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 0
1 0 1 1 1
1 1 0 0 1
1 1 1 0 0
SUMA
RESTA
Codificadores
y
decodificadore
s
Codificadores -decodificadores
Los codificadores son sistemas
combinacionales construidos en forma
en forma de circuito integrado, que se
encargan de transformar una serie de
seales sin codificar en un conjunto de
seales codificadas, que forman un
cdigo.

0 1 2 3 4 5 6 7 8 9 D C B A
1 0 0 0 0 0 0 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0 0 0 0 0 0 1
0 0 1 0 0 0 0 0 0 0 0 0 1 0
0 0 0 1 0 0 0 0 0 0 0 0 1 1
0 0 0 0 1 0 0 0 0 0 0 1 0 0
0 0 0 0 0 1 0 0 0 0 0 1 0 1
0 0 0 0 0 0 1 0 0 0 0 1 1 0
0 0 0 0 0 0 0 1 0 0 1 0 1 1
0 0 0 0 0 0 0 0 1 0 1 0 0 0
0 0 0 0 0 0 0 0 0 1 1 0 0 1
Codificadores - decodificadores
Los decodificadores son circuitos
integrados digitales que convierten el
cdigo binario o algn otro, en una
forma sin codificar. Un decodificador,
por tanto, puede considerarse lo
opuesto de un codificador.
DECODIFICADOR
BCD 7
SEGEMNTOS
BCD-7 segmentos
En el Excitador BCD-7 segmentos es un tipo de
decodificador que me da la posibilidad de
conectarlo a un display numrico digital de 7
segmentos a, b, c, d, e, f y g, obtener la
visualizacin del cdigo binario BCD:
D C B A QA QB QC QD QE QF QG
0 0 0 0 0 0 0 0 0 0 1
0 0 0 1 1 0 0 1 1 1 1
0 0 1 0 0 0 1 0 0 1 0
0 0 1 1 0 0 0 0 1 1 0
0 1 0 0 1 0 0 1 1 0 0
0 1 0 1 0 1 0 0 1 0 0
0 1 1 0 1 1 0 0 0 0 0
0 1 1 1 0 0 0 1 1 1 1
1 0 0 0 0 0 0 0 0 0 0
1 0 0 1 0 0 0 1 1 0 0
MULTIPLEXORES
DEFINICIN
Un multiplexor digital es un circuito con 2
n
lneas de
entrada de datos y una lnea de salida; tambin debe
tener una manera de determinar la lnea de entrada
de datos especfica que se va a seleccionar en
cualquier momento. Esto se efecta con otras n
lneas de entrada, denominadas entradas de
seleccin, cuya funcin es elegir una de las 2
n

entradas de datos para la conexin con la Salida.
APLICACIONES
Aqu algunas de sus aplicaciones:
Selector de entradas.
Serializador: Convierte datos desde el formato
paralelo al formato serie.
Transmisin multiplexada: Utilizando las mismas
lneas de conexin, se transmiten diferentes datos
de distinta procedencia.
Realizacin de funciones lgicas: Utilizando
inversores y conectando a 0 1 las entradas segn
interese, se consigue disear funciones
complejas, de un modo ms compacto que con las
tradicionales puertas lgicas

8 entradas:
16 entradas:
2 entradas:
4 entradas:
Se representan en diagramas de bloques como
trapezoides issceles.

DIAGRAMA DE BLOQUES
TABLA DE VERDAD
DEMULTIPLEXORES
DEFINICIN

Realiza lo inverso a un
multiplexor (MUX), el
cual tiene una sola salida,
por la que ha de salir una
de las varias entradas
existentes.
En electrnica digital, un demultiplexor (DEMUX) es un
circuito combinacional que tiene una entrada de
informacin de datos y n entradas de control que sirven
para seleccionar una de las 2
n
salidas, por la que ha de
salir el dato que presente en la entrada.
APLICACIONES
La transferencia de informacin es una operacin
bsica en cualquier sistema digital. Aunque los
detalles internos del registro, la forma en que se
transfiere la informacin desde el exterior al
registro y cmo sale de ste hacia el exterior, sern
estudiados en su tema correspondiente,
consideraremos en este caso la utilizacin de
multiplexores y demultiplexores en el proceso de
transferencia entre registros.

APLICACIONES
Segn el valor de la seal de control, se
selecciona qu entrada pasa a la salida del
multiplexor. Cuando se aplique el pulso de
transferencia al registro, dicha seal de
salida pasa al registro.

DEMULTIPLEXOR DE 2 BITS
D
S3
S2
S1
S0
A B
A B S3 S2 S1 S0
0 0 D - - -
0 1 - D - -
1 0 - - D -
1 1 - - - D

También podría gustarte