Universidad Politcnica Salesiana 06/04/2012

PRACTICA 5 RECONOCIMIENTO DE CAJAS EN DOS DIMENSIONES.

Ortega Cajamarca Edison Mauricio eortegac@est.ups.edu.ec Laboratorio de Analgica I (G12)

ResumenPara la implementacin de este circuito

emplearemos decodificadores ya que estos nos simplifican considerablemente el tamao del circuito y optimizamos costos de construccin.

FIG.2 Smbolo lgico compuerta AND

ndice de Trminosbanda, reconocimiento.

cajas,

dimensin,

I. INTRODUCCIN
En esta prctica disearemos una estructura que deslice los cartones de un lado hacia otro y cuando pasa por el centro determina en ese instante el tipo de cartn por su altura y anchura, mediante los receptores de luz Y2, Y1, Y0 (altura), X2, X1 (ancho) estos sern los ingresos para determinar las salidas C1, C2, C3, C4 y observar en dos visualizadores el texto C1, C2, C3, C4..etc., segn el tipo. Cabe indicar que un cartn de 2 Y x 1 X es igual que un 1 Y x 2 X, adems la funcin booleana de C2 = C1+ lo faltante, la de C3=C2 + lo faltante y as sucesivamente, de esta manera se minimiza notablemente la lgica de cada salida. En el presente artculo est estructurado como sigue: Seccin II Marco Terico, Seccin III Herramientas y materiales, Seccin IV Desarrollo de la prctica, Seccin V Anlisis de resultados, Seccin VI Conclusiones, Seccin VII Referencias. FIG.4 Tabla de verdad compuerta AND

FIG.3 Datasheet compuerta AND.

Tabla de verdad

II.

MARCO TERICO

. NOT inversor El inversor (circuito NOT) lleva a cabo la operacin llamada inversin o complemento. Cambia un 1 por 0 y un 0 por 1 el indicador de negacin es una burbuja (o) que indica negacin o complemento cuando aparece en la entrada o salida de cualquier elemento lgico. Generalmente las entradas estn a la izquierda de un smbolo lgico y las salidas a la derecha.

Compuertas lgicas bsicas Compuerta AND La compuerta AND se compone de dos o ms entradas y una sola salida. Produce una salida ALTA solo cuando todas las entradas son ALTAS. Siempre que alguna de las entradas es BAJA, la salida es BAJA. Su propsito es determinar cundo ciertas condiciones sean simultneamente verdaderas.

FIG.5 Smbolo lgico compuerta NOT

Universidad Politcnica Salesiana 06/04/2012

Compuerta NAND La compuerta NAND tambin hace la funcin de multiplicacin, pero entrega el valor negado. Esto es muy util, dado que si estuviramos usando una AND normal tendramos que usar otro chip con un NOT para negar el resultado.

FIG.6 Datasheet compuerta NOT

Tabla de verdad FIG.11 Smbolo lgico compuerta NAND.

fig.7 tabla de verdad compuerta not Compuerta OR La compuerta OR realiza la funcin de suma lgica. Cuando se le aplica un uno a cualquiera de sus entradas el resultado de salida ser uno, independiente del valor de la otra entrada. Excepto cuando las dos entradas estn en 0 la salida ser 0.

FIG.12 Datasheet compuerta NAND.

Tabla de verdad

FIG.8 Smbolo lgico compuerta OR

fig.13 tabla de verdad compuerta nand.

Compuerta NOR La compuerta NOR realiza la funcin de suma, pero entrega el resultado invertido, ahorrndonos un NOT. Su salida ser 1 solo si las dos entradas son 0. fig.9 datasheet compuerta or. Tabla de verdad

FIG.14 Smbolo lgico compuerta NOR.

FIG.10 Tabla de verdad compuerta OR

Universidad Politcnica Salesiana 06/04/2012

FIG.20 Smbolo lgico compuerta XNOR.

FIG.15 Datasheet compuerta NOR.

Tabla de verdad

FIG.21 Datasheet compuerta XNOR.

Tabla de verdad
FIG.16 Tabla de verdad compuerta NOR

Compuerta XOR Esta compuerta XOR (or-exclusiva) se comporta de una manera especial. Su caracterstica especial es que el resultado de salida ser 1 si las dos entradas son distintas, sean 0-1 1-0.

FIG.22 Tabla de verdad compuerta XNOR.

FIG.17 Smbolo lgico compuerta XOR.

LDR Las LDR (Light Dependent Resistor, o Resistor Dependiente de la Luz) son, como su nombre lo indica, resistencias cuyo valor varia de acuerdo al nivel de luz al que estn expuestas El Mapa de KARNAUGH. Como una tabla de verdad, el mapa de Karnaugh de una funcin, especifica el valor de dicha funcin para todas las combinaciones de valores de las variables independientes (entradas). Es un diagrama en forma de matriz de cuadros, donde cada cuadro corresponde a un mini trmino de la funcin. Las expresiones simplificadas, que se generan del mapa, siempre estn en una de las dos formas cannicas: suma de mini trminos o producto de maxi trminos. Un mapa de Karnaugh provee una manera alternativa de simplificacin de circuitos lgicos. En lugar de usar las tcnicas de simplificacin con el lgebra de Boole, t puedes transferir los valores lgicos desde una funcin booleana o desde una tabla de verdad a un mapa de Karnaugh. El agrupamiento de ceros 0 y unos 1 dentro del mapa te ayuda a visualizar las relaciones lgicas entre las variables y conduce directamente a una funcin booleana simplificada.

FIG.18 Datasheet compuerta XOR.

FIG.19 Tabla de verdad compuerta XOR.

Compuerta XNOR Esta compuerta XNOR o NOR exclusiva, tambin se comporta de una manera especial. Su caracterstica es que el resultado de salida ser 1 si las dos entradas son del mismo valor, sean 0-0 1-1.

Universidad Politcnica Salesiana 06/04/2012

El mapa de Karnaugh es a menudo usado para simplificar los problemas lgicos con 2, 3 o 4 variables. Un mapa de Karnaugh de 2 variables es trivial pero puede ser usado para introducir el mtodo que necesitas aprender. El mapa para una puerta OR de dos entradas es como sigue: Los valores de una variable aparecen sobre la parte superior del mapa, definiendo los valores de la columna, mientras los valores de la otra variable aparecen a un lado, definiendo los valores de la variable en cada fila. El mapa de Karnaugh se va completando colocando los unos 1 en la celda apropiada, ayudados por la tabla de verdad. Esta agrupacin es conocida como minitrminos o minterms y como expresin booleana viene a ser una suma de productos. Usualmente no se escriben los ceros 0 en la tabla, ya que solo se agrupan los unos 1. En el mapa las celdas adyacentes que contienen unos 1 se agrupan de a dos, de a cuatro, o de a ocho. En este caso, hay un grupo horizontal y otro vertical que puede agruparse de a dos. Se indican los agrupamientos dibujando un crculo alrededor de cada uno 1. El grupo horizontal corresponde al valor de B = 1, y esta variable no cambia de valor, se mantiene. En esta misma fila, en la celda de la izquierda A = 0 y en la de la derecha A = 1, es decir la variable A cambia de valor.

De esta manera, el mapa de Karnaugh conduce a la expresin final: A+B Decodificador Cualquier informacin que se desee tratar, procesar o almacenar mediante sistemas digitales, deber ser traducida o codificada en un tipo de lenguaje apropiado. La forma correcta de hacerlo es convertir cualquier nmero, letra, signo, instruccin u operacin en un conjunto de bits. Algunas de las operaciones que se efectan comnmente comprenden CODIFICACIONES y DECODIFICACIONES. Estas operaciones y otras se han facilitado por la disponibilidad de numerosos CI en la categora MSI (integracin a mediana escala). La codificacin y la decodificacin sern siempre operaciones necesarias en sistemas digitales que traten informacin, o en procesos industriales donde sea necesario suministrar datos o presentar resultados. En algunos sistemas cibernticos o de control es posible prescindir de este tipo de operaciones, siendo suficiente la aplicacin de seales digitales mediante transductores y aplicar las salidas del circuito sobre elementos de potencia tales como lmparas, motores, etc. Decodificador

En otras palabras el valor de la variable A no afecta al resultado final de la expresin booleana para estas celdas. Antes de agruparlas, deberas haber escrito la expresin booleana para estas dos celdas como: Despus de agruparlas esta misma expresin se reduce a: B De una forma similar, el grupo vertical de dos celdas podra haber sido escrito como: Desde el mapa, puedes ver que el valor de B no afecta el valor escrito en las celdas para este grupo. En otras palabras, el grupo vertical se reduce a: A

Un decodificador es un circuito lgico que convierte un cdigo binario de entrada de N bits, en lneas de salida de manera tal, que cada una de estas lneas slo sea activada para una posible combinacin de entrada, la figura N1 muestra el diagrama general del decodificador con N entradas y 2N salidas. Muchos decodificadores estn diseados para producir salidas activas en nivel bajo, donde solamente la salida seleccionada es baja, en tanto que todas las otras son altas. Esto siempre lo indica la presencia de pequeos crculos en las lneas de salida del diagrama del decodificador. Algunos decodificadores no utilizan los 2N posibles cdigos de entrada, sino slo unos cuantos. Por ejemplo, un decodificador de BCD a Decimal tiene un cdigo de entrada de 4 bits y 10 lneas de salida que corresponden a los 10 grupos de cdigo BCD, que van desde 0000

Universidad Politcnica Salesiana 06/04/2012

hasta el 1001, como ejemplo se tiene el circuito estudiado 74LS47. Los decodificadores de este tipo a menudo estn diseados de forma tal, que si cualquiera de los cdigos que no se utilizan se aplica a la entrada, NINGUNA de las salidas se activar. Algunos decodificadores tienen una o ms entradas de HABILITACION que se utilizan para controlar la operacin del decodificador. Estudio Del Segmentos. CI 7447, decodificador BCD-7

IV.

PROCEDIMIENTO

Muchas presentaciones numricas en dispositivos de visualizacin utilizan una configuracin de 7 segmentos para formar los caracteres decimales de 0 a 9 y algunas veces los caracteres hexadecimales de A a F. Cada segmento est hecho de un material que emite luz (Display) cuando pasa corriente a travs de l, los patrones de segmentos que sirven para presentar los diversos dgitos. El decodificador 7447 est diseado para activar segmentos especficos, aun de cdigos de entrada mayores que 1001 (9). La figura N 2 muestra las representaciones para los cdigos desde 0000 hasta 1111. Note que un cdigo de entrada de 1111 borrar todos los segmentos.

III.

EQUIPOS Y MATERIALES

Baceta Resistencias de 33k, 1k , 220 . Transistores 2N3904 Circuitos integrados 7411, 7404,7427,7400,7402 Decodificadores 7447 y 74147 LDR Display 7 segmentos Proteus 8 Fuente VCC Cajas de cartn Leds Laser Motor de corriente continua

X1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

X2 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

Y0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

Y1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

Y2 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

1 1 1

1 1 1

1 1 1

Universidad Politcnica Salesiana 06/04/2012

Caja 1

Caja 2

Caja 4

Caja 5

Caja 3

Universidad Politcnica Salesiana 06/04/2012

Caja 6

V.

ESQUEMAS Y SIMULACIONES

REVISAR ANEXOS

VI. CONCLUSIONES
Para poder desarrollar esa practica como profesional debemos revisar los datasheet de cada elemento para no tener complicaciones Para realizar esta prctica empleamos teorema de Morgan para simplificar nuestro circuito. Las compuertas de tres ingresos y los decodificadores nos simplifican significativamente los costos y el tamao de nuestro circuito

VII. BIBLIOGRAFA
[1] KEMMERLY, J., WILLIAM, HAYT, "Anlisis de Circuitos en Ingeniera", Sptima edicin, Editorial McGraw Hill. [2] Introduccin al anlisis de circuitos de Boylestad Dcima Edicin.