Está en la página 1de 6

.

LABORATORIO No.1 AMPLIFICADOR MULTIETAPA GRUPO LUIS EMILIO LAGUADO ANGEL Cdigo: 1160240 MARIO SERGIO ECHA ARRIA PE!ARANDA Cdigo: 1160121 BR"AN ARLE" ERA GOME# Cdigo: 1160261 entre s, 8ue permite controlar el paso de la corriente a trav9s de sus terminales5 Su descubrimiento ha hecho un gran a porte a la microelectrnica en cuanto a a ances, siendo usado para arias aplicaciones, en nuestro caso para la amplificacin de una se!al5 II. Objetivos Objetivo !eneral "ise!ar un amplificador transistores -./5 Objetivos es"ec#$icos #ediante los conceptos establecidos en los transistores -./ implementar 2 evaluar los valores de operaci0n de un amplificador multietapa5 "esarrollar habilidades de amplificadores multietapa5 diseo de multietapa con CUERPO DEL INFORME

Resumen En el presente documento se va a trabajar en el diseo de un amplificador con caractersticas especificas ( AV>250, Vout=12vp p, !in>100"#, !out$=100#, %l$&0'(, f)>&0*)(, Vcc=+ 12v,, el cual implementaremos mediante varias etapas con transistores -./, evaluaremos los valores te0ricos, pr1cticos 2 simulados, 3ui1ndonos por la 3ua de laboratorio 41 del in3eniero .ose Alejo !an3el !olon5 Abs$%&'$ This paper is going to work on the design of an amplifier with specific characteristics (AV> 250, Vout = 2!p"p, #in> 00k$, #out = 00$, %l &'0(), fh> '0*h), Vcc = +" 2V, which implement through se!eral stages with -.T transistors, e!aluate the theoretical !alues, and simulated practical, guided /0 the guide la/orator0 1 engineer Jose Alejo Rangel Rolon. Palabras claves Transistor, BJT, amplificacin, resistencia, recta de carga. I. ganancia,

INTRODUCCIN

Relacionar los resultados de la simulaci0n 2 la implementaci0n en protoboard para establecer nuevos conceptos5

El -./ (-ipolar .unction /ransistor, en espaol transistor de uni0n bopolar, es un dispositivo electr0nico de estado s0lido consistente en dos uniones 67 mu2 cercanas Marco te%rico

PROCEDIMIENTO $olari%acin &b'2Vcc:!2;(!1+!2, Rb'R())R* <b=(Vb 05=,; +Rb,+>!e, Ic'-Ib R.'&t)Ib /olector /om0n1 2rmulas de dise!o1 Rl'Re Rac'Re))Rl Rdc'Re Ic3'+*&cc4)+Rdc,Rac4 Rc'5.(BRe &b'Ic3+Rb)b,Re4,&be6&ee R 'R())R* &b'+*7)+R(,R*446(* Av=( >(!c;;!l,,;!?+>!e %ormulas de Analisis@ A '+Re+B,(44)+R.,Re8+B,(44 9i'+()Rb,()+R.,Re+B,(444:6( 9o'+()Re,+-,(4)R.4:6( Emisor /omun1 2ormulas de dise!o1 Rac' Rc))(!A + !B1, Rin'Rout etapa anterior5 A 'C >(!c;;!l,D;C!?+(>+1,!eD Rb'5.(-!e R.'-V/;<EF &b'+Vbe,+(151:!e:<cF, Rb'R())R* RI;'RB))+R.,-RE4 !e=!e1+!e2 2rmulas de an<lisis A '(!c:>,;(!?+!e1(>+1,, 9i'+()Rb,()+R.,Re(+B,(444:6( 9o'Rc /omo entre las especificaciones del dise!o se necesita una ganancia superior a (55 tu imos la necesidad de implementar m1s de una etapa@ ETA$A =1 Rac'R>))RE R>'RE'(55? Rac'=5? 9in'(,@(A? Rdc'RE'(55? I/3'&//)+Rac,Rdc4'(B5#a &/3'I/38Rac'@ RB'5.(8>:!B=2*# &BB'5.C R('RB)+(6&BB)*&//4'*,DA? R*'*&//)&BB 8 RB'D,B*A? R.'-&T)I/3'C*,=? A&'&E)&S A&'-RE)+R.,-RE4 A&'5.FFC aproG. = 1

%<G51 Btapa 5 (He3uidor Bmisor, ETA$A 71 A&'R/))R>)RE D'F05;!B RE'(55# !AE=(!E;;!A,+!B=1,0I5*# !JE=!B+!E=2*#

<EF==,Kma VEBF=L,1=v !-=M,1:>:!B=2,N*# V--=1,LV R.'B=@,**? R('*,@A? R*'C7,BBA? 9I;'*,DCA?

2IH. C6 Btapa I (Bmisor Eomun, ETA$A *1 R/'R>'7,*(A? RE'C55? R/))R>'*,(A? RA/'*,7(A? R"/'7,=(A? 2IH5 2 Btapa & (Bmisor Eomun, ETA$A C1 R/'R>'9I;anterior'*,DCA? A&'R/))R>)RE A&'D RE'(F*,@? RA/'(,=7A? R"/'*,=DA? I/I'=,@Cma RB'7,=*A? &BB'(,FC& R('=,5*A? R*'=(,&5*# RB'(5A? R('=,@=A? R*'D5A? 9I;'7,F*A? R.'(,C=A? I/I'C,7Dma RB'=,7A? &BB'(,@=&

2IH. 76 Btapa 2 (Bmisor Eomun,

ETA$A (1 RA/'R>))RE'C,*FA? R"/'(5A? I/I'(@5ma RB'BC,D=A? &BB'@,=& R('(@5A? R*'(,F@#? A&'(

TAB. 2 Analisis en JE5

%<G5 5 Btapa 1 (He3uirdor Bmisor, >os datos obtenidos se plasmaron en las siguientes tablas, donde tambien se muestran los resultados del analisis en "/.

Ane&os An<lisis matem<tico. Jatas)eet /ransistor 2722225 "atasheet Transistor /<6 &15 Hrafica de %!BEOB7E<A5 Hrafica de HBPAA JB HAA<JA5

III. TAB. (6 Analisis en A/.

CONCLU'IONE'

2s importante entender 3ue el circuito amplificador fue redise4ado !arias !eces, 0a 3ue al lle!ar los datos calculados o/tenidos en forma e5perimental !ario mucho 0 fue necesario reali)ar nue!os c6lculos. 7o se pudo implementar dos etapas de 2misor com8n en el amplificador con AV= 9, de/ido a la operaci:n del

transistor 0a 3ue tra/a;a/a en la regi:n de saturaci:n. %ue necesario el acople de un capacitor de la ' a la 5 etapa de alta frecuencia 0a 3ue el ruido afecta/a mucho. <ara la etapa final se utili)o un transistor T=<' , por efectos de potencia 0 corriente m65ima. >os generadores de se4ales del la/oratorio no poseen una amplitud de !olta;e menor a 00m!, por lo 3ue fue necesario utili)ar un di!isor de !olta;e a la entrada del amplificador con resistores de 2k? 0 '0?. >a resistencia de salida se calculo e5perimentalmente reali)ando un di!isor de !olta;e, o/teniendo el !olta;e ma5@2. <ara medir la resistencia de entrada fue necesario la utili)aci:n del es3uema del puente de Aheatstone.

I&.

(I(LIO)RAFIA

BEJ>ESTA", Robert >. Electrnica1 TeorKa de /ircuitos. #LGico ".2. Editorial $rentice Mall Mispanoamericana, S.A. (FFD. /J SA&A;T. "ise!o Electrnico, circuitos N sistemas. MA#B>EJ. Electrnica1 An<lisis de circuitos. Iuinta edicin. #LGico. Editorial $rentice Mall Mispanoamericana.

A;EOES