Memoria cach

Elementos de un Procesador
El tamao de la cache esta dado en kilobytes y megabytes

Pipelining (Tuberas) Es una tcnica que consiste en ejecutar varias instrucciones de forma paralela, siguiendo una serie de pasos o etapas.

La bsqueda lineal en la cache puede ser evitada con memoria asociativa que hace las bsquedas en paralelo La memoria asociativa es el almacenamiento y recuperacin de informacin por asociacin

La cach sirve como un buffer muy rpido entre la memoria principal y la CPU

Cada trabajo A se divide en n subtrabajos (A1, A2, ..., An). Cada Ai se procesa en un tiempo ti. Todo el trabajo A se completa en un tiempo tMAX.

Una entrada cache es una direccin, etiqueta o datos.

Una entrada cache es una direccin, etiqueta o datos.

Cache est definido por 3 parmetros: el nmero de lneas cache, el tamao de la lnea y la asociatividad.

Para determinar si la cache falla o no, se usan las siguientes formulas d = log L i = log(C/m) t = 32 i d, t debe ser positivo

El subtrabajo Ai es procesado a travs de estas etapas: Extraccin de la instruccin de la memoria. Decodificacin de la instruccin. Ejecucin. Guardar el resultado e incrementar el

Para evitar la prdida de informacin tenemos 2 tcnicas alguna lnea

1. 2. 3. 4. 5.

Un procesador RISC est compuesto de: Registros. Contador. CPU con pipelines. Cach de instrucciones (I-Cache). Cach de datos (D-Cache).

Caractersticas: Cada etapa debe durar aproximadamente lo mismo. Cada trabajo debe de pasar por todas las etapas. Algunos trabajos se mantendrn en espera. Se utiliza un bfer para este propsito. Cada etapa debe tener sus propios recursos. En caso de alguna excepcin, la pipeline debe ser vaciada y el estado del proceso guardado.

d = desplazamiento L = tamao de lnea C = nmero de lneas cache m = asociatividad m t = bits para la etiqueta

Las etapas de la pipeline en un RISC se definen como:

Extraccin de la Instruccin

Decodificacin de la Instruccin

Ejecucin

Acceso a Memoria

Se asocia un bit sucio a cada lnea en la cache, as cuando necesitemos remplazar checamos el bit sucio y reemplazamos la lnea

Otra tcnica es escribir tanto en la cache como en un nivel ms alto de la jerarqua La instruccin se extrae de la I-Cache en la direccin indicada por el contador. ste se incrementa para apuntar a la prxima instruccin consecutiva.

La instruccin se decodifica y se conoce su tipo. Se ejecutan tareas como la extensin de constantes en 32 bits.

La ALU ejecuta las operaciones lgicas y aritmticas. Si es una instruccin de cargar/guardar se computa la direccin addr = Registroj + disp.

Si es carga, los contenidos de Mem[addr] se extraen de la D-Cache. Si es guardado, se modifican dichos contenidos. No ocurre nada si la instruccin no es ni carga ni guardado.