1

UNIVERSIDAD TCNICA DEL NORTE

TEMA: DISEO DE UN SISTEMA BSICO CON UN MICROPROCESADOR Z80 OBJETIVO GENERAL Disear un sistema bsico utilizando un microprocesador de 8 bits Z80, investigando los datos de todos sus componentes, con la finalidad de aprender su funcionamiento.

OBJETIVOS ESPECFICOS Estudiar la estructura y cada elemento que compone el sistema. Determinar la arquitectura del microprocesador Conectar esquemticamente los elementos del sistema. MARCO TERICO

Estudio del Microprocesador: Z80

El Zilog Z80 es un microprocesador de 8 bits, maneja instrucciones de 16 bits y puede

direccionar hasta 64 Kb de RAM. Su arquitectura se encuentra a medio camino entre la organizacin de acumulador y de registros de propsito general. Si consideramos al Z80 como procesador de arquitectura de registros generales, se sita dentro del tipo de registro-memoria. CARACTERSTICAS GENERALES Bus de datos de 8 bits Bus de direcciones de 16 bits En total 18 registros de 8 bits y 4 de 16 bits 12 registros de 8 bits que se pueden usar en pares para formar 6 de 16 bits Reloj de 4 MHz El set de instrucciones contiene 158 instrucciones. El extenso set de instrucciones incluye operaciones con palabras, bit, byte y cadena de caracteres. Set duplicado de registros de banderas y de propsito general. Dos registros ndices de 16 bits. Contador de refresco de memoria dinmica. Bajo consumo de energa * 40mA Tipo (5V, 10MHz en el modo RUN) * 2mA Tipo (5V, 10MHz en modo IDLE1) * 10mA Tipo (5V, 10MHz en modo IDLE2) * 5uA Tipo (5V en el modo STOP) * DC a 10MHz operacin (5V 10%) Una fuente de alimentacin de 5V (5V 10%) Temperatura de funcionamiento (0C a 70C) Potente funcin de interrupcin 10 modos de direccionamiento

Diseo de un Sistema con un Microprocesador Z80

UNIVERSIDAD TCNICA DEL NORTE

CICLOS DE MAQUINA Y CICLOS DE INSTRUCCION Se denomina "M1" al ciclo de mquina correspondiente a la bsqueda del cdigo de operacin, durante el cual, la pata M1 del microprocesador se coloca a nivel bajo. El ciclo de mquina M1 ocupa 4 ciclos de reloj; un ciclo de reloj dura aproximadamente 0.29 microsegundos (millonsimas de segundo), por lo que el ciclo M1 dura 1.14 microsegundos. Un ciclo de memoria es una operacin de lectura o escritura en memoria, emplea 3 ciclos de reloj, y dura 0.86 microsegundos. REGISTROS Los registros constituyen una especie de pequea memoria interna al microprocesador. El Z-80 tiene registros de 8 y 16 bits, si bien los de 8 bits se pueden agrupar de 2 en 2 para formar uno de 16 bits. Todas las operaciones que realiza el Z-80 se hacen entre nmeros contenidos en los registros, o bien, entre un registro y una posicin de memoria; por eso se dice que el Z-80 es un microprocesador orientado hacia los registros. La posibilidad de agrupar dos registros de 8 bits para formar uno de 16, permite al Z-80 realizar operaciones de 16 bits a pesar de ser un microprocesador de 8 bits. El Z-80 tiene, en total, 18 registros de 8 bits y 4 registros de 16 bits. Algunos son de uso general y otros tienen asignadas funciones especficas.

Registros especiales de 16 bits Los registros especiales de 16 bits son: Contador de programa (program counter "pc") Puntero de pila (stack pointer "sp") Registro ndice (index x e index y ix e iy) Registros especiales de 8 bits VECTOR DE INTERRUPCION (Interrupt "I") Registro de regeneracin (refresh "r") Registros alternativos Acumulador (acumulator "a") Registro de estado (flags "f") Registros de uso general ("b", "c", "d", "e", "h", "l") Registro de instrucciones

Diseo de un Sistema con un Microprocesador Z80

UNIVERSIDAD TCNICA DEL NORTE

PINES DEL Z-80

Figura 1. Configuracion de patillas del Z80

8 lneas de datos (denominadas: de D0 a D7) 16 de direcciones (denominadas: de A0 a A15). /RESET: Es un pin de entrada; cuando se activa se resetea el microprocesador, lo cual produce, entre otras acciones, que se cargue 0000h en el contador de programa. /M1: Es un pin de salida, se activa cuando el microprocesador est buscando el cdigo de operacin de una instruccin. /MREQ: Es un pin de salida, se activa cuando el microprocesador est accediendo a la memoria, ya sea en un ciclo de lectura o de escritura

/IORQ: Es un pin de salida, se activa cuando el microprocesador est accediendo a un dispositivo de entrada/salida, ya sea en un ciclo de lectura o de escritura. /RD: Es un pin de salida, se activa cuando el microprocesador est ejecutando un ciclo mquina de lectura; ya sea lectura de memoria o lectura de un dispositivo de entrada/salida. Diseo de un Sistema con un Microprocesador Z80

UNIVERSIDAD TCNICA DEL NORTE

/WR: Es un pin de salida, se activa cuando el microprocesador est ejecutando un ciclo mquina de escritura; ya sea escritura en memoria o escritura en un dispositivo de entrada/salida. /HALT: Detener la sealIndica que la CPU ha ejecutado una instruccin de detener /RFSH: Es un pin de salida; el microprocesador lo activa en los ltimos ciclos de reloj de todos los ciclos mquina M1, para realizar el refresco de la memoria dinmica. /WAIT: Es un pin de entrada; que indica al microprocesador que la operacin de memoria o entrada/salida que estaba realizando an no se ha terminado por lo que debe incluir una serie de estados de espera mientras que esta seal permanezca activa. /INT:Seal de peticin de interrupcin enmascarableInterrupcin es generada por LSI perifrico. Esta seal ser aceptado si la habilitacin de interrupcin del flip-flop (FIB) se fija en "1"./INT es normalmente cable-O y requiere una traccin externa para estas aplicaciones. PALABRA DE DATOS DEL Z-80 El Z-80 es un microprocesador de 8 bits, esto quiere decir que cada vez que se accede a la memoria, lee un octeto completo, que puede ser un cdigo de operacin o un dato. Un octeto puede almacenar 256 nmeros distintos (2 elevado a 8) pero el Z-80 tiene ms de 256 instrucciones diferentes, por lo que algunos cdigos de operacin ocupan ms de un byte. Por otro lado, en un gran nmero de instrucciones, el operando se ensambla como uno o varios bytes que siguen al cdigo de operacin. En la Figura 2 se pueden ver los distintos formatos de instruccin del Z-80.

Figura 2. Formatos de Instruccin del Z80

Diseo de un Sistema con un Microprocesador Z80

UNIVERSIDAD TCNICA DEL NORTE

Puertos de comunicacin: Z80-PIO ADAPTADOR DE PUERTOS Z80 PIO DESCRIPCION GENERAL El Z80 PIO sirve como interfaz, gracias a dos puertos de propsitos generales independientes de I/O, llamados Puerto A y Puerto B. Cada puerto posee 8 bits de datos y dos seales de handshake, Ready y Strobe, las cuales controlan la transferencia de datos. La salida Ready indica al perifrico externo que el puerto tiene un dato para ser transferido. La seal Strobe es una entrada que viene del perifrico externo e indica cuando la transferencia de datos ya se llev a cabo. En la Figura 3 se observa la configuracin de pines del Z80 PIO. CARACTERISTICAS Proporciona una interfaz directa entre el sistema de microcomputadora Z80 y dispositivos perifricos. Cuatro modos operativos programables salida, entrada, bidireccional (solamente Port A), y Bit de control. Interrupciones programables sobre condiciones del estado de perifricos (1.5mV 1.5V). NMOS versin para soluciones de costo de funcionamiento sensible. CMOS versin para los diseos que requieren alta velocidad y bajo consumo de energa. NMOS Z0842004-4MHz, Z0842006-6.17Mhz. 6 MHz compatible con la versin 6.144 MHz operacin del reloj de la CPU. Voltajes en Vcc con respecto a Vss (-0.3V a +7.0V) Voltajes en todas las entradas con respecto a Vss (-0.3V a Vcc+0.3V) Temperatura de almacenamiento (-65C a +150C)

MODOS DE TRABAJO El Z80PIO trabaja en cuatro modos de trabajo. MODO 0, 1 O 2, (entrada, salida de la seal, o bidireccional)

Requiere que al menos uno, y hasta tres, palabras de control por puerto. Estas palabras son:

Modo de palabra de control. Selecciona el modo de funcionamiento del puerto. Esta palabra es necesaria y puede ser escrita en cualquier momento. Interrupcin de la Palabra de Vector. El Z80 PIO est diseado para utilizarse con la CPU Z80 en el modo de interrupcin 2. Esta palabra debe ser programada si las interrupciones se van a utilizar. Interrupcin de la palabra de control o interrumpir Deshabilitar la Palabra: Controla el activar o desactivar la funcin de la PIO de interrupcin.

Diseo de un Sistema con un Microprocesador Z80

UNIVERSIDAD TCNICA DEL NORTE

MODO 3 (control de bits).

Requiere al menos dos, y hasta cuatro de las palabras de control.

Modo de palabra de control. Selecciona el modo de funcionamiento del puerto. Esta palabra es necesaria y puede ser escrita en cualquier momento. I/O Registro palabra de control. Cuando se selecciona el modo 3, el Modo de Control de la Palabra debe ser seguida por la E/S de control de palabra. Esta palabra configura el I/O registro de control, que define si las lneas de puerto son entradas o salidas. Interrumpir la palabra de control. En el modo 3, handshake no es usada. Las interrupciones son generadas como una funcin lgica de los niveles de seal de entrada.

DESCRIPCION DE PINES

Fig.1 Disposicin de pines del Z80 Fig.2 Disposicin de pines del Z80 PIO

Figura 3. Configuracin de patillas del Z80 PIO

D7 - DOZ80-CPU bus de datos (bidireccional tri-estatal). Este bus se utiliza para transferir todos los datos y comandosentre la Z80-CPU y la Z80PIO. D0 es el bit menos significativo del bus.

Diseo de un Sistema con un Microprocesador Z80

UNIVERSIDAD TCNICA DEL NORTE

PORTSEL B/A Selpuerto B o A Select (insumos, activos de alto). Este pin define qu puerto tendr acceso durante la transferencia de datos entre la CPU y Z80-la-PIO Z8O. Un nivel bajo en este pin selecciona el puerto A, mientras que un nivel alto selecciona Puerto B. A menudo, el bit A0 de la CPU se utiliza para esta funcin de seleccin. CONTSEL C/D Selde control o datos de Select (insumos, activos de alto). Este pin define el tipo de transferencia de datos a ser realizado entre la CPU y la PIO. Un nivel alto en este pin durante la escritura de la CPU a la PIO hace que el bus de datos Z80 debe interpretarse como un comando para el puerto seleccionado por el B/A, seleccione la lnea. Un nivel bajo en este pin significa que el bus de datos Z80 se utiliza para transferir datos entre la CPU y la PIO a menudo el bit Al de la CPU se utilizar para esta funcin. CEChip Enable (insumos, activos de baja). Un nivel bajo en el pin permite a la PIO aceptar el mando o entradas de datos de la CPU durante un ciclo de escritura o para transmitir datos a la CPU durante un ciclo de lectura. La seal es generalmente una decodificacin de cuatro de I / O los nmeros de puerto que abarcan los puertos A y B, los datos de control. } El reloj del sistema (entrada). El Z80-PIO utiliza el reloj Z80 sistema estndar para sincronizar determinados seales internamente. Este es un reloj de una sola fase. /M1 (Ciclo de mquina) Es una seal de la CPU. Esta seal de la CPU se utiliza como un pulso de sincronizacin para controlar varias operaciones internas de la PIO. Cuando / M1 est activa y el RD de seal es activa, el Z80-CPU busca una instruccin de la memoria. Por el contrario, cuando / M1 se activa y / IORQ est activo, la CPU est reconociendo una interrupcin. Adems, la seal de Ml / tiene otros dos funciones dentro de la Z80-PIO. /IORQde entrada /salida Solicitud del Z80-CPU(entrada, activo bajo). La seal /IORQ se utiliza junto con el B/A, C/D Seleccione, el ICE, y /RD seales para transferir los comandos y datos. Cuando /CE, /RD y /IORQ estn activos, el puerto dirigido por B/A transferir datos a la CPU (una operacin de lectura). Por el contrario, cuando /CE y /IORQ estn activos pero /RD no est activo, entonces el puerto dirigido por B/A se escribir en la CPU ya sea con datos o informacin de control segn lo especificado por la C / D Seleccin de seal. Adems, si /IORQ y /M1 se activa al mismo tiempo, la CPU est reconociendo una interrupcin y el puerto de interrumpir automticamente colocar su vector de interrupcin en el bus de datos de la CPU si es la prioridad de dispositivo de alto inters en un interruptor. /RDReed Ciclo Condicin Jurdica y Social de la Z80-CPU (entrada, activo bajo). /RD es una lectura activa MEMORY o E/S de operacin de lectura en curso. La seal de RD / se utiliza con A / B Seleccione, C/D, /CE y /IORQ seales para transferir datos desde el Z80-Z80 PIO a la CPU. /IEL Entrada para Interrumpir Habilitar (entrada,activos de alto). Esta seal se utiliza para formar una prioridad de conexin en cadena de interrupcin cuando ms de un dispositivo impulsado por interrupcin se est utilizando. Un nivel alto en el pin indica que otro dispositivo de mayor prioridad no est siendo atendido por un servicio de rutina de interrupcin de la CPU.

Diseo de un Sistema con un Microprocesador Z80

UNIVERSIDAD TCNICA DEL NORTE

/OEI Salida para Interrupcin Habilitar (salida,activos de alto). La seal de la OEI es la seal de otra ndole necesaria para formar una cadena de sistema de prioridades. Es alta slo si IEL es alta y la CPU no es una interrupcin de servicio de este PIO. Por lo tanto, esto bloquea la seal de dispositivos de menor prioridad de la interrupcin, mientras que una mayor prioridad /INT Peticin de interrupcin (produccin, drenaje abierto, activo bajo). Cuando /INT est activo el Z80 PIO est solicitando una interrupcin de la CPU Z80. Dispositivos de almacenamiento: Memorias RAM 6116 y EEPROM 2816 RAM 6116 El dispositivo 6116 es una memoria de acceso aleatorio, Random Acces Memory (RAM), cuenta con una capacidad de 2048 palabras de 8 bits cada una, es una memoria esttica de alta velocidad, est fabricada con la tecnologa CMOS, opera con una fuente de alimentacin de +5.0 Volts y est dispuesta en una pastilla de 24 terminales. El bus de direcciones consta de once terminales (211=2048), el bit menos significativo es A0 y el ms significativo es A10. El bus de datos es de 8 bits y va desde I/O0 hasta I/O7. Tiene adems una terminal de habilitacin (chip select), y terminales que indican modo lectura o escritura WE y OE ESQUEMA

Figura 4. Disposicin de pines de la RAM 6116

RESUMEN DE CARACTERSTICAS DE LA MEMORIA RAM 6116 Organizacin de la memoria: 2048 X 8 Baja potencia en estado inactivo: 10 W Baja potencia en estado activo: 160 mW RAM completamente esttica: No requiere reloj para su funcionamiento Rango de Temperatura de operacin -55 a +125 grados centgrados Potencia de disipacin: 1 Watts Todas sus entradas y salidas son compatibles directamente con la tecnologa TTL

Diseo de un Sistema con un Microprocesador Z80

UNIVERSIDAD TCNICA DEL NORTE

Es directamente compatible con las memorias de 16K estndar, tipo RAM 6132

Tabla de verdad para operaciones de lectura y escritura L L H L L X OPERACIN Lectura Escritura

Tabla 1. Tabla de verdad para activacin de modos en la Ram 6116

EEPROM 2816 El circuito integrado EEPROM 2816 es una memoria reprogramable y borrable que contiene 2048 localidades de memoria con 8 bits cada una, (2K X 8) y opera con una sola fuente de alimentacin de + 5 V. Est fabricada con la tecnologa NMOS.Es una memoria no voltil, todas las tensiones que usa son compatibles, con la tecnologa TTL. ESQUEMA

Figura 5. Disposicion de pines de la EEPROM 2816

RESUMEN DE CARACTERSTICAS 2816 Organizacin de la memoria 2048 X8 Tipo de funcionamiento; chip esttico Tiempos de acceso a lectura; 250 nseg. Capacidad de correccin para un solo bit tiempo de escritura max, 10 mseg. Rangos de Temperatura -40C a +85C. Potencia de disipacin a) Estado activo; 610 Mw b) Estado inactivo: 295 mW

Tabla de verdad para operaciones de esta memoria

Diseo de un Sistema con un Microprocesador Z80

10

UNIVERSIDAD TCNICA DEL NORTE

L L H L H OPERACIN Lectura Escritura

Tabla 2. Tabla de verdad para activacin de modos en la EEPROM 2816

ARQUITECTURA DEL SISTEMA Este procesador est concebido precisamente para una arquitectura Von Neumann, por lo cual se accede a las dos memorias (datos y programa) mediante un nico bus de direcciones.

Figura 6. Diagrama de Bloques del Z80

OTROS ELEMENTOS UTILIZADOS PARA LA CONSTRUCCIN DEL SISTEMA Regulador 7805: Estabiliza el voltaje de 5V para todo el sistema. Decodificador 74LS138N: El decodificador es un circuito que recibe n entradas y produce 2n salidas. Puede verse como un generador de min trminos, puesto que cada salida corresponde a una de las 2n combinaciones de entrada. De todas las salidas, solo se generar un 1 en la salida cuyo sub ndice corresponde al cdigo binario de la combinacin de entrada.

Diseo de un Sistema con un Microprocesador Z80

10

11

UNIVERSIDAD TCNICA DEL NORTE

Los decodificadores se utilizan en los sistemas digitales para diversas aplicaciones, como lo son: direccionar una localidad de memoria, conversin de datos binarios, y para generar funciones lgicas.

Figura 7. Disposicin de Pines del decodificador 74LS138N

DIAGRAMA DE BLOQUES PARA LA REALIZACION DE LA CONEXIN DEL Z80 Y OTROS DISPOSITIVOS

Figura 8. Diagrama de Bloquespara conexin del Z80

ESQUEMA DE CONEXIN DEL Z80 CON OTROS DISPOSITIVOS Y MEMORIAS Diseo de un Sistema con un Microprocesador Z80

11

12

UNIVERSIDAD TCNICA DEL NORTE

U1

OR

U6

OR

U2
27 19 20 21 22 28 18 24 16 17 26 25 23 6 M1 MREQ IORQ RD WR RFSH HALT WAIT INT NMI RESET BUSRQ BUSAK CLK D0 D1 D2 D3 D4 D5 D6 D7 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 30 31 32 33 34 35 36 37 38 39 40 1 2 3 4 5 14 15 12 8 7 9 10 13 8 7 6 5 4 3 2 1 23 22 19

U5
A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 CE OE WE 6116 D0 D1 D2 D3 D4 D5 D6 D7 9 10 11 13 14 15 16 17 19 20 1 40 39 38 3 2 5v 23 24 22 4 35 36 37 5 6 25

U3
D0 D1 D2 D3 D4 D5 D6 D7 INT IEI IEO CE RD IORQ M1 C/D B/A CLK Z80 PIO PA0 PA1 PA2 PA3 PA4 PA5 PA6 PA7 ARDY ASTB PB0 PB1 PB2 PB3 PB4 PB5 PB6 PB7 BRDY BSTB 15 14 13 12 10 9 8 7 18 16 27 28 29 30 31 32 33 34 21 17

U7

NOT

BUS DE DIRECCIONES

18 20 21

Z80

4MHZ

C2

CRYSTAL

1000u

U4
8 7 6 5 4 3 2 1 23 22 19 18 20 21 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 CE OE WE 2816 D0 D1 D2 D3 D4 D5 D6 D7 9 10 11 13 14 15 16 17

R1
100k

R2
100k

U9

C1

U10

NOT

1000u

NOT

BUS DE DATOS

Figura 9. Esquema de conexin del Z80

CONCLUSIONES Los componentes imprescindibles que no deben faltar en el diseo de un sistema bsico con un microprocesador son decodificadores, memorias RAM, memorias ROM. La arquitectura del sistema es Von Neumann la cual se define cuando la CPU est conectada a una memoria que contiene las instrucciones de memoria y datos a la cual se accede mediante un nico sistema de buses. Mediante la construccin del sistema este est en la capacidad de resolver problemas lgicos de direccionamiento, de control de tratamiento de buses, de almacenamiento de datos, de comunicacin de entrada/salida.

BIBLIOGRAFA

Diseo de un Sistema con un Microprocesador Z80

12

13

UNIVERSIDAD TCNICA DEL NORTE

http://proton.ucting.udg.mx/dpto/maestros/mateos/z80/arquitectura/arquitectura. html http://www.z80.info/zip/z80piomn.pdf http://proton.ucting.udg.mx/dpto/maestros/mateos/memorias/memorias.html http://www.speccy.org/curso-cm/fr_cap3.html ANEXOS

DIRECCIONAMIENTO DEL Z80 CON LAS MEMORIAS Y EL Z80PIO DIRECCIONAMIENTO DE LA MEMORIA ROM 2816 ROM 2816 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1

A15 0 0

A14 0 0

A13 0 1

A12 0 0

0000h 27FFh

DIRECCIONAMIENTO DE LA MEMORIA ROM 6116 RAM 6116 Diseo de un Sistema con un Microprocesador Z80

13

14

UNIVERSIDAD TCNICA DEL NORTE

A15 1 1 A14 0 0 A13 0 0 A12 0 1 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1

8000h 97FFh

DIRECCIONAMIENTO DEL Z80PIO Z80-PIO A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1

A14 0 0

A13 1 1

A12 1 1

3000h 37FFh

DIRECCIONAMIENTO PARA ACTIVAR AL ARDY Y BRDY ACTIVAR STRB A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 0 0 0 0 0 0 0 1 1 1

A15 1

A14 0

A13 0

A12 0

8007h

DIRECCIONAMIENTO PARA ACTIVAR AL STRB Y STRA ACTIVAR STRB A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 0 0 0 0 0 0 0 1 1 0

A15 1

A14 0

A13 0

A12 0

8006h

DIRECCIONAMIENTO PIN C/D Z80 PIO ACTIVAR STRB A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 8000h 8001h

A15 1 1

A14 0 0

A13 0 0

A12 0 0

DIRECCIONAMIENTO PIN A/B Z80 PIO ACTIVAR STRB A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 1 8002h 8003h

A15 1 1

A14 0 0

A13 0 0

A12 0 0

Diseo de un Sistema con un Microprocesador Z80

14