Está en la página 1de 16

PRACTICA DE LABORATORIO No 1 AMPLIFICADOR BJT Y JFET

Bogot, Universidad De La Salle Jos Miguel Manrique Hernndez, Andrea Rincn Snchez mjose20@unisalle.edu.co , rkaren39@unisalle.edu.co

Resumen El presente laboratorio se realiz con el fin de calcular y disear dos amplificadores de 2 etapas con transistores BJT y JFET que trabajen en clase A. Teniendo en cuenta las ganancias y las frecuencias de corte de cada etapa. Con los valores calculados tericamente, se procedi a hacer la simulacin en Proteus y el respectivo montaje en protoboard. Palabras claves BJT, JFET, Clase A, Amplificador, Frecuencia de corte, Ganancia. OBJETIVOS Disear un amplificador con transistores BJT con una ganancia de 150 veces. Disear un amplificador con transistores JFET con una ganancia de 40 veces.

OBJETIVOS ESPECIFICOS Calcular los valores de las resistencias y capacitores presentes en el circuito amplificador. Simular el comportamiento de la entrada y salida del circuito. Montar el circuito funcionando en una protoboard. INTRODUCCIN Un amplificador clase son amplificadores que consumen corrientes continuas altas de su fuente de alimentacin, independientemente de la existencia de seal en la entrada. Es frecuente en circuitos de audio y en equipos domsticos de gama alta, ya que proporcionan gran calidad de sonido, al ser muy lineal, con poca distorsin. Tiene una corriente de polarizacin en relacin con la mxima corriente de salida que pueden entregar. Los amplificadores de clase A, a menudo consisten en un solo transistor de salida,

conectado directamente un terminal a la fuente de alimentacin y el otro a la carga. Cuando no hay seal de entrada la corriente fluye directamente del positivo al negativo de la fuente de alimentacin, consumindose potencia sin resultar til. MARCO TERICO CIRCUITO AMPLIFICADOR CLASE A BJT

Ilustracin 1 CIRCUITO AMPLIFICADOR CLASE A BJT

CLCULOS TEORICOS Los clculos tericos del circuito se encuentran registrados en la Tabla1 especificando las condiciones que deben tener este. Con el fin de obtener una ganancia de 150 veces A continuacin se muestran las ecuaciones utilizadas para encontrar dichos valores.
Tabla 1 listado de componentes Tericos Circuito Amplificador

COMPONENTES GANANCIA DE ENTRADA GANANCIA DE SALIDA RL1 FRECUENCIA DE CORTE 1 ETAPA FRECUENCIA DE CORTE 2 ETAPA IC=IE RET RE1 RE2 Re VE VCC VCE VC

VALOR 10 VECES 15 VECES 5K 50Hz 100Hz 5mA 360 290.66 69.33 5.2 1.8V 18V 9V 7.2V 200

IB RC1 = RC2 C1 C2 C3 RB1=RB3 RB2=RB4 CE1 CE2 RE4 RE3 R RSIG

25 1.44K 0.24 4.79 2.91 51.6K 9K 23 100 107.57 252.43 1.04K 10K

SEGUNDA ETAPA Para el anlisis del circuito y diseo de este, se empez por conocer los voltajes de emisor (1), voltaje colector emisor (2) y voltaje colector (3) teniendo en cuenta el voltaje de alimentacin VCC as:

Con estos valores se procedi a calcula la resistencia de emisor total (4) y la resistencia interna del transistor (5), adems tambin se calcul la corriente de base (7) teniendo en cuenta el del transistor.

Para las dos etapas del amplificador se calcul el valor de la resistencia de colector de la primera etapa y se asumi la resistencia de colector de la segunda etapa igual as:

La resistencia de emisor total se dividi en 2 para mantener la ganancia de 15 veces, para esto se us la ecuacin de ganancia y se calcul el valor de 1 de las resistencias. El clculo de la otra resistencia de emisor se hizo por medio de la resta de (4) y (8) (8) (9)

El siguiente paso a seguir fue el clculo del capacitor ubicado en el colector (10) y el capacitor ubicado en el emisor (11) de la segunda etapa. (10)
(11)

Finalmente para la segunda etapa se calcularon las resistencias de base RB1 (12) y RB2 (13) suponiendo que la corriente que pasa por estas es de 3000uA. Adems con estas se calcula la impedancia del transistor (14) y la impedancia de la etapa (15)

(14) (15) PRIMERA ETAPA En la primera etapa se vuelven a calcular las resistencias de emisor teniendo en cuenta que la ganancia que se requiere es de 10 veces.

(15)
(16)

Finalmente se calcula el capacitor del emisor (17) y el condensador de entrada (18) por medio de la R

SIMULACION En la simulacin se tomaron los valores tericos registrados en la Tabla 1 y se obtuvieron las grficas de salida y entrada. Para esto se us una fuente senoidal donde se variaron los valores de las amplitudes y un VCC de 18 V.

Ilustracin 2 Seales de entrada y de salida con frecuencia de 1kHz

La ilustracin 2 muestra tres seales una roja que es la seal de entrada, una azul que es la seal de salida de la primera etapa del amplificador y la seal amarilla que es la salida final del circuito. Esta seal se tom con una amplitud de 124mV debido a que es la mnima amplitud que nos daba el generador de ondas y de esa manera poder comparar con los datos experimentales y una frecuencia de 1KHz. All podemos observar que el voltaje pico a pico de entrada es de 55mV y el de salida es de 8.12V obteniendo as una ganancia de 147.63 veces

Ilustracin 3Seales de entrada y de salida con frecuencia de 100Hz

Se not adems que al cambiar la frecuencia a 100Hz con la misma amplitud la ganancia disminuye en un 49.5% siendo esta de 73.09 veces La ilustracin 4, nos muestra el grafico de bode, con una frecuencia de corte de 166 Hz, para un voltaje pico a pico de 343 V

Ilustracin 4Seales de entrada y de salida con frecuencia de 100Hz

MATERIALES, EQUIPOS Y DISPOSITIVOS Los siguientes son los elementos necesarios para realizar la prctica. Fuente de alimentacin Multmetro. Resistencias Condensadores Dos pares de caimanes. Protoboard Generador de seales Osciloscopio Programa para simulacin(Proteus) Sondas Transistores BJT N2222 Transistores JFET

MARCO PRCTICO

Para la parte experimental se realiz el montaje de la ilustracin 5, con los valores que se encuentran registrados en la Tabla 2.
Tabla 2 Componentes reales circuito amplificador

COMPONENTES VALOR REAL

RL1 RE1 RE2 RC1 RC2 C1 C2 C3 RB1 RB3 RB2 RB4 CE1 CE2 RE4 RE3 RSIG

5.03K 241.6 68.6 1.486K 1.479K 0.222 10 10.4 51K 51.31K 8.96 K 8.90K 23 109 99.7 242.9 19.90K

El circuito fue alimentado con 18V y a la entrada de este se aplic una seal en dos diferentes frecuencias 100 Hz y 1KHz con una amplitud de 124mV (amplitud mxima del generador de ondas). En la ilustracin 6 se observa la seal de entrada con una amplitud de 78mV y salida de 8V obteniendo una ganancia de 102.56 veces a una frecuencia de 1KHz

Ilustracin 6 Seal de entrada y de salida frecuencia 1KHz

Tambin se midi con 100Hz obteniendo la seal de salida con amplitud de 3.64V con una entrada de 66.66mV obteniendo una ganancia de 55.6 veces

Ilustracin 7 Seal de entrada y de salida frecuencia 100Hz

CALCULO DE ERROR Error relativo entre clculos tericos y experimentales

Error relativo entre clculos simulados

CIRCUITO AMPLIFICADOR CLASE A JFET

Ilustracin 8 CIRCUITO AMPLIFICADOR CLASE A JFET

CLCULOS TEORICOS En la tabla 2, podemos encontrar los clculos tericos del all estn especificadas las condiciones que deben tener este. Con el fin de obtener una ganancia de 40 veces A continuacin se muestran las ecuaciones utilizadas para encontrar dichos valores.
Tabla 3 listado de componentes Tericos Circuito Amplificador

COMPONENTES GANANCIA DE ENTRADA GANANCIA DE SALIDA RL1

VALOR 5 VECES 8 VECES 100K

FRECUENCIA DE CORTE 1 ETAPA FRECUENCIA DE CORTE 2 ETAPA IDSS VP RS1= RS2 Gm RS VCC VGS Id RD1 RD2 C1 C2 C3 RG1=RG2 CS1 CS2 RSIG

100Hz 200Hz 4,2mA -2.5V 1.19K 1,68mS 595.23V 18V 1,25V 1.05 5K 3K 0,75 0.15 0.14 10K 3,9 123 10K

SEGUNDA ETAPA Para el anlisis del circuito y diseo de este, se empez por conocer los valores de la corriente de Drain(19)el voltaje de gate-source(20) y la trasconductancia del JFET (21), la trasconductancia de la etapa(22)y finalmente su resistencia (23)teniendo en cuenta el voltaje de alimentacin VCC, VP e IDSS as:

Con estos valores se procedi a calcula la resistencia de drain (23) por medio de la ganacia de la etapa y la resistencia de source(26), teniendo en cuenta el voltaje de drain (24) y de source (25)

Para las dos etapas del amplificador se calcul el valor de la resistencia de source, asumiendo el mismo valor en las 2 etapas El siguiente paso a seguir fue el clculo del capacitor ubicado en drain (27) y el capacitor ubicado en source (28) de la segunda etapa. (27)
(28)

PRIMERA ETAPA En la primera etapa se vuelven a calcular la resistencia de drain (29) teniendo en cuenta que la ganancia que se requiere es de 5 veces.

Finalmente se calcula el capacitor de source (30) , el capacitor de acople(31) y el condensador de entrada (32)

SIMULACION En la simulacin se tomaron los valores tericos registrados en la Tabla 3, adems de usar un transistor 2n4341 de caractersticas similares al usado realmente y se obtuvieron las grficas de salida y entrada. Para esto se us una fuente senoidal donde se variaron los valores de las amplitudes y un VCC de 12 V. Las ilustraciones 9, 10 y 11 muestran la relacin salida y entrada para 3 diferentes frecuencias siendo estas 100Hz, 200Hz y 1KHz

Ilustracin 9 Seales de entrada y de salida con frecuencia de 100Hz

La ilustracin 9 nos muestra una relacin entre la salida y entrada siendo la salida la seal roja con un voltaje de 240mV y una entrada de 9mV obteniendo as una ganancia de 26 veces. La ilustracin 10 nos muestra una ganancia de 41 veces, siendo la entrada 9mV y la salida de 380mV.

Ilustracin 10 Seales de entrada y de salida frecuencia de 200Hz

con

Finalmente la ilustracin 10, nos muestra una ganancia de 62 veces, donde la salida obtenida tiene un voltaje pico a pico de 380 mV.

Ilustracin 10 Seales de entrada y de salida con frecuencia de 1kHz

Ilustracin 11 frecuencia de corte amplificador JFET

La frecuencia de corte obtenida para el circuito amplificador fue de 200 Hz con un voltaje pico a pico de 380 mV MARCO PRCTICO Para la parte experimental se realiz el montaje de la ilustracin, con los valores que se encuentran registrados en la Tabla 2.
Tabla 2 Componentes reales circuito amplificador

COMPONENTES RL1 RS1 RS2 RD1 RD2

VALOR REAL 5.03K 761 68.6 3.3K 4.9K

C1 0.222 C2 0 C3 10.4 RG1 100.3K RG2 100.6 K CS1 23 CS2 109 RSIG 10.13K El circuito fue alimentado con 12V y a la entrada de este se aplic una seal en dos diferentes frecuencias 100 Hz, 200 Hz, 500 Hz y 1KHz, 4KHz, 10 KHz con una amplitud de 124mV (amplitud mxima del generador de ondas). En la ilustracin 13 se observa la seal de entrada con una amplitud de 204mV y salida de 3,24V obteniendo una ganancia de 15 veces a una frecuencia de 100KHz

Ilustracin 13 Seal de entrada y de salida frecuencia 100Hz

Tambin se midi con 500Hz obteniendo la seal de salida con amplitud de 7.08V con una entrada de 200mV obteniendo una ganancia de 35.4 veces

Ilustracin 14 Seal de entrada y de salida frecuencia 400Hz

Para una frecuencia de1KHz Y 10KhZ obteniendo la seal de salida con amplitud de 7.64V con una entrada de 200mV obteniendo una ganancia de 37.5 veces

Ilustracin 15 Seal de entrada y de salida frecuencia 1KHz Y 10KHz

La frecuencia de corte encortada fue de 200Hz con una voltaje pico a pico de 5,52V. Ilustracin 16.

Ilustracin 16 Seal de entrada y de salida frecuencia 200Hz

CALCULO DE ERROR Error relativo entre clculos tericos y experimentales

Error relativo entre clculos simulados

Anlisis: Los resultados muestran que el valor de la ganancia depende de la frecuencia de la seal de entrada. La amplitud de la seal debe ser muy pequea para que esta pueda ser amplificada de forma correcta, por ese motivo es muy necesario el uso de la resistencia Rsig la cual hace una cada de tencin y la seal que entra a ser amplificada no es la que procede del generador sino la seal que ha sido cambiada con el divisor de voltaje. En las pruebas se retir esa resistencia y se present una seal de salida muy distorsionada con las crestas de la seal cortadas y la ganancia no pasaba de 30veces. En los clculos para el circuito BJT la seal amplificada deba tener una ganancia de 150 veces, pero esa ganancia solo se logra si se entra una seal con una frecuencia mayor a 100 Hz, como las condiciones del circuito era que la frecuencia de corte mayor en una de las dos etapas fuera de 100 Hz, era de esperar que ninguna seal menor a esa frecuencia tuviera una respuesta considerable en ganancia. En el caso del amplificador JFET la ganancia aumento significativamente con una frecuencia mayor a los 200Hz, ya que al hacer la prueba con una frecuencia de 100Hz se obtuvo una ganancia de 15 veces menos de la mitad de lo esperado. En la parte experimental y de simulacin del BJT, se present una seal con 100 Hz y otra con una frecuencia de 99.99 Hz, la ganancia del primero fue 55veces y la segunda seal tubo un decremento en la ganancia que no era consistente entre una seal que tena una frecuencia similar a la frecuencia de corte del amplificador.

Respecto al error en la ganancia en la parte experimental es debido a las aproximaciones que se tuvieron al momento de poner las resistencias y los capacitores, los errores causados tambin puede ser porque los HFE de los transistores en la parte terico fueron estrictamente 200 y medidos eran de 268 y ese valor afecta en los valores de las resistencias. La ganancia obtenida con el JFET fue muy similar en la simulacin y experimental obteniendo un error aproximadamente del 6%. CIRCUITO JFET Conclusiones A mayor frecuencia la ganancia del amplificador aumenta. Con amplitudes superiores a 100 mV no amplifica con la ganancia calculada.

Es imprescindible conocer las caractersticas propias del JFET independientemente de


su datasheet ya que las propiedades del integrado estn en funcin de su construccin

Referencia http://es.wikipedia.org/wiki/Amplificador_electr%C3%B3nico#Clase_A http://www.facebook.com/l.php?u=http%3A%2F%2Fwww.virtual.unal.edu.co%2Fcursos% 2Fingenieria%2F2001771%2Fhtml%2Fcap04%2F04_06_01.html&h=9AQHqFh0T http://search.datasheetcatalog.net/key/P-CHANNEL+MOSFET

También podría gustarte