Apuntes MEI 4-Placa Base Ver6-3 PW

MANTENIMIENTO DE EQUIPOS INFORMTICOS
Ignacio Moreno Velasco UNIVERSIDAD DE BURGOS Versin 6.3 Abril 2007
4.- PLACA BASE
Ignacio Moreno Velasco
Apuntes Mantenimiento de Equipos Informticos
Tabla de contenido
4.1.4.2.4.2.1.INTRODUCCIN CHIPSET Buses:
Velocidad de transferencia - Ancho de banda Interfaz de bus
5 7 7
7 8
4.2.1.1.4.2.1.2.-
4.2.2.4.2.3.-
Puente Norte
Bus del sistema
9
9
4.2.2.1.-
Puente Sur
Bus de enlace
10
10
4.2.3.1.-
Ejemplo: Intel Direct Media Interface (DMI) ................................................................................................ 10 Ejemplo: Bus Hypertransport........................................................................................................................ 11 4.2.4.Evolucin del chipset 17
4.2.4.1.Pentium II-III, K6-Athlon 17
Bus frontal (FSB) host bus......................................................................................................................... 17 Bus de enlace................................................................................................................................................ 17

4.2.4.2.Pentium 4-Athlon XP 19
Ejemplo: Chipset VIA Apollo P4X333............................................................................................................ 19 Ejemplo: Chipset 82875P............................................................................................................................. 20 4.2.5.Ejemplos 22

4.2.5.1.Sistemas de sobremesa 22
Intel 850 ........................................................................................................................................................ 22 VIA PT880 ...................................................................................................................................................... 22 SIS 655 - 964 ................................................................................................................................................ 24 VIA K8T890.................................................................................................................................................... 25
4.2.5.2.Estaciones de trabajo y servidores 26
Intel E7500.................................................................................................................................................... 26 nVIDIA nForce proffesional 2200 y 2050 .................................................................................................... 26 AMD................................................................................................................................................................ 27 Intel E7520.................................................................................................................................................... 28 4.3.4.3.1.BUSES DE EXPANSIN Comunicacin con los dispositivos de E/S
E/S Programada: Interrupciones hardware DMA (Acceso directo a memoria)
29 29
29 29 29
4.3.1.1.4.3.1.2.4.3.1.3.-
Interrupciones Hardware .............................................................................................................................. 29 Ventajas e inconvenientes............................................................................................................................ 29 4.3.2.PCI (Peripheral Component Interconnect) 31

4.3.2.1.Arquitectura 31
Puentes Host-PCI........................................................................................................................................... 31 Puente PCI a ISA (PCI to ISA bridge)............................................................................................................. 31 Puentes PCI-PCI............................................................................................................................................. 32 Ejemplo: chipset Intel 440 BX ...................................................................................................................... 32
4.3.2.2.4.3.2.3.Seales del bus Transferencia de datos 33 34
Tema 4: Placa base
versin 6.3
2/71
Fase de direccionamiento ............................................................................................................................ 34 Fase de transferencia de datos.................................................................................................................... 35 Fin de la transferencia .................................................................................................................................. 35 Control de errores ......................................................................................................................................... 35
4.3.2.4.Control del bus 36
Seal LOCK#.................................................................................................................................................. 36 Ranuras master y slave ................................................................................................................................ 36

4.3.2.5.Configuracin 38
1 BIOS........................................................................................................................................................... 38 2 Sistema operativo..................................................................................................................................... 38

4.3.2.6.4.3.2.7.Interrupciones hardware Extensiones de la revisin 2.1 39 43
Compatibilidad .............................................................................................................................................. 41 Extensin a 64 bits ....................................................................................................................................... 43 Extensin a 66 Mhz....................................................................................................................................... 43 Direccionamiento de 64 bits. ....................................................................................................................... 43
4.3.2.8.PCI-X 43
Revisin 1.0:.................................................................................................................................................. 43 Revisin 2.0................................................................................................................................................... 44

4.3.2.9.PCI Hot-Plug 45
Elementos implicados................................................................................................................................... 45 Versiones ....................................................................................................................................................... 46 Ejemplo: sistema con 2 puentes PCI-X y ranuras Hot-plug......................................................................... 46 4.3.3.PCI Express 47
4.3.3.1.Caractersticas de transmisin 47
Transmisin diferencial................................................................................................................................. 47 Transmisin sncrona.................................................................................................................................... 47 Transmisin bidireccional............................................................................................................................. 48 Conexin mltiple.......................................................................................................................................... 49 Transmisin iscrona.................................................................................................................................... 51 Distancia ........................................................................................................................................................ 51
4.3.3.2.Mantenimiento 51
Consumo energtico ..................................................................................................................................... 51 Ahorro de costes............................................................................................................................................ 51 Compatibilidad con PCI................................................................................................................................. 51 Conexin sustitucin..................................................................................................................................... 52 Integridad de la seal ................................................................................................................................... 52 Errores............................................................................................................................................................ 53
4.3.3.3.Topologa de sistemas PCI-Express 53
Ejemplos de aplicacin: ................................................................................................................................ 54 4.4.4.4.1.4.4.2.4.4.3.OTROS CIRCUITOS INTEGRADOS DE LA PLACA BASE Generador de frecuencias Super I/O
Bus LPC (Low Pin Count)
56 56 59
59
4.4.2.1.-
Monitorizacin y control del hardware

Monitorizacin
61
61
4.4.3.1.-
Ejemplo: Winbond W83781D ....................................................................................................................... 61 Ejemplo: National Semiconductor LM79 ..................................................................................................... 63

4.4.3.2.Control 63
La monitorizacin puede no ser suficiente .............................................................................................. 63 Circuito externo de control: MAX6653......................................................................................................... 64 Circuito interno de control: Pentium 4, Xeon e Itanium.............................................................................. 65 Ejemplo: Placa base Intel D845PEBT2........................................................................................................ 65 Tema 4: Placa base versin 6.3 3/71
4.4.3.3.-
Bus de gestin del sistema (SMBus)
65
Funcionamiento............................................................................................................................................. 65 Seales .......................................................................................................................................................... 65 Otras aplicaciones......................................................................................................................................... 65 4.5.ALIMENTACIN DE LA PLACA BASE 65
Conector AT.................................................................................................................................................... 65 Conector ATX ................................................................................................................................................. 65 4.6.4.6.1.4.6.2.DISEO Baja fiabilidad del PC Distribucin de los componentes
ATX (Revisin 2.2)
65 65 65
65
4.6.2.1.-
Procesador..................................................................................................................................................... 65 Zcalos de memoria...................................................................................................................................... 65 Conectores I/O .............................................................................................................................................. 65 Fuente de alimentacin ................................................................................................................................ 65 Unidades de almacenamiento...................................................................................................................... 65 Chasis ............................................................................................................................................................ 65 Ranuras de expansin .................................................................................................................................. 65
4.6.2.2.4.6.2.3.BTX Disipacin trmica 65 65
Ejemplo: equipo prototipo de Intel ............................................................................................................... 65 Segundo ventilador ....................................................................................................................................... 65 4.6.3.Diseo de la placa de circuito impreso (PCB) 65
4.6.3.1.4.6.3.2.Capas Interferencias Electromagnticas (EMI) 65 65
4.7.4.8.4.8.1.-
INSTALACIN Y CONFIGURACIN SUMARIO Evolucin
65 65 65
Caractersticas generales a evaluar de una placa base ............................................................................. 65
Tema 4: Placa base
versin 6.3
4/71
4.1.- INTRODUCCIN
Es una placa de circuito impreso (PCB: Printed Circuit Board) que soporta y conecta fsicamente los elementos fundamentales de un ordenador: Microprocesador, memoria, chipset, tarjetas de perifricos, conectores, elementos electrnicos (condensadores, bobinas,etc.) etc. En la imagen podemos observar una placa base para Intel Pentium 4:
Tema 4: Placa base
versin 6.3
5/71
La siguiente figura muestra un esquema general a nivel funcional de una placa base actual:
Microprocesador CPU
Cache L1 Cache L2
BUS DEL SISTEMA
Tarjeta grfica
BUS GRFICO
Puente norte
BUS DE MEMORIA
RAM
BUS DE ENLACE Puente sur

BUS EXTERNO Ranura Controlador PCI-Express Controlador PCI Interfaz HD, DVD BUS EXTERNO
Test
Ranura Ranura
S-ATA Disco duro DVD
Interfaz USB
BUS DE EXPANSIN PCI
Loa d
On Line
On Ba ttery
S mart Rep lace B oost Ba ttery Batte ry
USB
Perifricos
Interfaz PCI / LPC
BUS LPC Super I/O PS/2
Teclado Ratn
Tarjeta de red
Puerto serie (RS-232) Modem Puerto paralelo BIOS
Chip de sonido
Tema 4: Placa base
versin 6.3
6/71
4.2.- CHIPSET
El chipset es el conjunto de circuitos integrados ms importante de la placa base. En la actualidad, la mayora de los chipsets se componen de dos circuitos integrados: El Puente norte y el Puente sur. Se encargan de gestionar las transferencias de datos entre los distintos buses, sirviendo de interfaz entre el micro y la memoria, controladores de E/S, buses de expansin, etc. Cada chipset requiere de una versin especfica del BIOS, pues sus rutinas sern las encargadas de su configuracin (R/W en registros de configuracin) y deben acceder al hardware conectado. Determina en gran medida las prestaciones de la placa base, por ejemplo: - Soporte PCI (versin 2.1 2.3 , 32 64 bits) , PCI-Express. Tipo y cantidad de memoria soportada SDRAM, DDR, DDR-2, parity-checking, ECC. Soporte multiprocesador.
4.2.1.-BUSES: Los buses habituales de una placa base son actualmente: Bus externo del micro. Llamado Host Bus Bus frontal del sistema (FSB: Frontal Side Bus). Bus de memoria. Bus del sistema grfico (Antes AGP, ahora PCI Express). Buses de expansin: (Actualmente PCI, PCI Express). Buses externos: USB, ATA y/o Serial ATA. Bus de enlace (puente norte-puente sur) Bus de gestin del sistema SMBus (System Management Bus). Bus LPC (Low Pin Count) de conexin del chip super I/O (Teclado, disquetera, puertos sere, etc) 4.2.1.1.Velocidad de transferencia - Ancho de banda
Cuando se habla de buses, el trmino ancho de banda (BW = BandWidth) se usa equivocadamente para referirse a la cantidad terica de datos que puede transportar el bus por unidad de tiempo. Sin embargo, el ancho de banda es un parmetro que debe expresarse en Hertzios (Hz) y por lo tanto, debe referirse en todo caso a un rango de frecuencias.
Ejemplo Bus grfico AGP (x4 mode): fCLK = 66666 MHz, 32 bits de datos, 4 datos por ciclo de reloj La velocidad de transferencia mxima terica de un bus, se calcula como:
V transf . =
ciclos reloj Transacciones Bytes s ciclo reloj Transaccin
Donde se denomina transaccin a:
V transf .
Transaccio nes ciclos reloj Transaccio nes = s s ciclo ciclos Transaccio nes Bytes MB GB = 66'7 10 6 4 4 1017 1 s ciclo Transaccin s s
La velocidad sostenida siempre ser ms baja que la mxima debido a la latencia que introduce el protocolo de transferencia de datos: fase de direccionamiento, estados de espera, control de errores, etc
Tema 4: Placa base
versin 6.3
7/71
Bus 8-bit ISA 16-bit ISA EISA VLB PCI 64-bit PCI 2.1 AGP AGP (x2 mode) AGP (x4 mode)
Anchura (bits) 8 16 32 32 32 64 32 32 32
Velocidad (MHz) 8,3 8,3 8.3 33 33 66 66 66 66
Datos por ciclo 1 1 1 1 1 1 1 2 4
Vel. Transf. (MBytes/s) 7,9 15,9 31,8 126 126 504 252 504 1007
Nota: 1 MByte = 1.024 Kbytes = 1.048.576 bytes. 1.000.000 bytes
Propuesto 1: comprobar las cifras de la tabla anterior.
4.2.1.2.-
Interfaz de bus
Cuando en un sistema conviven varios buses, se necesitan circuitos integrados que permitan la comunicacin entre ellos. El propio bus PCI necesita una interfaz (controlador PCI) para poder conectarse al micro a travs del Bus del sistema.
Dispositivo 1 BUS EXTERNO Interfaz BUS DE EXPANSIN
Dispositivo n
Ejemplo de Interfaz hardware
Propuesto 2: Poner un ejemplo que siga el diagrama de bloques mostrado en la figura.
Tema 4: Placa base
versin 6.3
8/71
4.2.2.-PUENTE NORTE
Tambin llamado MCH por Intel (MCH: Memory Controller Hub): Comunica a la CPU con el resto del sistema, para lo que contiene: Interfaz con el bus externo del micro (bus del sistema). Controlador de memoria (bus de memoria). Interfaz con el sistema grfico (bus grfico). Interfaz con el puente sur (bus de enlace). 4.2.2.1.Bus del sistema
Si observamos la siguiente tabla, mientras que el bus de datos externo del microprocesador sigue teniendo 64 bits, la frecuencia de reloj de este bus sncrono ha aumentado considerablemente. Adems del aumento bruto de frecuencia, se opta por doblar/cuadruplicar el nmero de transferencias por ciclo de reloj. La conjuncin de ambos parmetros da la cifra aportada por los fabricantes para referirse al bus frontal, la frecuencia efectiva. Evidentemente, no deberan utilizarse los MHz como unidades, pero las razones comerciales se imponen sobre las puramente tcnicas.
Ejemplo: FSB de Intel: fCLK = 200 MHz, 64 bits de datos, quad pumped ( 4 datos por ciclo de reloj) La velocidad de transferencia mxima terica ser:
V transf . = 200 10 6
ciclos Transaccio nes Bytes MB GB 4 8 = 6103 6 s ciclo Transacci n s s

Pentium 66 1 66 64 bits 503,5 PII-PIII 100/133 1 100/133 64 bits 763/1015 PIV 100/133/200/266 2/4 200/266/400/533/800/1067 64 bits
Bus del sistema Frecuencia (MHz) Transac. por ciclo Frecuencia efectiva (MT/s) Bus de datos MB/s mximo
Propuesto 3: En la tabla anterior, hallar la velocidad de transferencia en la casilla marcada con ?.
Tema 4: Placa base
versin 6.3
9/71
4.2.3.- PUENTE SUR Conocido como South bridge, tambin es llamado ICH por Intel (ICH: I/O Controller Hub). Su misin bsicamente se cie a la comunicacin de la CPU con los perifricos a travs de los buses de expansin, puertos, etc. para lo cual contiene: Interfaz con el puente norte (bus de enlace). Interfaz con el bus de expansin: Controlador PCI, (PCI-Express). Dispositivos PCI integrados: controladora USB (Interfaz USB-PCI), Controladora IDE (discos duros y unidades pticas), etc. Dispositivos estndar heredados (controlador DMA, controladores de interrupcin 82C59, RTC y memoria CMOS, ...)
BUS DE ENLACE Puente sur

BUS EXTERNO Ranura Controlador PCI-Express Controlador PCI Interfaz HD, DVD BUS EXTERNO
Test
Ranura Ranura
S-ATA Disco duro DVD
Interfaz USB
Loa d
On On Lin e Ba ttery
Smart Repl ace Boo st Batte ryBattery
USB
Perifricos
Interfaz PCI / LPC
BUS LPC Super I/O PS/2
Teclado Ratn
Tarjeta de red
Chip de sonido BIOS
Puerto serie (RS-232) Modem Puerto paralelo
La tendencia actual es agrupar cada vez ms funciones dentro del chipset. Muchos de los circuitos integrados originales del XT y AT, como el controlador de interrupciones 8259 (PIC: Programmable Interrupt Controller), el controlador DMA (Direct Memory Access: 8237), el reloj de tiempo real RTC (Real Time Clock), etc... se encuentran integrados en el puente sur del chipset. 4.2.3.1.Bus de enlace
Denominamos as al bus que enlaza el puente norte y el sur. Ejemplo: Intel Direct Media Interface (DMI) Direct Media Interface (DMI) es el bus de conexin entre el MCH (puente norte) y el ICH6 (puente sur) de Intel. Permite: El trfico es concurrente mediante dos canales virtuales (VC0 y VC1) con arbitraje fijo (VC1 prioritario). Transferencias iscronas. Algunas caractersticas relevantes son: Conexin punto a punto de 2 GB/s (1 GB/s en cada direccin) Seal de reloj de 100 MHz (compartida con el enlace PCI Express para grficos). Direccionamiento hacia el puente sur de 32 bits (downstream addressing) Tema 4: Placa base versin 6.3 10/71
Ejemplo de puente sur (ICH6RW) de Intel con sus posibles conexiones.
Propuesto 4: En la figura anterior, comprobar si la capacidad del bus de enlace es suficiente para soportar todos los perifricos que pueden conectarse. Tener en cuenta que las velocidades expresadas se refieren al mximo terico de un nico elemento de los 4, 6 8 que pueden conectarse a un bus concreto.
Ejemplo: Bus Hypertransport HyperTransport (formalmente LTD: Lightning Data Transport) es un bus de alta velocidad de transferencia registrado por HyperTransport Technology Consortium para la interconexin de circuitos integrados. Est pensado para la conexin entre chips de alta velocidad como procesador y chipset conexin entre procesadores en sistemas multiprocesador. Es utilizado, por ejemplo, por toda la familia de procesadores AMD.
Punto a punto. (i.e. conecta 2 dispositivos). Dos subenlaces de lineas unidireccionales (= 1 enlace). Los dispositivos pueden disponer de varios enlaces. DDR: Dos datos por cada ciclo de reloj Basado en paquetes.
1 enlace Hypertransport. Command, Addresses, and Data (CAD). CTL = Control.
Tema 4: Placa base
versin 6.3
11/71
Ejemplo de comunicacin mediante el bus Hypertransport CPU-Puente norte
La conexin bsica est compuesta de una lnea de ida y otra de vuelta en modo concurrente (i.e. full duplex).
Chipset K8T800 de VIA Technologies, Inc. La frecuencia que consta en la figura es frecuencia efectiva y debera estar expresada en MT/s, pues en este bus se transfieren 2 datos por ciclo de reloj.
Ventajas: Baja latencia, alta velocidad Diseo simple que permite flexibilidad en el nmero de conexiones. Prestaciones: Velocidad mxima de 6400 MB/s contando ambos sentidos de la comunicacin. Se puede ampliar la anchura del bus aadiendo ms enlaces punto a punto (disponible 2, 4, 8, 16 y 32 bits). Frecuencia de reloj ajustable (400, 600, 800, 1000, 1200 y 1600MHz). Combinando ambos parmetros obtenemos una velocidad entre 100 MB/s y 6400 MB/s: Bus HyperTransport
Frecuencia efectiva, MT/s (2 datos por ciclo de reloj) 400 600 800 1000 1200 1600 Ancho del bus de datos en bits (nmero de patillas) 2 (24) 100MB/s 150MB/s 200MB/s 250MB/s 300MB/s 400MB/s 4 (34) 200MB/s 300MB/s 400MB/s 500MB/s 600MB/s 800MB/s 8 (55) 400MB/s 600MB/s 800MB/s 1000MB/s 1200MB/s 1600MB/s 16 (103) 800MB/s 1200MB/s 1600MB/s 2000MB/s 2400MB/s 3200MB/s 32 (197) 1600MB/s 2400MB/s 3200MB/s 4000MB/s 4800MB/s 6400MB/s
Tema 4: Placa base
versin 6.3
12/71
Ejemplo: Enlace de 16 bits Hypertransport 3.0
Cada 8 bits es necesaria otra seal de reloj
Segn la figura: 26 109 ciclos/s x 2 datos/ciclo x 16 bits/dato = 832 Gb/s = 104 GB/s cada subenlace 208 GB/s cada enlace (upstream + downstream). Topologa HyperTransport: Daisy-Chain
La topologa de un sistema comunicado mediante HT es daisy chain. El primer elemento de la cadena es el Host. Los dispositivos con 2 puertos HT se denominan Tunel. El sistema HT finaliza con un dispositivo de un solo puerto. Los I/O connectors permiten enlazar otras interfaces al bus, como por ejemplo puentes PCI.
Ejemplo de dispositivo tunel (puertos A y B) con 2 conectores PCI-X.

Ejemplo de comunicacin mediante el bus Hypertransport: Dispositivo de Interfaz AMD8131 con dos puentes PCI-X. En terminologa propia, este tipo de dispositivo se denomina tunel.
Tema 4: Placa base
versin 6.3
13/71
Ejemplo de topologa HyperTransport:
HyperTransport I/O fabrics are implemented as one or more daisy chains of HyperTransport devices, with a bridge to the host system at one end. Devices can implement either one or two links. A dual-link device that is not a bridge is called a tunnel. Single-link devices must always sit on the end of the chain, so only one single-link device is possible in a chain. www.hypertransport.org
Ejemplo: Diversos chipsets que utilizan Hypertransport y sus especificaciones

Manufacturer Northbridge NVIDIA nForce3 150 1309 Ball BGA 0.15 m integrated StreamThru NVIDIA nForce3 250 Gb 1309 Ball BGA 0.15 m integrated StreamThru SiS SiS 755 698 Ball BGA 0.22 m SiS 964 MuTIOL 1 GB/s with HyperStreaming 3.0 / AGP 8x yes VIA Technologies K8T800 578 Ball BGA 0.22 m VT8237 539 Ball BGA 8X V-Link 533 MB/s 3.0 / AGP 8x no VIA Technologies K8T800 Pro 578 Ball BGA 0.22 m VT8237 539 Ball BGA 8X V-MAP 533 MB/s
Southbridge Interconnect
AGP Fixed AGP/ PCI clock for overclocking System Speed / Hyper Transport AGP Memory type Memory classification Max. Memory PCI Slots
3.0 / AGP 8x yes
3.0 / AGP 8x yes
3.0 / AGP 8x yes
8 Bit, 600 MHz Up; 16 Bit, 800 MHz Down AGP 8x DDR SDRAM DDR266/333/400 4096 MB 6x 32 Bit PCI 2.3
16 Bit, 800 MHz 16 Bit, 800 MHz Up & Down Up & Down
16 Bit, 800 MHz 16 Bit, 800 MHz & 1 Up & Down GHz Up & Down
AGP 8x DDR SDRAM
AGP 8x DDR SDRAM
AGP 8x DDR SDRAM
AGP 8x DDR SDRAM
DDR266/333/400 DDR266/333/400 4096 MB 6x 32 Bit PCI 2.3 4096 MB 6x 32 Bit PCI 2.3
DDR266/333/400 DDR266/333/400 4096 MB 6x 32 Bit PCI 2.3 2x PCI-X using VIA VPX2 4096 MB 6x 32 Bit PCI 2.3 2x PCI-X using VIA VPX2
Tema 4: Placa base
versin 6.3
14/71
Propuesto 5: Configuracin desde BIOS-setup del bus Hypertransport
Cul sera la velocidad de transferencia mxima y mnima configurable si el bus de datos puede configurarse con un ancho (bus width) de 8 bits?
Propuesto 6: Traducir el siguiente texto. Since the HyperTransport channel's clock speed increase from 800 MHz to 1 GHz is not all that much, don't expect great changes the way of performance. As our benchmarks with the 1 GHz HyperTransport bus reveal, the results are practically the same compared to what the 800 MHz bus offers. Therefore, Socket 939 motherboards won't peform noticeably better. Indeed, as our benchmarks have shown, differences between 600 MHz, 800 MHz and 1000 MHz HyperTransport clock speeds are barely measurable.
However, we expect that the faster HyperTransport configuration will bring considerable advantages in multi-processor systems, in which the HyperTransport design will link dual or quad-Opteron architectures. Nonetheless, the K8T800 Pro is the better choice for overclocking experiments since the AGP and PCI buses, now decoupled from the system, are able to run at either 33 MHz or 66 MHz. In the end, VIA should keep an eye on NVIDIA. Until the new Southbridge VT8251 is launched, NVIDIA's nForce3 250 GB, which offers an integrated gigabit Ethernet controller, as well as an integrated hardware firewall, offers more interesting features.
VIA's K8T800 Pro Bumps up HyperTransport Speed, But Lacks Punch. Toms Hardware guide. May 5, 2004. Patrick Schmid,Bert
Tpelt.
Tema 4: Placa base
versin 6.3
15/71
4.2.4.- EVOLUCIN DEL CHIPSET
4.2.4.1.-
Pentium II-III, K6-Athlon
En la imagen puede verse el puente sur (Intel 82371AB) que no deja de ser el quinto dispositivo del bus PCI primario junto a las 4 ranuras. Se observa tambin el puente PCI-ISA que permite la existencia de ranuras ISA.
Bus frontal (FSB) host bus El puente norte enlaza con el microprocesador (host) mediante un bus de 100 MHz, con bus de datos de 64 bits y 32 bits de direcciones. Bus de enlace En los primeros chipsets para Pentium, el puente norte y el sur estaban enlazados mediante un bus PCI. El puente sur no dejaba de ser otro dispositivo PCI, aunque especial. Este puente sur, contiene un puente PCI-ISA para poder enlazar con las ranuras del bus de expansin ISA donde insertar dispositivos antiguos como modems. El bus de enlace PCI permita implementar sistemas cuyos puente norte y sur fueran de distintos fabricantes. El aumento del trfico de los, cada vez ms rpidos, perifricos (sobre todo HD, CD-ROM, interfaz de red) acab por producir un embudo en la transferencia de datos hacia la CPU.
Tema 4: Placa base
versin 6.3
16/71
Interconexin tpica de los principales componentes de un sistema basado en AMD K6 (izda.) y en el AMD Duron (dcha.).
Tema 4: Placa base
versin 6.3
17/71
4.2.4.2.-
Pentium 4-Athlon XP
Con el fin de evitar el embudo en el bus de enlace, por la creciente demanda de datos de los dispositivos perifricos conectados al puente sur, se emplean buses propietarios como el 8x V-Link de VIA Technologies (133 MHz, 4 datos por ciclo, 8 bits) que puede verse en la figura inferior. Esto impide la posibilidad de utilizar puente norte y sur de distintos fabricantes. Ejemplo: Chipset VIA Apollo P4X333. Diagrama de bloques del chipset VIA Apollo P4X333 para Pentium 4. Entre otras cosas aporta: Soporte para memoria DDR 333 AGP 8X, ATA/133, USB 2.0
Tema 4: Placa base
versin 6.3
18/71
Ejemplo: Chipset 82875P. En la siguiente imagen observamos el diagrama de bloques del chipset Intel 875P con los dispositivos que soporta:
Bus frontal: 800 MT/s (200 MHz x 4 datos/ciclo), 64 bits de datos. Bus de memoria: Doble canal de memoria DDR400. Almacenamiento: Dos canales Serial ATA y dos ATA paralelo. Bus especfico en el MCH para la conexin de una interfaz de red (Communications Streaming Architecture), o CSA. Puede compararse con una conexin exclusiva al estilo de AGP, que permite por ejemplo la conexin de una interfaz Gigabit Ethernet. Intel sugiere que una conexin Gigabit Ethernet full-duplex podra alcanzar 16 Gbit/s en cada direccin. Bus de gestin: SMBus Puente sur. Contiene los siguientes dispositivos heredados: Controlador de interrupciones (compatibilidad 8259). Temporizadores basados en el estndar 82C54 2 controladores DMA en cascada compatibles con en el 8237. Reloj de tiempo real (RTC) y 256 bytes de memoria CMOS RAM alimentada por pila.
Tema 4: Placa base
versin 6.3
19/71
Bus de enlace con el puente sur ICH5: Bus de enlace versin HI 1.5 (Hub Interface 1.5) 8 bits. Frecuencia de reloj 66 MHz. Velocidad de transferencia de 266 MT/s = 266 MB/s en conexin punto a punto. Funciona a 15 V.
Como el fabricante no ofrece ms datos, deducimos que en el bus de enlace se transmiten 4 datos por MB/s aprox.)
ciclo de reloj, de manera que tenemos: 66106 ciclos/s x 8 bits/ciclo x 4 datos/ciclo = 2537 MB/s (266
Tema 4: Placa base
versin 6.3
20/71
4.2.5.- EJEMPLOS
4.2.5.1.Intel 850
Sistemas de sobremesa
Diseado como soporte a los primeros Pentium 4. Microarquitectura NetBurst con 2 canales de RDRAM que proporciona un ancho de banda de 32 GB/s en el bus de memoria. Bus de sistema de 400 MHz.
VIA PT880
Tema 4: Placa base
versin 6.3
21/71
SIS 655 - 964
Interconexin Puente Norte-Sur llamado MuTIOL: 16 Bits @ 533 MHz 1 GB/s
Tema 4: Placa base
versin 6.3
22/71
VIA K8T890
Interconexin Puente Norte-Sur llamado Ultra V-Link: 16 bits x 4 bits/ciclo @ 133 MHz 1066 MB/s
Tema 4: Placa base
versin 6.3
23/71
4.2.5.2.-
Estaciones de trabajo y servidores
Intel E7500
nVIDIA nForce proffesional 2200 y 2050
Tema 4: Placa base
versin 6.3
24/71
AMD
Diagrama de bloques de chipset para doble AMD Opteron
Propuesto 7: En la figura anterior, identificar los buses que entran-salen de las CPUs
Tema 4: Placa base
versin 6.3
25/71
Intel E7520
Diagrama de bloques del chipset Intel E7520 para doble Xeon Nocona
Tema 4: Placa base
versin 6.3
26/71
4.3.- BUSES DE EXPANSIN

Permiten la comunicacin de la CPU y de la memoria con los distintos perifricos del sistema: Video, impresoras, modems, discos duros, etc. 4.3.1.- COMUNICACIN CON LOS DISPOSITIVOS DE E/S Las tres tcnicas bsicas de controlar la transferencia de datos hacia/desde un perifrico son: E/S Programada. Interrupciones. DMA (Acceso directo a memoria). 4.3.1.1.E/S Programada:
En ingls programmed I/O (PIO) esta tcnica se basa en la ejecucin de instrucciones E/S como la IN y OUT del repertorio del 8086. Mediante esta tcnica la CPU enva una orden al dispositivo (lectura, escritura, configuracin, chequeo), y se mantiene ocupada hasta que concluye la operacin. El dispositivo no interrumpe a la CPU para comunicar que ya ha terminado la operacin, sino que es la CPU quien debe ocuparse de comprobarlo peridicamente. Como puede deducirse por lo expuesto, esta tcnica consume mucho tiempo de CPU. 4.3.1.2.Interrupciones hardware
Interrupciones Hardware Cada dispositivo pide servicio a travs de una linea de interrupcin. El 8086 slo dispone de una entrada de peticin de interrupcin (INTR - INTerrupt Request) y una salida de concesin de interrupcin (INTA INTerrupt Acknowledge). Ante la posibilidad de que varios dispositivos activen su interrupcin simultaneamente, las interrupciones no las trata directamente la CPU, sino un controlador (Desde los primeros PCs, el circuito integrado 8259 o compatible).
Tambin existen las llamadas interrupciones software. Se llaman desde un programa para hacer que se ejecute una funcin del BIOS o del DOS que accede al hardware. Estas funciones son contempladas por la CPU como subrutinas, que una vez finalizadas, devuelven el control al programa que las llam.
4.3.1.3.-
DMA (Acceso directo a memoria)
La tcnica DMA (Direct Memory Access) permite transferir datos entre un dispositivo y memoria o de una zona de memoria a otra sin la intervencin del micro (excepto para arbitrar la transferencia). Esto es mas rpido que el mtodo tradicional donde cada dato llega a la CPU que lo graba en memoria. Requiere de un dispositivo que controle la operacin en sustitucin del micro. El bus ISA permite DMA mediante el obsoleto controlador DMA (8237). El bus PCI ya contempla entre sus caractersticas la posibilidad de acceder a memoria, por lo que no necesita de hardware adicional. Ventajas e inconvenientes Es til cuando se deben transferir grandes bloques de datos (P. ej. lectura/escritura en disco). No es til cuando la CPU tiene que procesar uno por uno los datos que se leen/escriben. Tema 4: Placa base versin 6.3 27/71
4.3.2.- PCI (PERIPHERAL COMPONENT INTERCONNECT) Su arquitectura es independiente del procesador, por lo que es necesario que entre ambos haya un controlador de bus. Esto permite su utilizacin en otras plataformas (Alpha, Power PC, etc.). As por ejemplo, una misma tarjeta pueda instalarse en sistemas distintos, cambiando nicamente los controladores de dispositivo (drivers). Hasta la llegada de la versin 2.1 slo funcionaba a 33,3 MHz. Velocidad de transferencia mxima terica: 33,3 MHz x 32 bits 127 MB/s. Bus de direcciones y datos multiplexados en las lineas AD[31-0]. Esto permite al conector mantener unas medidas reducidas a costa de aumentar la latencia. Ampliacin del bus 4.3.2.1.Arquitectura
Los dispositivos de conexin al bus reciben el nombre de puentes (bridge) Puentes Host-PCI El elemento principal de un sistema basado en PCI es el llamado puente Host-PCI que interconecta procesador con el bus PCI.
Puente PCI a ISA (PCI to ISA bridge) Es un circuito integrado que permite colgar un bus ISA de un bus PCI consiguiendo que convivan ambos buses en una misma placa base. En las placas base este elemento se encuentra dentro del chipset, como por ejemplo, el puente sur Intel PIIX4 de la siguiente figura:
Tema 4: Placa base
versin 6.3
28/71
Puentes PCI-PCI Permite incrementar la capacidad del bus a un mayor nmero de dispositivos. La arquitectura Bridged Bus utiliza un puente de bus PCI a PCI para ampliar la capacidad de dispositivos. Estos puentes suelen ser ASICs (Circuitos integrados de propsito especfico) que aislan elctricamente dos buses PCI, permitiendo que las transferencias pasen de un bus a otro.
Ejemplo: chipset Intel 440 BX Observar: Puente Host-PCI entre la CPU-Memoria y el bus PCI #0 del que cuelgan 4 ranuras y el 82371EB. Circuito integrado 82371EB que contiene un puente PCI-PCI del que cuelgan: Controladoras IDE, USB y SMB. Un puente PCI-ISA.
Tema 4: Placa base
versin 6.3
29/71
Arquitectura de un sistema Macintosh basado en PCI.
4.3.2.2.-
Seales del bus
A continuacin se enumeran las seales que componen el bus PCI en sus primeras versiones. AD[0-31]: (AdressData). Estas 32 seales corresponden tanto al bus de direcciones como al bus de datos, ya que se encuentran multiplexados. Esto permite una ahorro de 32 lneas, patillas, contactos o cables segn el caso a costa de aumentar la latencia. C/BE[0-3]#: En estas 4 seales se encuentran multiplexados en el tiempo las rdenes de bus (Command) y las habilitaciones de byte (Byte Enable). Las rdenes de bus definen el tipo de transferencia que se quiere realizar. Las habilitaciones de byte sirven para determinar la validez de cada uno de los cuatro bytes que se intercambian en cada operacin de transferencia. Por ejemplo, cuando estas lneas funcionan como habilitacin de byte, un valor 0001 indica que solo el ltimo byte es vlido, por lo que deben ingnorarse los tres primeros. Se permiten as transferencias de datos de tamaos distintos a 32 bits. PAR: CLK: RST#: FRAME#: IRDY#: Esta seal implementa el sistema de paridad empleado para la deteccin de errores en la transmisin. Se emplea paridad par sobre el conjunto de los 36 bits de las seales anteriores. Proporciona la seal de reloj que sincroniza todas las operaciones. Como se ha mencionado, se puede tratar de un reloj de 33 o 66 MHz. Se emplea para inicializar los dispositivos PCI colocando en sus registros de configuracin los valores originales. Se trata de una seal activa a nivel bajo. Tambin activa a nivel bajo, indica el inicio de una operacin de transferencia. Lgicamente es el maestro quien se encarga de activarla. (Initiator ReaDY). Con ella el maestro indica que est listo para completar una transferencia de datos: Si se trata de una transferencia para escritura, indicar que los datos son vlidos. Si la transferenica es de lectura, establece que el maestro est listo para recibirlos. TRDY#: STOP#: (TaRget ReaDY) Tiene el mismo funcionamiento que la anterior, pero en este caso referida al esclavo. Es empleada por el esclavo para pedir al maestro que concluya la operacin de transferencia en curso.
Tema 4: Placa base
versin 6.3
30/71
LOCK#: IDSEL: DEVSEL#: REQ#: GNT#: PERR#: SERR#: INTA #:
Mediante esta seal un maestro solicita un acceso exclusivo para realizar mltiples operaciones de transferencia sobre un mismo esclavo. (Initialization Device Select). Permite realizar operaciones de lectura o escritura de la configuracin de los dispositivos PCI. Existe una de estas seales en cada ranura. (Device Select). Es activada por un esclavo cuando reconoce su direccin en el bus. (REQuest). Es activada por un maestro para solicitar la utilizacin del bus. Existe una de estas seales para cada maestro. (GraNT). Indica que el maestro que ha solicitado el uso del bus ha sido autorizado a utilizarlo. Obviamente tambin existe una de estas seales por cada maestro. (Parity ERRor). Se emplea para indicar que se ha detectado un error de paridad durante una transferencia. (System ERRor). Se emplea para sealar un error grave de sistema. Seal de peticin de interrupcin empleada por un dispositivo PCI para reclamar la atencin de su correspondiente controlador software (driver).
INTB#, INTC#, INTD#: Seales de interrupcin empleadas por los dispositivos PCI multifuncin. Por ejemplo una tarjeta de modem que incluya un chip de sonido utilizara INTA# y INTB#. 4.3.2.3.Transferencia de datos
En terminologa PCI las transferencias de datos se realizan entre un iniciador (initiator) que asume el control del bus (bus master) y un destinatario (target) que funcionar como esclavo (bus slave). Una transferencia de datos est compuesta por una primera fase de direccionamiento y por una o varias fases posteriores de lectura/escritura de datos. Estas fases se explican a continuacin: Fase de direccionamiento Las 4 lneas denominadas C/BE[3:0]# (Command/Byte Enable) se encuentran multiplexadas, de manera que durante esta fase se utilizan para codificar rdenes. La fase de direccionamiento comienza con la activacin de la seal FRAME#. Durante esta fase El iniciador activa las seales C/BE[3:0]# que codifican el tipo de transferencia que va a tener lugar (Lectura de memoria, escritura en memoria, lectura de dispositivo E/S, escritura en dispositivo E/S, etc...). Las direcciones aparecen en el bus multiplexado, lineas AD[31-0]
El sufijo # en el nombre de una seal indica que es activa a nivel bajo.
Tema 4: Placa base
versin 6.3
31/71
C/BE[3:0]# 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111
Orden Interrupt Acknowledge Special Cycle I/O Read I/O Write Reserved Reserved Memory Read Memory Write Reserved Reserved Configuration Read Configuration Write Memory Read Multiple Dual Address Cycle Memory Read Line Memory Write and Invalidate
Fase de transferencia de datos Durante esta fase las seales multiplexadas C/BE[3:0]# se utilizan como Byte Enable, es decir, indican cual de los 4 bytes de datos es vlido y cual no. Esto permite transferencias de datos de longitud variable: Los datos aparecen en el bus multiplexado, lineas AD[31-0]. Tanto el iniciador como el destinatario pueden insertar estados de espera durante la transferencia desactivando las seales IRDY# (Initiator ReaDY) y TRDY# (Target ReaDY). Fin de la transferencia El iniciador puede terminar la transferencia desactivando la seal FRAME# durante la ltima fase de datos. El destinatario puede finalizar la transferencia activando la seal STOP#. Control de errores El bus dispone de la seal PAR que compone la paridad par sobre las seales AD[31:0] y BE[3:0]#. Esta seal tiene la misma temporizacin que AD[31:0] pero retrasada un ciclo de reloj para permitir el clculo de paridad.
Tema 4: Placa base
versin 6.3
32/71
4.3.2.4.-
Control del bus
A diferencia del bus ISA que proporciona un controlador especfico para el acceso directo a memoria de los perifricos (Controlador DMA 8237), PCI no proporciona un circuito especial para ese propsito. En cambio contempla un mecanismo de transferencia llamado Bus mastering. El iniciador activa la seal REQ# (REQuest=peticin) para indicar al controlador PCI que desea tomar el control del bus. El controlador PCI confirma la propiedad del bus activando la seal GNT# (GraNT=cesin) convirtiendo al iniciador en lo que se conoce como Bus master. Seal LOCK# El iniciador puede activar la seal LOCK# pidiendo acceso exclusivo al bus para realizar mltiples transacciones con el destinatario. Impide que otros iniciadores modifiquen las direcciones bloqueadas (mnimo de 16 bytes bloqueables).
Transferencia a memoria de una tarjeta de adquisicin de datos sin Bus mastering (arriba) y con Bus mastering (abajo).
Durante el bloqueo pueden realizarse otras transacciones no exclusivas a direcciones no bloqueadas.

Configuracin del tiempo que puede bloquearse el bus en el BIOS Setup de una placa base
Ranuras master y slave Cada slot PCI tiene sus propias lineas REQ# y GNT# que van unidas al controlador PCI. Por ejemplo el Host Bridge incluido en el puente norte de los chipsets de Intel dispone de 4 patillas para REQ# y otras 4 para GNT#. Es por esto que, en principio, slo puede haber 4 ranuras PCI con capacidad Bus master en las placas madre basadas en esos chipsets.
Tema 4: Placa base
versin 6.3
33/71
En la imagen, una tarjeta de red PCI tiene la conexin 18 (REQ#) sin utilizar. Por tanto esta tarjeta no puede utilizar Bus Mastering en las transferencias de datos. El manual de la misma indica "Data Transfer: 32 bit I/O", que lo confirma. Este hecho penaliza sus prestaciones y aumenta el uso de CPU respecto de tarjetas con capacidad Bus Mastering. En la otra cara observaramos lo mismo referido al contacto n 17 que corresponde a la seal GNT#.
Algunas placas base con las primeras versiones del estndar PCI aaden un quinto slot llamado "Slave" . ste no puede alojar tarjetas bus master, al no disponer de las seales REQ# y GNT# y debe realizar las tareas de transferencia mediante interrupciones (modo PIO), lo que involucra al procesador.
Sin embargo el ms moderno puente sur Intel ICH7 especifica sobre la interfaz PCI que incluye: - Supports PCI Rev 2.3 Specification at 33 MHz - New: Six available PCI REQ/GNT pairs
Tema 4: Placa base
versin 6.3
34/71
4.3.2.5.-
Configuracin
Cada dispositivo PCI incluye un conjunto de registros de configuracin que permiten identificar su tipo (SCSI, vdeo, Ethernet, etc...), y fabricante. Adems, otros registros de configuracin permiten la asignacin de direcciones E/S, direcciones de memoria e interrupciones que se usarn para la comunicacin con el sistema. 1 BIOS Durante el arranque, las rutinas PCI/PnP del BIOS asignan los recursos a los dispositivos y guardan esta informacin dentro de la CMOS-RAM (ocupando memoria superior: E000-EDFF) en una parte que se denomina ESCD (Extended System Configuration Data). Esto permite que la informacin permanezca hasta el prximo arranque. (Salvo que se active la opcin Clear ESCD desde el BIOS-Setup). 2 Sistema operativo Despus de que las rutinas PCI del BIOS han inicializado los dispositivos, el control pasa al sistema operativo. Aqu es donde el sistema operativo comienza a cargar los drivers. El driver llama a las rutinas BIOS PCI para obtener informacin sobre los recursos que "su" hardware utiliza. Para ello usa la identificacin del dispositivo (ID) y el n de fabricante (p. ej. 8086 = Intel). Durante la carga de drivers, el bus PCI permanece bajo el control del sistema operativo, pero una vez finalizada el control vuelve al BIOS.
Asignacin de dispositivos PCI incluidos en el puente sur de Intel 82801 ICH3.
Para acceder a las rutinas PCI presentes en el BIOS, se utiliza la interrupcin software INT 1AH y el valor 1BH en la parte alta del acumulador. El nmero de funcin se pasa a travs de la parte baja del acumulador. Windows 9x Puede acceder directamente a los registros de configuracin de los dispositivos y adems puede acceder al ESCD. Esto le permite modificar las asignaciones de recursos de cada dispositivo. Windows NT Nunca usa el ESCD. Utiliza llamadas directas a los registros de configuracin de los dispositivos.
Tema 4: Placa base
versin 6.3
35/71
Observar como puede elegirse si el proceso ser automtico o manual y adems puede borrarse el ESCD desde el BIOS Setup ante un eventual conflicto surgido por la instalacin de una nueva tarjeta.
Ejemplo de configuracin desde el BIOS setup.
4.3.2.6.-
Interrupciones hardware
Cada ranura PCI cuenta con 4 lineas ( INTA#, INTB#, INTC#, INTD#) para solicitar interrupcin al controlador PCI. Las tarjetas insertadas pueden utilizar una linea para cada funcin que implementen. Una tarjeta que nicamente implementa una funcin (P. Ej. tarjeta de red) utilizar solamente la linea INTA#. Sin embargo, una tarjeta PCI que incorpore interfaz de red y modem utilizara INTA#, INTB#.
P. ej. La tarjeta de red Kingston KNE30BT especifica: I/O Base Address: 0000h-FFFFh (set by BIOS PCI). Interrupt (IRQ) Levels: INTA (set by BIOS PCI).
El controlador PCI cuenta con varias lneas (PIRQA#, PIRQB#, PIRQC#, PIRQD#, etc.) que se conectan a las de las ranuras y dispositivos PCI integrados: INTA#, INTB#, INTC#, INTD#.
Tema 4: Placa base
versin 6.3
36/71
Compatibilidad De la compatibilidad con las interrupciones estndar (IRQs) se encarga el enrutador de interrupciones que forma parte del controlador PCI que enruta las INTn# hacia las IRQs: Los dispositivos pueden utilizar las lineas INTx# de las ranuras PCI que son redirigidas a las IRQs por el enrutador segn una tabla que reside en la BIOS PCI. Los dispositivos PCI pueden entonces usar su linea INTx# para generar la IRQ y mantener as la compatibilidad con el software antiguo.
Hasta hace poco era muy comn el llamado puente PCI-ISA (PCI to ISA bridge) que formaba parte del puente sur desde la aparicin del bus PCI (P. Ej. Incorporado en el PIIX4 de los chipsets 430TX, 440LX y 440BX). Como su nombre indica tiene como propsito mapear los viejos dispositivos ISA en el bus PCI, permitiendo su coexistencia.
Supongamos que tenemos una aplicacin MS-DOS diseada para una tarjeta de sonido ISA antigua.
Deseamos que dicha aplicacin funcione sobre una tarjeta PCI. Ese viejo software usar un driver MS-DOS que accede al hardware mediante una IRQ y puertos E/S. Cuando la tarjeta PCI requiera servicio activar su linea INTx#. Mediante la tabla de la BIOS PCI se enrutar dicha peticin generando la IRQ que el driver driver MS-DOS. espera. Esto har que la CPU busque el vector de interrupcin correspondiente a esa IRQ y se ejecute el
La BIOS puede asignar ms de una IRQ al mismo dispositivo. Adems dos dispositivos pueden compartir la misma IRQ. Este aparente conflicto lo resuelve el sistema operativo, que cuando activa una interrupcin, llama de forma encadenada a cada gestor de interrupcin hasta que uno de ellos reclama dicha interrupcin.
En la imagen podemos observar como en un sistema la interrupcin 9 es compartida por todos los dispositivos PCI adems de un dispositivo ISA.
Tema 4: Placa base
versin 6.3
37/71
4.3.2.7.-
Extensiones de la revisin 2.1
Extensin a 64 bits Utiliza un conector extendido compatible con tarjetas de 32 bits. Dobla el ancho de banda terico, lo que permite soportar mejor tecnologas como Gigabit Ethernet y Fibre Channel. Extensin a 66 Mhz Motivos de carga elctrica y restricciones en la temporizacin impiden soportar ms de dos dispositivos. Para solucionar este problema se suele utilizar la arquitectura peer bus vista anteriormente. Pueden conectarse dispositivos de 33 MHz en un bus de 66 MHz. Hay que tener en cuenta que el bus trabajar tan rpido como el ms lento de los dispositivos conectados. Este bus resulta ideal para interconexiones de sistemas que formen un cluster donde es crtica la baja latencia de las seales de control y datos entre los servidores del cluster. Frequencia Bus 33 MHz 66 MHz Velocidad transferencia 32-Bit 127 MB/seg 254 MB/seg 64-Bit 254 MB/seg 508 MB/seg
Direccionamiento de 64 bits. La especificacin 2.1 de PCI define la capacidad de direccionar mas de 4 GB (32 bits 232 = 4 GB) de memoria del sistema mediante el uso de 64 bits de direcciones. Este direccionamiento es posible en dispositivos de 32 bits, pero necesitan que la fase de direccionamiento dure dos ciclos de bus, mientras que los dispositivos de 64 bits lo hacen en uno. 4.3.2.8.PCI-X
Ante la creciente demanda de ancho de banda de servidores y estaciones de trabajo, se desarroll esta mejora del bus PCI. Se destacan a continuacin algunas caractersticas: Mejoras en el protocolo que permiten un uso ms eficiente del bus. Compatibilidad con PCI convencional a nivel de sistema, controlador de dispositivo y ranuras. Si insertamos una tarjeta PCI-X en una ranura PCI, el dispositivo queda limitado a las velocidades de PCI. Todas estas mejoras tienen un coste, pues al aumentar el nmero de patillas-pistas y la frecuencia se elevan las exigencias de diseo PCB. Capacidad de insercin/sustitucin en caliente: Hot-plug Revisin 1.0: PCI-X 66: 64 Bits @ 66 MHz, PCI-X 133: 64 Bits @ 133 MHz,
Tema 4: Placa base
versin 6.3
38/71
Revisin 2.0 PCI-X 266 Utiliza doble transferencia de datos (Double Data Rate), por lo que la frecuencia efectiva es de 266 MHz PCI-X 533 Cudruple transferencia de datos (Quad Data Rate), por lo que la frecuencia efectiva es de 533 MHz.
Ejemplo de arquitectura basada en PCI-X.
Ejemplo de arquitectura basada en PCI-X.
Tema 4: Placa base
versin 6.3
39/71
4.3.2.9.-
PCI Hot-Plug
Obsrvese en la figura la arquitectura de un sistema PCI Hot Plug
Permite la insercin/sustitucin en caliente de tarjetas en el bus PCI, eliminando los tiempos muertos tan importantes en servidores (i.e. disponibilidad). La especificacin PCI hot-plug en su revisin 1.0, define interfaces software y hardware para tarjetas PCI, pero no define como deben ser implementados por los fabricantes. Permite la coexistencia con tarjetas PCI que no soporten Hot-Plug. Cuando falle una tarjeta, se desactivar su ranura PCI, se sustituir dicha tarjeta y se volver a activar. Elementos implicados Placa base: El controlador PCI debe poseer capapacidad Hot-plug para controlar individualmente las seales de cada ranura PCI. Modificaciones para evitar riesgos elctricos en las ranuras PCI activas. Facilidad para el acceso a las ranuras. Tarjetas y driver del dispositivo: Lgicamente las tarjetas y sus drivers deben estar diseados para soportar esta tecnologa. Sistema operativo: Cada sist. op. debe definir capas de interfaz entre el hardware y el ncleo del sistema operativo.
Tema 4: Placa base
versin 6.3
40/71
Por ejemplo, un servidor PC con tecnologa PCI hot-plug puede utilizar dos tarjetas de red, una de ellas de apagar el sistema puede reemplazarse la tarjeta averiada, Eliminndose los tiempos muertos del sistema.
redundante. Al fallar la tarjeta principal, la tarjeta de reserva se activar automticamente. Sin necesidad
Versiones Dependiendo de las distintas implementaciones de esta especificacin pueden incluirse o no las siguientes caractersticas: Hot plug PCI replacement: Sustituir un dispositivo que falla por otro idntico. Hot plug PCI upgrade: Sustituir dispositivos y controladores por nuevas versiones. Hot plug PCI Expansion: Instalar tarjetas adicionales y drivers.
Ejemplo: El servidor Intel Server Platform SR4850HW4 describe entre sus caractersticas 7 ranuras PCI: 1 PCI Express* x8 (hot-plug) 3 PCI Express x4 (hot-plug) 1 PCI-X 133MHz (hot-plug) 2 PCI-X 100MHz (non-hot-plug)
Ejemplo: sistema con 2 puentes PCI-X y ranuras Hot-plug
Preliminary AMD-8131TM HyperTransportTM PCI-X Tunnel Data Sheet
Tema 4: Placa base
versin 6.3
41/71
4.3.3.- PCI EXPRESS Mientras los buses de procesador, memoria y otros elementos del PC aumentan su velocidad continuamente conteniendo los costes, las revisiones del bus PCI (PCI 2.3, PCI-X) aumentan el rendimiento a costa de elevar el nmero de seales y las restricciones en cuanto a la integridad de seal lo que eleva los costes (patillas, pistas, zcalos). Por todo ello se ha ido fraguando una tecnologa sustitutiva basada en la transmisin diferencial en serie. 4.3.3.1.Caractersticas de transmisin
Transmisin diferencial Al igual que otros buses del ordenador que han evolucionado a la transmisin serie (USB, Serial ATA) utiliza la tcnica LVDS (Low Voltage Differential Signaling). Transmisin sncrona La seal de reloj est mezclada con la propia informacin. Para ello, usa una codificacin 8b/10b que transmiste 10 bits por cada 8 de informacin, por lo que genera una sobrecarga del 20 %.
Transmisin bidireccional La conexin (link) elemental est compuesta de 2 canales (lane), uno de ida y otro de vuelta que transmiten simultneamente (dos canales simplex).
Tema 4: Placa base
versin 6.3
42/71
Conexin mltiple PCI Express puede utilizar varias conexiones para la misma comunicacin dando lugar a configuraciones llamadas x1, x2, x4, x8, x12, x16, x32. Las conexiones x16 y x32 permiten conectar dispositivos como tarjetas grficas.
Se pueden establecer mltiples canales virtuales en una conexin multiple. Cada canal puede transmitir hasta 25 Gbit/s.
Ranuras de conexin para los distintos tipos de conexiones PCI-Express
Ejemplo: Velocidad de transferencia de una conexin PCI Express x32 En una direccin se puede tranmistir: 25 Gbit/s x 32 canales = 80 Gbit/s = 10 GByte/s Si contamos la transferencia simultnea en ambas direcciones: 160 Gbit/s = 20 GByte/s
Propuesto 8: Cul ser la velocidad de transferencia de datos teniendo en cuenta la sobrecarga que se produce al aadir la seal de reloj?
Ejemplo: ATI Radeon Xpress 200P North Bridge features 22 PCI Express lanes. Two of them are
assigned for the connection with the South Bridge, four of them are responsible for PCI Express x1 slots. As a result there are 16 lanes left for the graphics interface, which can be used either by a single PCI Express x16 graphics bus or by two PCI Express x8 graphics buses simultaneously.
www.xbitlabs.com
Tema 4: Placa base
versin 6.3
43/71
Para la transmisin, la informacin se divide en bytes que se reparten por los canales disponibles:
Una conexin (link) est compuesta de varios canales (lane). Los bytes se reparten entre las rutas disponibles
PROPUESTO 9: Cunto se tardar en transmitir esos 8 bytes?
Transmisin iscrona Es posible reservar y garantizar un ancho de banda bajo demanda consiguiendo una transmisin en tiempo real. A esto se le conoce como transferencia iscrona, pues se puede garantizar el tiempo que durar una transmisin de datos (i.e. tiempo real). Esto es til, por ejemplo, en la transmisin de vdeo en tiempo real (sin cortes). Distancia La inclusin de la seal de reloj permite mayores distancias respecto a los buses paralelo cuya seal discurre por una lnea separada. En el diseo de este bus se ha marcado como objetivo permitir hasta 50 cm de distancia entre dispositivos con tecnologa de placa de circuito impreso de 4 capas y conectores estndard. Se podra aumentar la distancia usando componentes de mayor calidad. 4.3.3.2.Mantenimiento
Consumo energtico Bajo consumo debido a las bajas tensiones de funcionamiento. (recordar que utiliza LVDS) Implementa funciones de ahorro de energa. Ahorro de costes La transmisin serie ahorra muchas lneas y por tanto patillas en los circuitos integrados, pistas en las placas de circuito impreso, hilos en los cables permitiendo conectores ms pequeos. Compatibilidad con PCI Aunque la incompatibilidad hardware es evidente, se mantiene una compatibilidad con PCI en las capas software:
Tema 4: Placa base
versin 6.3
44/71
Compatibilidad con el mecanismo de configuracin del bus (bus enumeration) y los dispositivos conectados: Evita problemas con las rutinas de configuracin PCI/PnP del BIOS y su espacio de configuracin ESCD. Permite abaratar los costes en la implementacin de los controladores de dispositivo (drivers)
Capas definidas en la arquitectura PCI Express.
Conexin sustitucin Conexin en caliente (hot-plug) Cambio en caliente (hot-swap) Integridad de la seal Al disminuir el n de pistas, facilita tomar medidas contra las interferencias electromagnticas (EMI): La conexin serie tiene menos problemas con la propagacin por la diferencia de longitud de las pistas. La seal diferencial disminuye los problemas con el ruido elctrico.
Como puede observarse en la imagen, las pistas que discurren en paralelo tienen distinta longitud en cuanto cambian de direccin.
Tema 4: Placa base
versin 6.3
45/71
Errores
El nivel de enlace aade la informacin CRC para asegurar la integridad de los datos
4.3.3.3.-
Topologa de sistemas PCI-Express
Basada en conmutacin (switching) que permite establecer canales virtuales de comunicacin.
Ejemplo de topologa de placa base con PCI Express. Observar que en el sitio ocupado anteriormente por el puente sur se halla ahora un switch.
Si observamos en detalle el switch de la figura anterior, podemos ver como la compatibilidad con PCI se consigue gracias a que el sistema ve puentes PCI-PCI, de ah que se les adjetive como virtuales:
Diagrama de bloques de un switch PCI Express.
Tema 4: Placa base
versin 6.3
46/71
Ejemplos de aplicacin:
PLACA BASE: En primer trmino dos ranuras PCI, tras ellas dos PCI-Express x1 y una PCI-Express x16
Chipset: La estructura habitual de puente norte (MCH) y puente sur (ICH) no vara.
Tema 4: Placa base
versin 6.3
47/71
4.4.- OTROS CIRCUITOS INTEGRADOS DE LA PLACA BASE

4.4.1.-GENERADOR DE FRECUENCIAS Los primeros sistemas basados en el 8086 usaban el circuito integrado 8284A para generar las distintas seales de reloj necesarias en el sistema: CPU y perifricos. Debido al aumento y variedad de las frecuencias de reloj, en los sistemas actuales, existe un circuito integrado que se encarga de generar las seales de reloj para los distintos elementos de la placa base: Este circuito integrado incorpora un oscilador basado en un cristal de cuarzo que determina la frecuencia de dicho oscilador. Partiendo de la frecuencia de referencia del oscilador, los divisores y multiplicadores de frecuencia de este circuito integrado generan las seales de reloj de diversas frecuencias para el resto del sistem (ver siguiente figura)
Diagrama de bloques de un circuito integrado generador de frecuencias. Observar el oscilador OSC. Al que se conecta el cristal de cuarzo XTAL. Los bits S0 y S1 (posiblemente mediante jumper) determinan la frecuencia externa de la CPU que queda grabada en una ROM.
Propuesto 10: Si realizaramos overclocking. A quin afectara adems de a la CPU?
Ejemplo: Circuito integrado Winbond W83194R-39. Acepta un cristal de referencia de 14,318 MHz. 2 seales de reloj para CPU. 13 seales de reloj para 3 DIMMs de memoria SDRAM a 100 MHz. 6 seales de reloj sncronas para PCI. Una seal de 48 MHz para USB.
Tema 4: Placa base
versin 6.3
48/71
Estos cristales situados en la placa se distinguen por su encapsulado metlico plateado en el que est inscrita su frecuencia de oscilacin:
En las esquinas superior izquierda e inferior derecha de la imagen pueden observarse sendos cristales de cuarzo con distinto encapsulado.
En la imagen vemos el esquema de conexiones de un sintetizador de reloj CK100 para chipset Intel 440BX, ZX, etc... Se aprecian las entradas para el cristal de referencia de 14'318 MHz, y como salidas las seales de reloj para la CPU , para el bus PCI y para el bus USB.
En la imagen, el puente sur Intel 82801F ICH6 I-O Controller Hub y el generador de frecuencias necesario para sincronizar los elementos que contiene
Tema 4: Placa base
versin 6.3
49/71
4.4.2.-SUPER I/O Este circuito integrado de la placa base aglutina aquellas interfaces hardware (otras veces llamados controladores) que otrora se hallaban en chips independientes de la placa base o en tarjetas conectadas al bus ISA y que ahora se han integrado en l para ahorrar costes. Controladores de: Teclado y ratn. Puertos serie RS-232. Puerto paralelo IEEE 1284. Disquetera. Infrarrojos.
Ejemplo: Winbond W83977ATF Controla 2 disqueteras. 2 UARTs de alta velocidad para ambos puertos serie. Soporte para puerto de infrarrojos. Puerto paralelo compatible IEEE 1284. Controlador de teclado (compatible 8042).
4.4.2.1.-
Bus LPC (Low Pin Count)
Debido a su simplicidad, permite a un sistema prescindir del bus ISA, reduciendo los costes. Pensado para la conexin de dispositivos heredados en placa base, no existen conectores. Transparencia software: no requiere drivers ni configuraciones especiales. Pueden conectarse a esta interfaz los siguientes tipos de dispositivos.: - Circuito Super I/O, Audio, BIOS
Chipset VIA KT400: Observar como la EPROM puede conectarse directamente al puente sur o al bus LPC segn los deseos del fabricante de la placa base.
Tema 4: Placa base
versin 6.3
50/71
Desde el administrador de dispositivos de Windows podemos ver los dispositivos que cuelgan del bus LPC
Tema 4: Placa base
versin 6.3
51/71
4.4.3.-MONITORIZACIN Y CONTROL DEL HARDWARE Tanto la monitorizacin como el control del hardware se enmarcan en el mantenimiento de tipo predictivo, pues permiten predecir un problema antes de que suceda. Para ello se monitorizan parmetros vitales del sistema como la temperatura en puntos crticos. Si adems se realiza un control, el sistema toma decisiones con el fin de evitar el fallo durante el normal funcionamiento del sistema y aumentar as la disponibilidad. Hay diversos circuitos integrados en el mercado que cumplen una o ambas funciones, por lo que es cuestin de cada fabricante de placas base integrar uno u otro. 4.4.3.1.Monitorizacin
Una cadena es tan fuerte como el ms debil de sus eslabones.
La disponibilidad del equipo informtico recae en elementos mecnicos de diseo, habitualmente, poco cuidado como los ventiladores. La monitorizacin de parmetros que puedan delatar fallos inminentes como la temperatura surge como herramienta para el mantenimiento predictivo. La funcin de estos circuitos integrados es la de ofrecer informacin al usuario de parmetros vitales para el buen funcionamiento del sistema: Tensiones proporcionadas por la fuente de alimentacin. Funcionamiento de los ventiladores: r.p.m. Temperatura y tensin de alimentacin del microprocesador. Temperatura ambiente (del sistema) y de otros elementos susceptibles de fallo por calentamiento. Apertura del sistema (para evitar intrusiones). Ejemplo: Winbond W83781D
Tema 4: Placa base
versin 6.3
52/71
Es un circuito integrado para sistemas basados en microprocesador. Puede monitorizar: 3 sensores de T (termistores). 5 tensiones analgicas positivas. 2 tensiones analgicas negativas. 3 salidas de tacmetros de ventiladores. 1 entrada para circuitos de deteccin de apertura de la caja.
Mediante sus entradas VID[0-4] que se conectan a salidas del mismo nombre del Pentium II y posteriores puede averiguar las tensiones de alimentacin que necesita el micro. Accesible desde software estndar como LANDesk Client Manager Integracin en sistemas de gestin empresarial. 4.4.3.1.1.1Interfaces: Puede programarse a travs de dos buses: ISA mediante los puertos 295h y 296h del espacio de direcciones de E/S (instrucciones IN y OUT). Bus serie de gestin del sistema (SMBus) cuya interfaz se encuentra en el puente sur. El usuario puede ajustar los lmites superior e inferior de las magnitudes que se monitorizan (mediante BIOSSetup o alguna utilidad software incluida con la placa base. Cuando se sobrepasan estos lmites: Puede habilitarse un tono acstico. Puede generar interrupciones software (patilla SMI#) y hardware (patilla INT).
Ejemplo: Placa Asus P2B Utiliza las direcciones I/O 290H-297H para comunicarse con el W83781D, de forma que hay que tenerlo en cuenta al instalar tarjetas ISA no PnP para que no utilicen los mismos puertos.
Tema 4: Placa base
versin 6.3
53/71
Ejemplo: National Semiconductor LM79 Interfaz ISA para acceder a los registros internos de estado y control. El acceso a dichos registros se realiza escribiendo el offset del registro en el puerto 05h de E/S seguido de una lectura del puerto 06h. Tambin es accesible mediante el SMBus. Mediante sus entradas VID[0-4] que se conectan a salidas del mismo nombre del Pentium II y posteriores puede averiguar las tensiones de alimentacin que necesita el micro. Dispone de entradas para ventiladores dotados de salidas de tacmetro. Esta salida aporta una seal consistente en un pulso por cada vuelta del ventilador.
El que una placa incorpore uno de estos circuitos integrados no significa que se monitorizen todos los parmetros de los que es capaz: El fabricante de la placa base puede no incluir conectores para todas las E/S del circuito integrado. fuente de alimentacin cuyo ventilador est dotado de tacmetro.
El fabricante del PC puede no utilizar todos los conectores disponibles. Por ejemplo, no incorporar El fabricante puede no incluir un software adecuado para la monitorizacin y control de todos los parmetros disponibles, con lo que debe incorporarse por separado.
4.4.3.2.-
Control
El aumento del ruido acstico provocado por los numerosos ventiladores de los equipos ha llevado a implementar sistemas de control de la velocidad de giro de los mismos, de forma que sta se ajuste a las necesidades trmicas en cada momento. La monitorizacin puede no ser suficiente La monitorizacin de la temperatura del microprocesador permite evitar daos internos ante una situacin de fallo de la ventilacin, sin embargo no soluciona el problema acstico pues, por ejemplo, todos los ventiladores se hallan trabajando a pleno rendimiento independientemente de las necesidades del microprocesador. Adems reiniciar el sistema es una solucin drstica que no es adecuada en todas las situaciones (servidores, estaciones de trabajo).
Tema 4: Placa base
versin 6.3
54/71
CPU Thermal Protection (AOpen MX64 (chipset VIA Apollo Pro 133A) This motherboard implements special thermal protection circuit below the CPU. When temperature is higher than a predefined value, the CPU speed will automatically slow down and there will be warning from BIOS and also Hardware Monitoring Utility software. CPU Thermal Protection is automatically implemented by BIOS and utility software, no extra hardware installation is needed.
Circuito externo de control: MAX6653 En la figura observamos el diagrama de conexin de un circuito integrado de control del hardware, el MAX6653:
Observar la conexin al bus de gestin del sistema SMBus.
TACH IN: Entrada. Permite contar los pulsos que proporciona el tacmetro del ventilador. PWM OUT: Salida que conectada al ventilador permite variar su velocidad de giro. DXP, DXN: Entradas que se conectan al diodo trmico del chip.
En la imagen otro circuito integrado que permite en este caso la monitorizacin y control de hasta 3 ventiladores.
Propuesto 11: Observando la conexin del transistor-interruptor Q1: Es el control que ofrece este circuito independiente para cada uno de los 3 ventiladores?
Tema 4: Placa base
versin 6.3
55/71
Circuito integrado ADT7463 que incluye la posibilidad de monitorizar la temperatura del VRM (rodeado)
Propuesto 12: Identificar los elementos rodeados de la figura anterior. De cuntas fases es el VRM?
Tema 4: Placa base
versin 6.3
56/71
Circuito interno de control: Pentium 4, Xeon e Itanium. Estos microprocesadores incorporan un circuito de control trmico (TCC, Thermal Control Circuit) que puede mantener la temperatura del procesador dentro de las especificaciones prcticamente bajo cualquier circunstancia sin necesidad de software o hardware adicional. Cuando la temperatura llega al lmite establecido durante su fabricacin, el TCC se activa. Una vez activado, el TCC controla la temperatura del procesador modulando (parando y activando) las seales de reloj del nucleo. Adems la entrada en funcionamiento del TCC se indica activando la patilla PROCHOT# (PROcessor HOT) del microprocesador. Cuando la temperatura vuelve a valores normales, el TCC se desactiva, cesando la modulacin de las seales de reloj. Se trata pues de un mecanismo de seguridad que no debera activarse nunca, pues las prestaciones del microprocesador se ven mermadas. El valor de esta temperatura umbral no es accesible, ni por lo tanto configurable, por el usuario, y es ajustada individualmente en cada microprocesador durante el proceso de fabricacin con respecto a la mxima temperatura de su superficie trmica, si esta temperatura no se alcanza el TCC no entrar nunca en funcionamiento, y por lo tanto no se perjudicarn las prestaciones. Con este fin, adems del TCC, todos los micros actuales de Intel incluyen un diodo trmico en el nucleo que sirve de sensor al circuito integrado de monitorizacin/control del hardware.
Diodo
TCC
Ejemplo: Placa base Intel D845PEBT2 Placas como la Intel D845PEBT2 incorporan lo que han llamado Intel Precision Cooling Technology. La placa incluye un circuito integrado de gestin que proporciona monitorizacin y control por hardware de ventiladores para un funcionamiento ms silencioso. La velocidad del ventilador se ajusta en tiempo real en funcin de las temperaturas del sistema, lo que reduce el ruido y el consumo. Para mayor efectividad, el sistema mantiene zonas trmicas separadas para el procesador y el resto del sistema. La configuracin por defecto est programada en el BIOS y puede ser configurada con unas herramientas que proporciona Intel. 4.4.3.3.Bus de gestin del sistema (SMBus)
Es un bus cuya principal funcin es conectar dispositivos de gestin con el sistema. Se usa para controlar y obtener informacin de dispositivos de la placa base. De momento el nico bus de estas caractersticas implementado en sistemas PC es el llamado System Mangement Bus. El SMBus es una implementacin realizada por Intel basada en el bus I2C desarrollado por Philips.
Tema 4: Placa base
versin 6.3
57/71
Es un bus serie donde datos y direcciones comparten las misma linea por la que los dispositivos se intercambian rdenes sincronizados por la seal de reloj. Funcionamiento La especificacin se refiere a tres tipos de dispositivos:

Slave: es un dispositivo que est recibiendo datos o respondiendo a una orden. Master: es un dispositivo que enva rdenes, genera la seal de reloj y finaliza la transferencia. Host: es un dispositivo master especializado que proporciona la interfaz principal con la CPU del sistema.
En varios de los chipsets de Intel la interfaz con el SMBus se encuentra en el puente sur. Este circuito
integrado puede actuar como host lo que permite a la CPU comunicarse con dispositivos slave. Tambin puede funcionar como slave para que dispositivos master externos puedan activar eventos relacionados con la geston de energa. Para ello incorpora tres patillas: SMBALERT#, SMBCLK, SMBDATA.
Es un bus multimaster, o sea, que se pueden conectar varios dispositivos al bus y cada uno de ellos puede actuar como master iniciando una transferencia con dispositivos slave. Si ms de un dispositivo simultneamente intenta obtener el control del bus, posee un procedimiento para decidir cual de los maestros tendr prioridad.
En la imagen, el conector SMBus de la placa base Asus P2B permite la conexin a este bus de dispositivos externos a la placa.
Seales SMBDATA: SMBCLK: linea nica (i.e. bus serie) de datos y direcciones (i.e. bus multiplexado). Seal de reloj proporcionada por el master (i.e. bus sncrono).
SMBALERT#: Linea por la que un dispositivo Slave puede pedir atencin al host ante una situacin de alerta (P.ej. una temperatura excesiva del micro detectada por su dispositivo sensor). Esta linea es opcional, por lo que no todos los dispositivos la poseen. Vcc_SMB: Alimentacin del bus.
Otras aplicaciones Adems de la conexin de circuitos integrados para el control del hardware, este bus sirve para: 4.4.3.3.1.1Deteccin de presencia de mdulos de memoria DIMM (SPD: Serial Presence Detect) Los mdulos DIMM incorporan de serie un circuito integrado EEPROM que almacena un conjunto de parmetros de temporizacin crticos, as como informacin sobre el fabricante del mdulo y de los chips de memoria. Esta deteccin de presencia, incluida en las rutinas del POST, la lleva a cabo la interfaz SMBus que incorpora el puente sur. Los datos obtenidos se graban en la CMOS RAM. Utiliza las seales SMB_CLK, SMB_DATA conectadas a cada mdulo de memoria.
Tema 4: Placa base
versin 6.3
58/71
Bateras inteligentes Tambin utilizan este bus las bateras inteligentes para ordenadores porttiles. ste permite al sistema conocer el estado de carga de la batera.
Informacin sobre la batera ofrecida por el sistema operativo gracias al SMBus.
4.4.3.3.1.3Gestin de dispositivos internos del microprocesador Como se vi en el captulo de micros, Intel comenz a incorporar este bus en el Pentium II Xeon para la gestin de temperatura, n de serie y otros datos incluidos en memorias ROM y EEPROM internas del microprocesador:
Interior del Intel Itanium II. Las lineas del bus son la SMSD (datos y direcciones) y la SMSC (reloj)
La especificacin 2.3 del bus PCI incluye dos nuevas lineas dedicadas al SMBus, que son SMBDATA y SMBCLOCK. De esta forma, se pueden gestionar dispositivos incluidos en tarjetas PCI.
Tema 4: Placa base
versin 6.3
59/71
4.5.- ALIMENTACIN DE LA PLACA BASE

Las placas toman la tensin de la fuente de alimentacin que transforma la tensin alterna de la red en tensiones continuas de distintos valores. Las placas actuales incluyen reguladores de tensin para poder proporcionar la diversidad de tensiones de alimentacin de los distintos componentes (Mdulos de memoria, microprocesador, Chipset,...). Bsicamente existen dos tipos de conexiones de alimentacin a las placas: AT y ATX Conector AT Es el que utilizaban la mayora de placas hasta hace poco. Proporciona tensiones +5V, -5V, +12V y 12V. Conector ATX Las primeras versiones de ATX definan las seales elctricas que deben incorporar las fuentes de alimentacin, as como el conector que debe enchufarse en la placa base: Proporciona 33V adems de las tensiones del conector AT (+5V, -5V, +12V y 12V). Incorpora seales de control para la comunicacin del sistema con la fuente ATX. Conector de 20 pines. Se aade conexin de 3,3 V en previsin de alimentar las futuras tarjetas PCI de 3,3V. (COM = comn o masa del sistema). Adems proporciona una tensin continua de valor ms cercano al empleado por los micros actuales, lo que permite reducir el tamao de los reguladores de tensin de la placa base. El cumplimiento de la versin 2.01 de la especificacin requiere la inclusin de las seales PS-ON, 5VSB y PW-OK. Ms informacin en los apuntes del tema alimentacin Sin embargo, debido al aumento de potencia de las placas base, la versin 2.2 de la especificacin ATX recoge un nuevo conector de 24 pines y un conector suplementario para la CPU (i.e. para el Voltage Regulator Module):
Conexiones ATX 2.2 tpicas de alimentacin de una placa base.
Fuente: Abit Fatal1ty AN8 Users Manual
Tema 4: Placa base
versin 6.3
60/71
4.6.- DISEO
El diseo es un factor muy importante a la hora de valorar la calidad de una placa base: 4.6.1.-BAJA FIABILIDAD DEL PC La plataforma PC nunca ha destacado por su robustez. Entre las principales causas de su tradicional debilidad se encuentran: El dinamismo del mercado donde habitualmente la disponibilidad no ha sido una prioridad. La vida de los productos en el mercado es cada vez ms corta. La diversidad de fabricantes y estndares que intervienen en un equipo aumenta, impidiendo procesos de chequeo ms rigurosos (i.e. procesos de validacin ms cortos). Ese mismo dinamismo y sus consecuencias son trasladables al software, con programas que contienen millones de lneas faltas de chequeo. En la actualidad, los tradicionales sistemas operativos con pobre proteccin de memoria tienden a desaparecer de los equipos con la masificacin de Linux y las versiones Windows con tecnologa NT (i.e. NT, 2000, XP). La mayora de usuarios, incluso en las empresas, administran ellos mismos los sistemas. Los equipos tienden a consumir cada vez ms energa, planteando problemas de disipacin trmica que repercuten en la fiabilidad.
El dato que los fabricantes aportan para caracterizar la fiabilidad de la placa es el tiempo medio entre
fallos (Mean Time Between Failures, MTBF). Esta predicin la realizan partiendo de las tasas de fallo de los componentes a 55C y se realiza segn el procedimiento establecido por los laboratorios Garwood, TRNWT-000332. Este MTBF se usa principalmente para estimar las tasas de reparacin y la necesidades de repuestos. La mayora de placas se encuentran con valores por encima de las 100.000 horas (11,4 aos). Placa base Gateway MP440BX: Placa base Intel D845PESV: Placa base Intel D845PECE: 124.698 horas 111.496 horas
114.149 horas
Tema 4: Placa base
versin 6.3
61/71
4.6.2.-DISTRIBUCIN DE LOS COMPONENTES
La distribucin de los componentes es un indicador del esmero y calidad de fabricacin: Facilidad de mantenimiento. Por ejemplo que la insercin de mdulos de memoria pueda hacerse sin tener que extraer la tarjeta de video o salvar algn otro obstculo. An se dan casos de algn componente (p. ej. un condensador) mal colocado que impide la insercin de tarjetas largas en un zcalo PCI.
MSI MEGA 180 Mini-PC Para instalar el procesador y su disipador/ventilador se debe extraer el disco duro y el lector de CD/DVD
4.6.2.1.-
ATX (Revisin 2.2)
Especificaciones ATX versin 2.2: http://www.formfactors.org/developer/specs/atx2_2.pdf
Las especificaciones ATX incluyen una serie de EXIGENCIAS, RECOMENDACIONES y OPCIONES para la fabricacin de placas base: Dimensiones (Factor de forma) de la placa base. Existen dos tamaos: ATX y mini-ATX Distribucin de los componentes. Alimentacin: valores de tensin, conectores. Como puede comprobarse, involucra a otros componentes del PC, como la fuente de alimentacin y la caja donde se ubican placa y fuente. Los objetivos son reducir costes de fabricacin y mantenimiento. En cuanto a la distribucin de los componentes, en las especificaciones ATX se incluyen las siguientes exigencias/recomendaciones:
Tema 4: Placa base
versin 6.3
62/71
Procesador Alejado de las ranuras de expansin para permitir el uso de tarjetas largas y acceso mas cmodo en posibles actualizaciones. Cerca de la toma de aire de la fuente de alimentacin para aprovechar el flujo de aire. Zcalos de memoria Lejos de los buses de expansin y accesibles para facilitar actualizaciones (i.e. mantenimiento). Conectores I/O Se integra en la placa un panel de doble altura que alberga los conectores I/O ms comunes. Menos cables y mas cortos reducen costes y emisiones EMI (los cables serie y paralelo pueden comportarse como antenas). Ejemplo de conector:
Fuente de alimentacin La toma para el conector ATX12V destinado a alimentar la CPU se recomienda que est lo ms cerca posible del mdulo regulador de tensin (VRM) Un nico ventilador situado en la parte trasera expulsa el aire permitiendo la refrigeracin del micro y de las tarjetas de expansin. Por tanto, es mejor que la fuente tenga la toma de aire lateral respecto al ventilador y no detrs. Su eficacia puede evitar la necesidad de ventiladores adicionales por lo que se reducen los costes de refrigeracin y ruido acstico. Tema 4: Placa base versin 6.3 63/71
Unidades de almacenamiento Conectores (IDE, FLOPPY) cerca de unidades de almacenamiento para acortar cables. Chasis Las dimensiones de la placa tienen la misma anchura que las Full-AT, pero no la misma longitud. Los orificios de montaje coinciden con los de las placas Full-AT pero se han aadido alguno ms, por lo que los chasis no son idnticos. Ranuras de expansin Hasta 7 ranuras (PCI, ISA, CNR) Deben estar equiespaciadas Los componentes de la placa situados en lnea con las ranuras (p.ej. condensadores) deben tener una altura limitada para no impedir la insercin de tarjetas largas.
Propuesto 13: Traducir y comprender.
On the left, the big WTX format and on the right, the ATX format. Compared to standard ATX boards, Xeon workstation boards have considerably more units, including, for example, PCI64/X interfaces, two Southbridges, LAN chips, voltage regulators, CPU socket or an additional SCSI controller. In order to accommodate the higher number of components, larger boards in WTX standard are required. These have a 32.94% larger surface area, measuring 33 x 33.5 cm compared to the ATX boards (30.5 x 24.5 cm). Boards with a WTX form factor do not fit in a conventional home PC case. The manufacturers MSI and Tyan also offer motherboards without the additional components, such as P64H2 Bridge and LAN in an ATX format. At any rate, installing them in a conventional tower would not be a problem.
http://www6.tomshardware.com/motherboard/20040514/e7505-chipsatz-07.html
Tema 4: Placa base
versin 6.3
64/71
4.6.2.2.-
BTX
Anunciado por Intel en su foro para desarrolladores IDF 2003, es la evolucin de ATX en la que se basan la mayora de sus especificaciones. Est destinado a equipos de sobremesa: hogar y oficina. Redefine la ubicacin de componentes en funcin de unas mayores necesidades de refrigeracin y menor ruido acstico: Adems define: Support and Retention Module (SRM): Componente de la placa base que proporciona soporte estructural para los elementos de la placa y el mdulo trmico. Thermal module: Elemento del sistema cuya principal funcin es disipar el calor de los componentes. El aire de entrada debe proceder del exterior. Ver imagen inferior:
La entrada directa de aire exterior permite usar para la CPU un ventilador ms grande y lento, reduciendo el ruido acstico del mismo.
Zonas volumtricas para los distintos elementos. Es decir el espacio mximo que pueden ocupar y las zonas en las que pueden estar.
Define tres tamaos de placa:

Mxima anchura de la placa picoBTX microBTX BTX
203.20 mm 264.16 mm 325.12 mm
Nmero mximo de ranuras de expansin

1 4 7
Tema 4: Placa base
versin 6.3
65/71
Con solo dos ventiladores proporciona suficiente ventilacin, eliminando su necesidad en tarjeta grfica y en la parte posterior del chasis.
Ejemplo: equipo prototipo de Intel Equipo dotado de un procesador de 115 W y tarjeta grfica PCI-Express de 75 W Gracias al mdulo de retencin y al diseo del mdulo trmico se ha incrementado el peso del disipador desde los 450 g tpicos en ATX hasta los 900 g. Acstica. Con el mdulo trmico de referencia usado genera 373 BA en modo reposo (ISO 7779). 4.6.2.3.Disipacin trmica
Contaba alguien en Internet: Hace varios aos me llam un amigo que deda Mi ordenador se ha vuelto loco. Cuando pulso una tecla muestra caracteres extraos, y tengo que escribir un informe urgentemente. Voy a utilizar la mquina de escribir. Y as lo hizo. Pasados unos dias acud a su casa y encontr el problema: Tena unos libros que bloqueaban la salida de aire del ventilador de la fuente de alimentacin.
Distribucin de la potencia disipada por un equipo tpico:
Tema 4: Placa base
versin 6.3
66/71
Veamos a continuacin unos ejemplos de consideraciones trmicas en el diseo de la placa base:
Es conveniente que el aire procedente del micro vaya dirigido hacia los transistores del regulador, como puede verse en la imagen.
En la mayora de las placas, los reguladores de tensin utilizan transistores de potencia que representan una fuente adicional de calor. Es conveniente que el flujo de aire procedente del exterior no lleve ese calor hacia el procesador.
En la siguiente imagen puede verse la circulacin del aire en una caja ATX Mnitorre tpica. La orientacin del ventilador de la fuente de alimentacin y la placa base se han modificado en la especificacin ATX. El ventilador de la fuente introduce aire a travs del chasis pasando por el procesador que se encuentra al lado para recibir aire sin necesidad de un ventilador auxiliar.
Tema 4: Placa base
versin 6.3
67/71
Segundo ventilador En las imgenes podemos observar la ubicacin adecuada de un segundo ventilador. Colocado en la parte trasera de la caja ayuda al ventilador de la fuente a desalojar el aire que entra por el frontal, incrementando el flujo de aire a travs de la placa base. Aumenta la entrada de aire del exterior por la regilla delantera.
P. ej., aadir un 2 ventilador idntico al instalado incrementa el nivel sonoro en un valor tpico de 3 dBA
Tema 4: Placa base
versin 6.3
68/71
4.6.3.-DISEO DE LA PLACA DE CIRCUITO IMPRESO (PCB)
4.6.3.1.-
Capas
La placa base est formada por varias capas de material aislante en las que se encuentran impresas las pistas de cobre que transportan las seales. Estas pistas se conectan atravesando el material aislante de forma que la seal puede pasar de una capa a otra. Alguna de estas capas suele usarse como masa del sistema intercalndose entre dos capas que transportan seal y evitando interferencias entre ambas. Es un parmetro importante, ya que en general un mayor nmero de capas redunda en una mayor estabilidad del sistema. Es tpico fabricarlas de 4 capas, aunque a medida que aumenta la complejidad de las placas se estn usando 6 capas.
Ejemplo: la placa DFI CA64-SC para Pentium III especifica que est fabricada con cuatro capas.
Ejemplo: Just like the best overclocking friendly mainboards designed on NVIDIA nForce4 chipset family, Sapphire PURE Innovation PI-A9RX480 mainboard uses 6-layer PCB. This is one of the reasons why its PCB is so complex. There are a lot of spots for different onboard controllers, and the board is loaded with lot of small package-free radio elements and electronic logics components. However, this didnt prevent the engineers from designing a very convenient mainboard.
http://www.xbitlabs.com
4.6.3.2.-
Interferencias Electromagnticas (EMI)
Por ejemplo, Intel recomienda observar las siguientes reglas en el diseo de placas base para minimizar los efectos de la diafona entre las pistas del bus de alta velocidad GTL+: Maximizar el espacio entre pistas (procurar un mnimo de 0,01 pulgadas). Evitar paralelismo entre seales de planos adyacentes. Como es un bus de muy baja tensin, separar las pistas de otros buses como por ejemplo las pistas de 5V/33V del bus PCI. Separar las pistas de direcciones, datos y control para minimizar interferencias entre grupos.
Recordar que cualquier orificio de ventilacin es una entrada para interferencias electromagnticas. pasar y por tanto mayor la frecuencia de dicha onda interferente.
Cuanto ms pequeos sean, menor ser la longitud de onda que debe tener la seal interferente para
Tema 4: Placa base
versin 6.3
69/71
4.7.- INSTALACIN Y CONFIGURACIN
La configuracin de una placa madre significa la adecuacin de los parmetros de funcionamiento a los componentes instalados. Estos parmetros se determinan en el arranque y la mayora se guardan en la CMOS RAM para quedar a disposicin del sistema operativo o cualquier otro software que los necesite para funcionar. P. Ej. Adecuar la velocidad del bus del sistema al micro instalado. Aunque cada vez menos, la configuracin de las placas se realiza mediante unos conectores llamados jumpers que abren o cierran una conexin. Cada vez mas parmetros se configuran mediante el programa setup que reside en el BIOS-ROM. Actualmente, algunas placas como las QDI utilizan una tecnologa que evita totalmente el uso de jumpers. Incluso, la propia BIOS se encarga de detectar los parmetros del micro instalado.
Tema 4: Placa base
versin 6.3
70/71
4.8.- SUMARIO
4.8.1.-EVOLUCIN En la siguiente tabla podemos ver resumidas las configuraciones tpicas de las placas base en cada generacin:
PRESENTE
FUTURO INMEDIATO
286 Chipset RAM Cache L2 Buses exp. HD Grficos Alimentacin Mltiples CIs Zcalo NO XT WD XT XT
386 Mltiples CIs SIP NO ISA 8-16 IDE ISA-16 AT
486 Varios CIs SIMM 30 contac. EXT. ISA 8-16 VLB IDE VLB AT
PENTIUM Puente norte/Sur DIMM 72 EXT. PCI EIDE PCI AT
PII Y PIII Puente norte/Sur DIMM 168 INT. PCI ATA-33 AGP 1x ATX Disipador
MCH/ICH DIMM 184 INT. PCI y PCI Express SERIAL ATA PCI Express ATX, BTX Disipador + Ventilador + Monitorizacin + Control
Gestin trmica
Disipador NO NO Disipador + ventilador
+ Ventilador + Monitorizacin
Caractersticas generales a evaluar de una placa base Calidad de acabados y diseo. Manual. Compatibilidad y cumplimiento de los estndares de la industria informtica. Estabilidad. Relacin precio/prestaciones. Soporte tcnico: drivers, garanta, localizacin de la empresa (delegacin en Espaa).
Tema 4: Placa base
versin 6.3
71/71

Apuntes MEI 4-Placa Base Ver6-3 PW

Cargado por

Información del documento

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Apuntes MEI 4-Placa Base Ver6-3 PW

Cargado por

Copyright:

Formatos disponibles

MANTENIMIENTO DE EQUIPOS INFORMTICOS

Ignacio Moreno Velasco UNIVERSIDAD DE BURGOS Versin 6.3 Abril 2007

4.- PLACA BASE

Ignacio Moreno Velasco

Apuntes Mantenimiento de Equipos Informticos

Tema 4: Placa base

Ignacio Moreno Velasco

Apuntes Mantenimiento de Equipos Informticos

Monitorizacin y control del hardware

Ejemplo: Winbond W83781D ....................................................................................................................... 61 Ejemplo: National Semiconductor LM79 ..................................................................................................... 63

Ignacio Moreno Velasco

Apuntes Mantenimiento de Equipos Informticos

Bus de gestin del sistema (SMBus)

INSTALACIN Y CONFIGURACIN SUMARIO Evolucin

Caractersticas generales a evaluar de una placa base ............................................................................. 65

Tema 4: Placa base

Ignacio Moreno Velasco

Apuntes Mantenimiento de Equipos Informticos

Tema 4: Placa base

Ignacio Moreno Velasco

Apuntes Mantenimiento de Equipos Informticos

BUS DEL SISTEMA

BUS DE ENLACE Puente sur

S-ATA Disco duro DVD

S mart Rep lace B oost Ba ttery Batte ry

Interfaz PCI / LPC

BUS LPC Super I/O PS/2

Puerto serie (RS-232) Modem Puerto paralelo BIOS

Tema 4: Placa base

Ignacio Moreno Velasco

Apuntes Mantenimiento de Equipos Informticos

ciclos reloj Transacciones Bytes s ciclo reloj Transaccin

Donde se denomina transaccin a:

Tema 4: Placa base

Ignacio Moreno Velasco

Apuntes Mantenimiento de Equipos Informticos

Velocidad (MHz) 8,3 8,3 8.3 33 33 66 66 66 66

Datos por ciclo 1 1 1 1 1 1 1 2 4

Nota: 1 MByte = 1.024 Kbytes = 1.048.576 bytes. 1.000.000 bytes

Propuesto 1: comprobar las cifras de la tabla anterior.

Ejemplo de Interfaz hardware

Propuesto 2: Poner un ejemplo que siga el diagrama de bloques mostrado en la figura.

Tema 4: Placa base

Ignacio Moreno Velasco

Apuntes Mantenimiento de Equipos Informticos

ciclos Transaccio nes Bytes MB GB 4 8 = 6103 6 s ciclo Transacci n s s

Propuesto 3: En la tabla anterior, hallar la velocidad de transferencia en la casilla marcada con ?.

Tema 4: Placa base

Ignacio Moreno Velasco

Apuntes Mantenimiento de Equipos Informticos

BUS DE ENLACE Puente sur

S-ATA Disco duro DVD

Smart Repl ace Boo st Batte ryBattery

Interfaz PCI / LPC

BUS LPC Super I/O PS/2

Puerto serie (RS-232) Modem Puerto paralelo

Ignacio Moreno Velasco

Apuntes Mantenimiento de Equipos Informticos

Ejemplo de puente sur (ICH6RW) de Intel con sus posibles conexiones.

Tema 4: Placa base

Ignacio Moreno Velasco

Apuntes Mantenimiento de Equipos Informticos

Ejemplo de comunicacin mediante el bus Hypertransport CPU-Puente norte

Tema 4: Placa base