Está en la página 1de 43

Familias Lgicas de Circuitos Integrados

Circuitos integrados digitales


La electrnica digital ha sido una de las revoluciones tecnolgicas ms importantes y decisivas de las ltimas dcadas. Su evolucin vertiginosa ha cambiado el ritmo de nuestro tiempo y representa el liderazgo tecnolgico de la vida moderna. En gran parte, todo este desarrollo ha sido posible gracias al milagro de la microelectrnica, tecnologa que le ha permitido al hombre fabricar sobre diminutas pastillas de silicio llamadas chips o circuitos integrados, sistemas completos que contienen miles de componentes electrnicos. La introduccin de los circuitos integrados hizo posible la miniaturizacin de los sistemas digitales, diversific sus aplicaciones y masific la produccin de aparatos con tecnologa digital. Hoy en da los modernos sistemas digitales utilizan circuitos integrados casi exclusivamente en su diseo debido a su reducido tamao, alta fiabilidad, bajo costo y bajo consumo de potencia.

Circuitos integrados digitales

Circuitos integrados digitales


La mayora de los circuitos integrados digitales vienen en presentacin tipo DIP (Dual In-line Package) o de doble hilera, este encapsulado utiliza la tecnologa de insercin. El pin No 1 se identifica mediante una muesca o un punto grabado en la parte superior de la cpsula. La numeracin de lo pines se realiza en sentido inverso al horario .

Circuitos integrados digitales


Otra tcnica de encapsulado de circuitos integrados es la tecnologa de montaje superficial SMT (Surface-Mount Technology). El montaje superficial es un mtodo ms moderno, que permite ahorrar espacio, alternativo al montaje de insercin. Los agujeros taladrados en las tarjetas de circuito impreso son innecesarios en la tecnologa SMT. Las pines de los circuitos integrados SMT se sueldan directamente a las pistas de una cara de la tarjeta, dejando la otra cara libre para aadir circuitos adicionales. Adems, para un circuito con el mismo nmero de pines un encapsulado SMT es mucho ms pequeo que un encapsulado DIP, ya que los pines se sitan ms cercanos entre s. Los tipos ms comunes de encapsulados SMT son: el SOIC (Small-Outline IC) con terminales en forma de alas de gaviota, el PLCC (Plastic Leaded Chip Carrier) con terminales en forma de J, el LCCC (Leadless Ceramic Chip Carrier) los terminales forman parte de la caja, y los flat-pack cuyos terminales se extienden en lnea recta hacia el exterior del encapsulado.

Circuitos integrados digitales

Circuitos integrados digitales

Circuitos integrados digitales

Circuitos integrados digitales

Circuitos integrados digitales

Circuitos integrados digitales

Circuitos integrados digitales

Circuitos integrados digitales

Inmunidad al ruido

Margen de ruido AC Los mrgenes de ruido AC son, por lo general, sustancialmente mayores que sus mrgenes de ruido DC Lgica de suministro de corriente y de consumo de corriente.

Propagacin de Tiempo en compuertas


V
Tiempo de subida (tr): Tiempo que tarda la transicin (la rampa) de la onda cuadrada cuando pasa desde el 10% de la rampa hasta el 90% de la misma.
74LS04

S
tpLH = 9.0 ns

tr
90 % 90 %

tf

E
10 % t1

50 %

50 %

Tiempo de bajada (tf): Tiempo tpHL =que 10tarda ns la transicin (la rampa) de la onda cuadrada cuando pasa desde el 90% de la rampa hasta el 10% de la misma.
10 %

t
t7

t2

t3

t5

t6

tpHL

tpLH

Tplh: Tiempo de respuesta en el cual la onda cuadrada de salida pasa de nivel bajo a nivel alto; este tiempo se toma con respecto al 50% de las rampas de entrada y salida.
90 % Flanco de subida

Flanco de bajada

90 % 50 % 50 %

S
Flanco de bajada, TSN, flanco negativo
t4

10 %

10 %

t8

Flanco de subida, t TSP, flanco positivo

Tphl: Tiempo de respuesta en el cual la onda cuadrada de salida pasa de nivel alto a nivel bajo; este tiempo se toma con respecto al 50% de las rampas de entrada y salida

Familias lgicas
Los circuitos integrados digitales se pueden clasificar en dos grandes grupos (bipolares y MOS) de acuerdo al tipo de transistores utilizados para implementar sus funciones internas de conmutacin

CMOS: Complementary Metal-Oxide-Semiconductor Semiconductor complementario de xido TTL: Transistor-Transistor Logic Lgica transistor transistor

Familias lgicas

CARACTERSTICAS DE LA FAMILIA TTL.

CARACTERSTICAS DE LA FAMILIA TTL.

COMPARACIN DE FAMILIAS

(*) O lo que permita el tiempo de propagacin admisible tiempo de propagacin Tphl = tiempo de paso de nivel alto a bajo. Tplh = tiempo de paso de nivel bajo a alto. frecuencia mxima de funcionamiento : Fmx = 1 / (4 * Tpd) potencia disipada :Es la media de potencia disipada a nivel alto y bajo. Se traduce en la . potencia media que la puerta va a consumir. Margen de ruido: VMH (margen de ruido a nivel alto) = VOH mn - VIH mn VML (margen de ruido a nivel bajo) = VIL mx - VOL mx fan out : mximo nmero de puertas que podemos excitar sin salirnos de los mrgenes . . garantizados por el fabricante

TTL NAND
Se puede comprobar fcilmente que la puerta de la figura ejecuta la funcin NAND .La salida ser alta si una ( o ambas ) entradas es ( o son ) bajas la salida ser baja cuando ambas entradas sean altas .La ampliacin a mas de dos entradas se logra difundiendo mas regiones de emisor

COMPUERTAS
COMPUERTA AND Smbolo y diagrama de pines del 7408 integrado de 4 compuertas AND de 2 entradas en la tecnologa TTL. En CMOS es el 4081 pero tiene una distribucin de pines diferente.

COMPUERTA OR DE 2 ENTRADAS Smbolo y diagrama de pines del 7432 integrado de 4 compuertas OR de 2 entradas en la tecnologa TTL.

Descripcin del inversor TTL


VCC = 5 v RC=1,6k RB =4k Q4 RS=130

D1 Q3 Q1 Q2 RE=1k

VO

VI

Inversor TTL: anlisis para VI = VOL


VCC = 5 v RC=1,6k RB =4k Q4 RS=130

IB1
D1 DBE DBC Q3 en OFF Q2 en OFF

VO=3,6v

VI=0,2v

RE=1k

Inversor TTL: anlisis para VI = VOH


VCC = 5 v VCC = 5 v RC=1,6k RB =4k RS=130 RB =4k

D1 DBE DBC Q3 en SAT Q2 en SAT DBE

RE=1k

IC
I B1

VC3=1v

Q4 en OFF

VO=0,2v

VI=5v

Puerta NAND TTL


VCC = 5 v RC=1,6k RB =4k Q4 RS=130

D1 A B RE=1k Q3 Q2

VO

La salida Totem-pole
No permite la conexin directa de las salidas de dos puertas TTL diferentes. Cuando las dos salidas tienen niveles lgicos distintos, se establecen caminos de corriente (I1 I2) elevada (unos 30mA), que superan ampliamente la IOLMAX(16mA) y que pueden daar los transistores.

Configuracin tipo Ttem

La salida en colector abierto


Permite el cableado lgico directo, eliminando Q4 y D1 (AND cableada). Se requiere una resistencia externa, denominada de Pull-up, para obtener el nivel alto. El valor de Rpull-up es un compromiso entre velocidad, disipacin y fanout. Valor tpico: unos pocos Kohms.
VCC = 5 v VCC = 5 v

RB =4k

RC=1,6k Pullup

Q3 Q1 Q2 RE=1k

VO

VI

La salida triestado
HAB.

VCC = 5 v

RC=1,6k RB =4k
Si HAB=0v VB4=0,7v

RS=130

Q4

Q1 D1 VI Q3 Q2 RE=1k

VO

D HAB

La salida triestado
La salida triestado admite la conexin directa de varias salidas entre s, en configuracin de bus, activando slo una de las puertas e inhabilitando las restantes. Varios dispositivos (A, B, C, D) pueden acceder a un bus bidireccional (S) en un sistema computador. Slo la informacin de un dispositivo debe aparecer en la salida, mediante la correcta seleccin (a, b, c, d)

Familia Lgica CMOS

Familia Lgica CMOS

Familia Lgica CMOS

Familia Lgica CMOS

Familia Lgica CMOS

Familia Lgica CMOS

Compatibilidad entre CMOS y TTL


-Hay una diferencia apreciable entre los niveles lgicos de ambos tipos de dispositivos. -Cuando cargamos una puerta CMOS con una TTL estamos exigiendo mayor corriente y por lo tanto los niveles lgicos de salida disminuyen -Las caractersticas que ofrecen los fabricantes, tanto para IOLmax y IOHmax como para VOLmax y VOHmin dependen del tipo de puerta con que estemos cargando. Ejemplo: Familia HC con VDD=5.0V Carga CMOS IOLmaxC VOLmaxC IOHmaxC VOHminC 0.02 mA 0.1 V -0.02 mA 4.9 V IOLmaxT VOLmaxT IOHmaxT VOHminT Carga TTL 4 mA 0.33 V -4 mA 4.3 V

Compatibilidad entre CMOS y TTL


Salidas 5.0V
HC, HCT 3.98 AC, ACT 3.94

Entradas

Nivel alto
3.15 HC, AC Margen de ruido V ILmax a nivel alto

VOHmin

LS, S , ALS, AS 2.7

Zona no vlida V
OLmax

2.0 LS, S, ALS, AS, HCT, ACT 1.35 HC, AC 0.8 LS, S, ALS, AS, HCT, ACT

VIHmin

LS, S , ALS, AS 0.5 AC, ACT 0.37 HC, HCT 0.33

Nivel bajo

Margen de ruido a nivel bajo

Familias lgicas: Generalidades


Modelo de caja negra: Los parmetros descritos anteriormente van a ser tiles para cualquier familia lgica, no necesitamos saber como est estructurado internamente un dispositivo sino cuales son sus parmetros de funcionamiento. Alimentacin VIHmin VILmax IIHmax IILmax CINtyp VOHmin VOLmax IOLmax IOHmax

. . .
Entradas Salidas Alimentacin

tPLH tPHL
Fanout

Futuro de las Familias Lgicas