Arquitectura del Computador Ejercicios sobre Memoria Principal

1. Cul es el ancho de banda de la memoria de un computador con una latencia de 40ns, que transfiere 1 Byte por cada operacin y que est segmentado para que se puedan solapar hasta 4 operaciones a la vez? Solucin: Dividiendo la latencia de 40ns por el nmero de operaciones (o sea 4) nos da un rendimiento del sistema de memoria de 1 operacin por cada 10ns, luego a 1 byte de datos por cada operacin nos da un ancho de banda de: 1 byte / 10ns x 1ns / 10-9 seg = 108 bytes/s.

2. Si un determinado nivel de la jerarqua de memoria tiene una tasa de aciertos del 75% y las peticiones de memoria tardan 12ns en completarse, si dicha posicin se encuentra en ese nivel y 100ns si no es as. Cul es el tiempo medio de acceso al nivel? Solucin: Teniendo en cuenta que: ( ) ( )

Donde: Tacierto: Es el tiempo necesario para resolver las peticiones que son acertadas por el nivel Pacierto: Es la tasa de aciertos del nivel (expresada como una probabilidad) Tfallo: Es el tiempo medio de acceso de los niveles inferiores al que estamos considerando Pfallo: Es la tasa de fallos del nivel Reemplazando: Tiempo medio de acceso = (12ns x 0.75) + (100ns x 0.25) = 34 ns

3. Un sistema de memoria contiene una cach, una memoria principal y una memoria virtual. La cach tiene un tiempo de acceso de 5ns y su tasa de aciertos es del 80%. El tiempo de acceso de la memoria principal es de 100ns, con una tasa de aciertos del 99,5%. El tiempo de acceso de la memoria virtual es de 10ms, con una tasa de aciertos del 100%. Cul es el tiempo medio de acceso de la jerarqua de memoria? Solucin:

Para resolver estos problemas, comenzamos por el nivel inferior de la jerarqua y vamos de abajo arriba. Como la tasa de aciertos de la memoria virtual es del 100%, podemos calcular el tiempo medio de acceso para las peticiones que llegan a la memoria principal como: (100ns x 0.995) + (10ms x 0.005) = 50099,5 ns Una vez hecho esto, el tiempo medio de acceso para las peticiones que llegan a la cach ser: (5ns x 0.80) + (50099,5ns x 0.20) = 10024 ns

4. Si un sistema de memoria tiene un ancho de banda de 120 000 000 Bytes/s, transfiere 2 Bytes en cada acceso, y tiene un tiempo de precarga de 5ns entre accesos. Cul es la latencia del sistema de memoria?. Solucin: Dado que:

Lo que es: 1 acceso cada 16.7ns Como el tiempo entre accesos es la suma entre la latencia y el tiempo de precarga, la latencia de memoria ser: 16,7 ns 5 ns = 11.7 ns

5. Dada una jerarqua de memoria, compuesta por Cach y Memoria Principal. Cul seria la tasa de aciertos y de fallos en la cach y en la memoria principal si el procesador ejecutara un total de 1 000 000 de referencias a memoria, 945 000 de las cuales estuvieran en la cache y las otras 45 000 necesitaran el acceso a la memoria principal? Solucin: Dado que: Tasa de aciertos es la proporcin entre el nmero de aciertos en un nivel dado de la jerarqua y el nmero total de referencias que llegan a dicho nivel. Tasa de fallos es la proporcin entre el nmero de fallos en el nivel y el nmero total de referencias que llegan al mismo. Tasa de aciertos de la cache ser: 945000 / 1000000 = 94.5 % Tasa de fallos de la cache ser: 55000 / 1000000 = 5.5 % Como llegan a la memoria principal un total de 55000 referencias (todas aquellas que no han podido ser gestionadas por la cache) entonces: Tasa de aciertos ser: 45000 / 55000 = 81.8 % Tasa de fallos ser: 10000/55000 = 18.2 %