ARQUITETURA POWERPC

Bernardo, Jonas Mayer, Roclio Universidade Regional Integrada Curso de Cincia da Computao Campus Santiago Av. Batista Sobrinho, s/n CEP 97700-000 Santiago RS

Resumo A elaborao do artigo foi feita a partir de uma pesquisa bibliogrfica, tendo como objetivo ressaltar alguns dos aspectos mais importantes da arquitetura de processadores PowerPC. Em 1994 a arquitetura PowerPC eram uma inovao que competia com a Intel e a arquitetura CISC usada na poca, mas com o passar do tempo ela foi se tornando obsoleta(foi abandonada pela Motorola,e a IBM dedicou-se a chips especializados) e a Apple (que a usava nos seus computadores Apple Macintosh) a trocou pela arquitetura X86 , mas ela ainda usada em consoles de jogos como o Playstation 3. Palavras-chave: PowerPC; arquitetura; processador; 1. Introduo No podemos falar de PowerPC sem falarmos primeiro sobre a arquitetura RISC. A arquitetura RISC favorece um conjunto simples e pequeno de instrues que levam aproximadamente a mesma quantidade de tempo para serem executadas. Os processadores baseados na computao de conjunto de instrues reduzido no tm micro programao, as instrues so executadas diretamente pelo hardware. Como caracterstica, esta arquitetura, alm de no ter microcdigo, tem o conjunto de instrues reduzido, bem como baixo nvel de complexidade. 2. PowerPC O PowerPC foi desenvolvido por uma aliana entre as empresas IBM, Apple e Motorola e foi apresentado em junho de 1991 [OLI ]. Construdo como um processador de arquitetura RISC, atualmente utilizado no mercado corporativo para a implementao de servidores high-end, assim como computadores domsticos (a linha Apple os utilizava, mais aderiu arquitetura X86 ) e at Vdeo games . 2.1 Conjunto das Instrues (ISA) Os processadores da famlia PowerPC no possuem um conjunto especfico de instrues multimdia. Nesta famlia de processadores as instrues/execues SIMD (Single Instruction Multiple Data) so realizadas por uma unidade de hardware denominada AltiVec. O suporte esta unidade deve existir tanto em hardware quanto em software. No nvel de software este suporte consiste em gerar instrues que o hardware possa utilizar, instrues que podem ser especificadas a partir de extenses para a linguagem C por exemplo. 2.1.1 Pipelines Tipos de Pipelines: 1

branch processing unit - com dois estgios de pipeline fixed point unit - com trs estgios de pipeline floating point unit - com seis estgios de pipeline load/store unit - com cinco estgios de pipeline

2.1.2 Instrues Principais O primeiro estgio de todos os pipelines igual e envolve busca(fetching) de instrues desvio(btanch) do pipeline, que de dois estgios, pode decodificar, executar, ou, se necessrio, predizer a direo de um desvio no resolvido. Isto permite operaes alm de um desvio condicional sem atraso. A instruo de ponto fixo(fixed point unit) tem quatro estgios do pipeline. OS primeiros dois estgios do pipeline tratam da busca e decodificao/despacho, o terceiro estgio trata da execuo da operao de ponto fixo que pode incluir instrues aritmticas, lgicas , comparao, shift, ou instrues de rotao. O quarto e ltimo estgio, escreve o resultado em um registrador.

[KAZ ]Fig.2.1.2 Instrues Principais

2.2 Modelo de Arquitetura A PowerPC foi projeta de acordo com o modelo apresentado abaixo, garantindo assim que o despacho superescalar, o processamento paralelo e outros esquemas de otimizao estejam na base do projeto da arquitetura.
[VAR]Fig. 2.3 O modelo conceitual de processador da Arquitetura PowerPC mostrando o papel de execuo paralela no projeto da arquitetura.

A unidade de processamento de desvio (BPU - Branch Processing Unit) est diretamente relacionada unidade de instruo. Permitindo, desta maneira, muitas facilidades para diminuir o efeito sobre o desempenho (throughput) causado pelas instrues de desvio. As instrues de tamanho uniforme facilitam o armazenamento e a execuo de operaes de desvio uturas. Pode fornecer rapidamente o endereo de uma instruo de desvio quando este previsto, ou buscar o caminho da instruo quando o desvio previsto estiver incorreto. A unidade de inteiros opera em paralelo com a unidade de ponto flutuante e incorpora os GRPs, usados para os clculos de endereos para instrues de carga/armazenagem em ponto flutuante. A arquitetura oferece um modelo de memria em que as operaes de carga e armazenagem podem ocorrer fora de ordem. Para que isto seja possvel, a arquitetura define um conjunto de instrues 2

sincronizadas quando operaes fortemente ordenadas so necessrias. Como as operaes de carga e armazenagem podem ocorrer fora de ordem, elas podem ser priorizadas. A Arquitetura PowerPC define implementaes de cache do tipo Harward - onde separa-se caches para dados e para instrues. Tambm oferece instrues de cache "touch" adicionais que podem ser usadas normalmente por um compilador. O compilador ao usar estas instrues disponibiliza dados para a cache de processador, antes que sejam solicitadas por um programa. Desta maneira quando a instruo precisar destes dados, no haver a necessidade de esperar o acesso memria. Tambm oferecido pela arquitetura outras maneiras de implementaes de multiprocessador, como os aspectos de coerncia. Como por exemplo, um par, definido pela arquitetura, de carga/armazenagem com instrues de reserva, usadas como primitivas como "test e set"(testar e ajustar), teis em implementaes do tipo multiprocessador. 2.3 Funcionamento A arquitetura PowerPC divida em trs nveis que correspondem aos trs ambientes de programao: Arquitetura do conjunto de instrues do usurio (UISA - User Instruction Set Architecture): inclui as instrues de nvel de aplicao do usurio e os registradores acessados por essas instrues. A UISA tambm define parmetros relacionados instruo, tais como modos de endereamento e formatos de instrues; Arquitetura de ambiente virtual (VEA - Virtual Enviroment Architecture): descreve o modelo de memria para um meio no qual mltiplos dispositivos podem acessar a memria, define aspectos do modelo de memria - especialmente o modelo de cache - e a base de tempo. A VEA define os recursos usados primeiramente pelos compiladores; Arquitetura de ambiente operacional (OEA - Operating Enviroment Architecture): define o modelo de gerenciamento de memria, o modelo de exceo e, principalmente, os recursos utilizados pelos sistemas operacionais. 2.4 Exemplos Processadores Comerciais PowerPC e200 PowerPC e300 PowerPC e500 PowerPC e600 PowerPC G5 dual-core PowerPC G5 quad-core Presentes em consoles de jogos (Xbox 360, Wii) Presente no microprocessador Cell, do PlayStation 3 2.5 Exemplos Processadores Open-Source 4. Concluso Os processadores PowerPC no eram inferiores aos X86, s que com o abandono da Motorola na parceria com a IBM e a mudana de foco da IBM eles no puderam fazer frente arquitetura x86 relao a procassadores de Desktop. 3

Referncias [OLI } . [KAZ ] [VAR ] . OLIVEIRA. Felipe PowerPC - A histria de produo de Chips IBM , UNICAMP KAZUO. Arthur, Power PC VARGAS. Roberto, Famlia dos Processadores PowerPC , UFRGS ,Programa de Ps-Graduao em Computao .