INFORME N1 CIRCUITOS ELECTRNICOS II CIRCUITOS COMBINACIONALES I.

OBJETIVOS Al finalizar la prctica, el alumno deber ser capaz de: Interpretar las hojas de las caractersticas de los fabricante de los elementos empelados y utilizarlas para valorar sus condiciones (alimentacin del dispositivo, valores tpicos de respuesta temporal de una puerta lgica, identificar correctamente los terminales de los componentes integrados, etc.) Determinacin del tiempo de retardo de una puerta lgica bsica a partir de la respuesta. Disear, montar y comprobar algunos circuitos combinacionales sencillos realizados a partir de puertas lgicas.

II. MARCO TERICO Las computadoras digitales utilizan el sistema de nmeros binarios, que tiene dos dgitos 0 y 1. Un dgito binario se denomina un bit. La informacin est representada en las computadoras digitales en grupos de bits. Utilizando diversas tcnicas de codificacin los grupos de bits pueden hacerse que representen no solamente nmeros binarios sino tambin otros smbolos discretos cualesquiera, tales como dgitos decimales o letras de alfabeto. Utilizando arreglos binarios y diversas tcnicas de codificacin, los dgitos binarios o grupos de bits pueden utilizarse para desarrollar conjuntos completos de instrucciones para realizar diversos tipos de clculos. La informacin binaria se representa en un sistema digital por cantidades fsicas denominadas seales, Las seales elctricas tales como voltajes existen a travs del sistema digital en cualquiera de dos valores reconocibles y representan una variable binaria igual a 1 o 0. Por ejemplo, un sistema digital particular puede emplear una seal de 3 volts para representar el binario "1" y 0.5 volts para el binario "0". Tecnologa TTL TTL es la sigla en ingls de transistor-transistor logic, es decir, "lgica transistor a transistor". Es una familia lgica o lo que es lo mismo, una tecnologa de construccin de circuitos electrnicos digitales. En los componentes fabricados con tecnologa TTL los elementos de entrada y salida del dispositivo son transistores bipolares. Caractersticas Su tensin de alimentacin caracterstica se halla comprendida entre los 4,75v y los 5,25V (como se ve un rango muy estrecho). Los niveles lgicos vienen definidos por el rango de tensin comprendida entre 0,2V y 0,8V para el estado L (bajo) y los 2,4V y Vcc para el estado H (alto). La velocidad de transmisin entre los estados lgicos es su mejor base, si bien esta caracterstica le hace aumentar su consumo siendo su mayor enemigo. Motivo por el cual han

aparecido diferentes versiones de TTL como FAST, LS, S, etc y ltimamente los CMOS: HC, HCT y HCTLS. En algunos casos puede alcanzar poco ms de los 250 MHz. Las seales de salida TTL se degradan rpidamente si no se transmiten a travs de circuitos adicionales de transmisin (no pueden viajar ms de 2 m por cable sin graves prdidas). TTL trabaja normalmente con 5V.

Tecnologa CMOS CMOS es una de las familias lgicas empleadas en la fabricacin de circuitos integrados. Su principal caracterstica consiste en la utilizacin conjunta de transistores de tipo pMOS y tipo nMOS configurados de tal forma que, en estado de reposo, el consumo de energa es nicamente el debido a las corrientes parsitas. En la actualidad, la mayora de los circuitos integrados que se fabrican utilizan la tecnologa CMOS. Esto incluye microprocesadores, memorias, procesadores digitales de seales y muchos otros tipos de circuitos integrados digitales cuyo consumo es considerablemente bajo. Ventajas La familia lgica tiene una serie de ventajas que la hacen superior a otras en la fabricacin de circuitos integrados digitales: El bajo consumo de potencia esttica, gracias a la alta impedancia de entrada de los transistores de tipo MOSFET y a que, en estado de reposo, un circuito CMOS slo experimentar corrientes parsitas. Esto es debido a que en ninguno de los dos estados lgicos existe un camino directo entre la fuente de alimentacin y el terminal de tierra, o lo que es lo mismo, uno de los dos transistores que forman el inversor CMOS bsico se encuentra en la regin de corte en estado estacionario. Gracias a su carcter regenerativo, los circuitos CMOS son robustos frente a ruido o degradacin de seal debido a la impedancia del metal de interconexin.

Inconvenientes Algunos de los inconvenientes son los siguientes: Debido al carcter capacitivo de los transistores MOSFET, y al hecho de que estos son empleados por duplicado en parejas nMOS-pMOS, la velocidad de los circuitos CMOS es comparativamente menor que la de otras familias lgicas. Son vulnerables a latch-up: Consiste en la existencia de un tiristor parsito en la estructura CMOS que entra en conduccin cuando la salida supera la alimentacin. Esto se produce con relativa facilidad debido a la componente inductiva de la red de alimentacin de los circuitos integrados. El latch-up produce un camino de baja resistencia a la corriente de alimentacin que acarrea la destruccin del dispositivo. Siguiendo las tcnicas de diseo adecuadas este riesgo es prcticamente nulo.

COMPUERTAS LGICAS

III. DESARROLLO Interpretacin de las hojas de caractersticas: A partir de las hojas de caractersticas del circuito 7400 proporcionadas por el fabricante, constante a las siguientes preguntas: a) Cul es la tecnologa utilizada? Y cul es el rango de valores de tensin al que se puede alimentar el circuito? Tecnologa TTL (lgica transistor-transistor o en ingls transistor-transistor logic), que forman una subfamilia de semiconductores, dentro del campo de la electrnica digital. El rango de valores de tensin con el que se puede alimentar el circuito se halla comprendido entre los 4,75v y los 5,25V, es decir 5V con una tolerancia mxima de 5%. b) Cules son los lmites garantizados de las tensiones de entrada y salida para VCC= 2 V y VCC= 4.5 V? De 2V:2 De 5V: de 4.75 a 5.25 c) A partir de los distintos datos de la hoja de especificaciones estimar el fan-out de los integrados utilizados. Indquese el significado de este parmetro. Baja disipacin de potencia (2mW) Tiempo de propagacin (6 a10 ns) El fan-out de una puerta es el nmero mximo de entradas a puertas (de la misma familia que la puerta en cuestin) que es posible conectar. Si este nmero se supera, podemos salirnos de los niveles lgicos y por tanto, el circuito no funcionara.

Funcionamiento de una puerta NAND como puerta inversora. Se elegir una cualquiera de las cuatro puertas que contiene el circuito integrado y se conectar en configuracin de inversor (NOT). Para ello hay dos posibilidades: conectar las dos entradas entre s, o bien conectar permanentemente una entrada a "1" lgico (VDD). En esta prctica utilizaremos esta ltima opcin. Para proceder a conectar el diodo LED, ntese que una configuracin universalmente utilizada es aadir una resistencia en serie para limitar el paso de corriente cuando el diodo est en conduccin. Se consultar en las hojas de caractersticas cul es la mxima corriente que la puerta puede entregar, y se impondr un valor claramente menor. Suele establecerse 1-5mA es correcto este rango en nuestro caso? A continuacin, se comprobar el comportamiento del inversor resultante. Para ello, se conectar un interruptor a la entrada de la puerta (interruptor en GND = 0 lgico, interruptor en VDD = 1 lgico) y un diodo LED a la salida de la misma (diodo encendido = 1 lgico, diodo apagado = 0 lgico), como se indica en el esquema adjunto:

Figura 1. Montaje de la puerta NAND en configuracin inversora, con indicador luminoso Medida de las tensiones de entrada y salida. Se medir la tensin a la entrada de la puerta (V1) para los valores de la entrada alto y bajo, as como sus valores de salida asociados (V2). Podr utilizarse el multmetro o el osciloscopio. V entrada (Alto) V1 V2 0.15 4.98 V entrada (Bajo) 3.58 0.2

Medida del tiempo de retardo. Para apreciar mejor el tiempo de retardo, se conectarn en serie las cuatro puertas NAND del circuito integrado, pero utilizadas como inversores. Se introducir una onda cuadrada (de la amplitud y

frecuencia que se indicarn en los apartados posteriores) a la entrada de la primera puerta y se observar la tensin de salida en la ltima. Se visualizarn en el osciloscopio las ondas de entrada y salida simultneamente (Modo DUAL) para la realizacin de las medidas.

Alimentar el circuito con una tensin VDD = 2 V. Introducir una seal cuadrada de valor lgico "1" de 2V y de una frecuencia comprendida entre 10 y 100 KHz. La seal de entrada se medir por el CH1 del osciloscopio, y la de salida por el CH2, pudindose observar esta ltima invertida o sin invertir, si ello facilita la medida. Medir el tiempo de retardo segn se indica en la figura adjunta, y anotar sus valores.

. Se alimenta al circuito con un V=2 volts , con una frecuencia de 60 Khz

XSC1 XFG1 U1A 2 7400N 0 7400N 6 5 U2A 3 7400N U3A 4 7400N 0
+

U4A
A _ + B _

Ext Trig + _

La seal obtenida fue 0 por lo que tomaremos una tensin inicial de 2.8 para el anlisis. El tiempo de retardo es 80.638 ns.

Alimentar el circuito con una tensin de VDD = 5V. Modificar el valor de la amplitud y frecuencia de la tensin de entrada y observar el retardo. Anotar los valores medidos.

El tiempo de retardo en la prctica fue de 82.4ns. Para cul de las tensiones de alimentacin se obtiene un menor retardo? Explquense las razones. Para una tensin aproximada de 2.5 a 3 voltios, esto se debe que al aumentar la tensin aumenta la potencia y hace que el retardo sea ms grande , esto es para que haya una menor disipacin de potencia.

A partir del retardo global medido anteriormente, calclese el retardo individual de cada puerta. Coincide con el especificado por el fabricante en las hojas de caractersticas?

Para una amplitud de 2.8v la cual fue 80.63ns por las 4 compuertas, para una sola es: 20.15ns y para una amplitud de 5v fue 82.4ns para una sola 20.6ns. Segn la hoja de datos para AC lo mximo de retardo es 15ns para condiciones (5v y 25 C). Si comparamos obtenemos una pequea diferencia de 5.15ns. Medida del tiempo de subida o bajada. Para la tensin de alimentacin de 2V medir el tiempo de subida (entre el 10/o y 9 0%) y el tiempo de bajada (entre el 90% y 10%) de la seal de salida, segn se indica a continuacin:

Implementar y comprobar:

A 0 0 0 0 1 1 1 1 CONCLUSIONES

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

F 1 0 1 0 1 0 0 0

Las lecturas obtenidas varian debido a diversos factores como error del lector, desgaste del material, etc. Segn la combinacin de 0 y 1 que haya en las entradas de las puertas lgicas, la salida saldr a 0 o a 1 dependiendo de la puerta. En las puertas NAND o NOR, las salidas actan al contrario que las AND y OR.