Microprocesadores

Microprocesadores
Carlos Canto Q.
Microprocesadores
Microprocesadores
Carlos Canto Q.
Microprocesadores
Microprocesadores
Carlos Canto Q.
Microprocesadores
Microprocesadores
Carlos Canto Q.
Microprocesadores
Microprocesadores
Carlos Canto Q.
Microprocesadores
Microprocesadores
Carlos Canto Q.
Microprocesadores
Microprocesadores
Carlos Canto Q.
Microprocesadores
Microprocesadores
Carlos Canto Q.
Microprocesadores
Microprocesadores
Carlos Canto Q.
Microprocesadores
Microprocesadores
Carlos Canto Q.
Microprocesadores
Microprocesadores
Carlos Canto Q.
Tcnicas de acceso a puertos
Microprocesadores
Microprocesadores
Carlos Canto Q.
Acceso a
puertos
Acceso a
puertos
Por programa
o por sondeo
Por programa
o por sondeo
Por Interrupciones
Por Interrupciones
Por aceso directo a
Memoria DMA
Por aceso directo a
Memoria DMA
En un Acceso Directo a memoria,(DMA)
un controlador DMA es conectado como
si fuera un dispositivo de salida, por lo
tanto puede
Microprocesadores
Microprocesadores
Carlos Canto Q.
RAM
RAM
DISPOSITIVO
EXTERNO
Por Ejemplo
DISCO DURO
DISPOSITIVO
EXTERNO
Por Ejemplo
DISCO DURO
Microprocesador
Bus request
Bus request
Contador de
direcciones
Contador de
direcciones
incrementa
Lgica de
control
Lgica de
control
CHIP CONTROLADOR DE DMA
INTERFASE
DE E/S
Trayecto de datos
Bus Request
Bus de direcciones Trayecto de direcciones
Bus de datos
Bus de datos
Bus Acknowledge
ACCESO DIRECTO A MEMORIA
DMA
ACCESO DIRECTO A MEMORIA ACCESO DIRECTO A MEMORIA
DMA DMA
ACCESO A PUERTOS CON INTERRUPCIONES ACCESO A PUERTOS CON INTERRUPCIONES ACCESO A PUERTOS CON INTERRUPCIONES
Microprocesadores
Microprocesadores
Carlos Canto Q.
BUS DE DATOS
INTERFASE
DE E/S
INTERFASE
DE E/S
RAM
RAM
ROM
ROM
CIRCUITO EXTERNO,
DISPOSITIVO
O EQUIPO
PERIFRICO
CIRCUITO EXTERNO,
DISPOSITIVO
O EQUIPO
PERIFRICO
A
C
U
M
U
L
A
D
O
R
A
C
U
M
U
L
A
D
O
R
BUS DE DIRECCIONES
Seales de
control
Seales de
control
Microprocesador
Interrupciones
Interrupciones
PUERTO BSICO DE ENTRADA
Microprocesadores
Microprocesadores
Carlos Canto Q.
Z80
Z80
IOREQ
RD
D0
D1
D2
D3
D4
D5
D6
D7
74LS32
E1 E2
A0
A1
A2
A3
A4
A5
A6
A7
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
IORD
74LS244
4.7 kX8
0
1
2
3
4
5
6
7
Carlos Canto Q.
Z80
Z80
IOREQ
WR
IORW
D0
D1
D2
D3
D4
D5
D6
D7
74LS32
74LS14
D
C1
Q
D
C1
Q
D
C1
Q
D
Q
D Q
D
Q
D
Q
D
Q
C1
C1
C1
C1
C1
a
b
c
d
e
f
g
220
220 X 7
OC
CLK
Display de 7 segmentos de
ctodo comn
74LS374
PUERTO BSICO DE SALIDA
Microprocesadores
Microprocesadores
Implementacin de un puerto de entrada y un puerto de salida
Carlos Canto Q.
Microprocesadores
Microprocesadores
Microprocesador
Z80
Microprocesador
Z80
BUS DE DATOS
BUS DE DATOS
a
b
c
d
e
f
g
220 X 7
OC
CLK
74LS374
E1 E2
74LS244
4.7 K X 8
74LS32
IORQ WR RD
74LS14
IORD
IOWR
Carlos Canto Q.
Microprocesadores
Microprocesadores
Diagrama de flujo para
detectar que una tecla ha
sido oprimida y desplegar su
valor en un display de 7
segmentos
Se oprimi
tecla 0
?
Se oprimi
tecla 1
?
Se oprimi
tecla 2
?
Se oprimi
tecla 7
?
Leer el teclado
Se oprimi
alguna tecla
?
Despliega cero
Despliega un uno
Despliega un dos
Despliega un siete
Despliega una E
no
no
no
no
no
si
si
si
si
si
Apaga display
delay
Carlos Canto Q.
Microprocesadores
Microprocesadores
79h E 1 0 0 1 1 1 1 0
07h 7 1 1 1 0 0 0 0 0
7Dh 6 1 0 1 1 1 1 1 0
6Dh 5 1 0 1 1 0 1 1 0
66h 4 0 1 1 0 0 1 1 0
4Fh 3 1 1 1 1 0 0 1 0
5Bh 2 1 1 0 1 1 0 1 0
06h 1 0 1 1 0 0 0 0 0
3Fh 0 1 1 1 1 1 1 0 0
cdigo nmero a b c d e f g pd
a
b
c
d
e
f b
c
a
b
c
d
g
b
c
f
g
a
b
d
g
a
c
d
f
g
a
c
d
e
f
g
ef a
b
c
Tabla de cdigos de siete segmentos
a
d
g
Carlos Canto Q.
Microprocesadores
Microprocesadores
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
1
1
1
1
1
1
1
1
1
1
1
1
0
0
1
1
1
1
1
1
1
1
1
1
1
1
0
0
1
1
1
1
1
1
1
1
1
1
1
1
0
0
1
1
1
1
1
1
1
1
1
1
1
1
0
0
1
1
1
1
1
1
1
1
1
1
1
1
0
0
1
1
1
1
1
1
1
1
1
1
1
1
0
0
1
1
1
1
1
1
1
1
1
1
1
1
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
FFh
FEh
FDh
FBh
F7h
EFh
DFh
BFh
7Fh
b0 b1 b2 b3 b4 b5 b6 b7
Conexin de las teclas en
el puerto de salida
?
?
?
?
A (pto_IN)
A =FFh
?
A3Fh
A79h
SI
no
no
no
no si
si
si
si
NO
A =FEh
A =FDh
A =FBh
A =7Fh
A00
(pto_out)A
(pto_out)A
A06h
A5Bh
A07h
delay
(pto_out)A
Carlos Canto Q.
Microprocesadores
Microprocesadores
?
?
?
?
A (pto_IN)
A =FFh
?
A3Fh
A79h
SI
no
no
no
no si
si
si
si
NO
A =FEh
A =FDh
A =FBh
A =7Fh
A00
(pto_out)A
(pto_out)A
A06h
A5Bh
A07h
delay
(pto_out)A
LD A,00
OUT (C),A
OTRO: IN A,(C)
CP 0FFH
JP Z,OTRO
CP 0FEH
JP Z,TECLA_0
CP 0FDH
JP Z, TECLA_1
CP 0FBH
JP Z,TECLA_2
CP 0F7H
JP Z,TECLA_3
CP 0EFH
JP Z,TECLA_4
CP 0DFh
JP Z,TECLA_5
CP 0BFH
JP Z,TECLA_6
CP 7FH
JP Z,TECLA_7
LD A,79H
OUT (C),A
LD B,0FFH
LOOP: DEC B
JP NZ,LOOP
JP OTRO
TECLA_0: LD A,3FH
SACAR: OUT (C),A
JP OTRO
TECLA_1: LD A,06H
JP SACAR
TECLA_2: LD A,5BH
JP SACAR
TECLA_3: LD A,4FH
JP SACAR
TECLA_4: LD A,66H
JP SACAR
TECLA_5: LD A,6DH
JP SACAR
TECLA_6: LD A,7DH
JP SACAR
TECLA_7: LD A,07H
JP SACAR
Microprocesadores
Microprocesadores
Carlos Canto Q.
+5V
+5V
+5V
330
2.2K x 8
0
1
2
3
4
5
6
7
DISPLAY DE 7 SEGMENTOS DE
CTODO COMN
IORD
IOWR
DO-D7
BUS DE DATOS
RD
WR
IORQ
Z80
PRACTICA NUM.5
IMPLEMENTACIN Y USO DE PUERTOS DE ENTRADA-SALIDA
Ntese que no requerimos decodificador de direcciones ya
que, slo tenemos un puerto de Entrada y uno de Salida.
Con la lnea IORD seleccionamos el puerto de Entrada y con
IOWR el puerto de salida.
9
10
8
74LS14
1 2
74LS374
D0
3
D1
4
D2
7
D3
8
D4
13
D5
14
D6
17
D7
18
OC
1
CLK
11
Q0
2
Q1
5
Q2
6
Q3
9
Q4
12
Q5
15
Q6
16
Q7
19
VCC
20
GND
10
(1/2 )74LS32
12
13
11
74LS244
1A1
2
1A2
4
1A3
6
1A4
8
2A1
11
2A2
13
2A3
15
2A4
17
1G
1
2G
19
1Y1
18
1Y2
16
1Y3
14
1Y4
12
2Y1
9
2Y2
7
2Y3
5
2Y4
3
VCC
20
GND
10