Está en la página 1de 21

Universidad de Tarapac Sede Iquique

Experiencia N5: Sistemas Combinacionales


Informe Previo

Integrantes: - Daniela Guerra - Mauricio Parada - Salvador Tabilo Asignatura: - IE-131 Laboratorio I Fecha de entrega: 26/05/2013 Docente: Mario Zamorano Lucero

EXPERIENCIA N5: SISTEMAS COMBINACIONALES


4.1. Para el montaje

de Circuitos combinacionales mediante compuertas lgicas. Realice el diseo de un conversor BCD a exceso 2 mediante compuertas lgicas. Para ello:
4.1.1. Elabore la tabla de verdad del circuito.

i 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

N de 1 0 1 1 2 1 2 2 3 1 2 2 3 2 3 3 4

W 0 0 0 0 0 0 1 1 1 1 X X X X X X

X 0 0 0 0 1 1 0 0 0 0 X X X X X X

Y 1 1 0 0 1 1 0 0 1 1 X X X X X X

Z 0 1 0 1 0 1 0 1 0 1 X X X X X X

4.1.2. Obtenga la forma cannica suma de producto para cada salida de la tabla de verdad.

W (A,B,C,D)= X (A,B,C,D)= Y (A,B,C,D)= Z (A,B,C,D)=

EXPERIENCIA N5: SISTEMAS COMBINACIONALES

4.1.3. Encuentre la forma mnima de la funcin anterior mediante mapa de Karnaugh y Mtodo tabular.
i 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 N de 1 0 1 1 2 1 2 2 3 1 2 2 3 2 3 3 4 W 0 0 0 0 0 0 1 1 1 1 X X X X X X

CD AB 00 01 10 11 00 01 10 11

0
0 X 1 (

0 0 X 1 ) )

0 1 X X

0 1 X X

Lista1 1000 0110 1001 1010 1100 0111 1011 1101 1110 1111

(
Lista2 100- 10-0 1-00 011- -110 10-1 1-01 101- 1-10 110- 11-0 -111 1-11 11-1 111-

)
Lista3 10-- 1-0- 1--0 -111--1 1-1- 11--

(
Lista4 1---

Primos 6

7 X

1---11-

8 X

9 X

EXPERIENCIA N5: SISTEMAS COMBINACIONALES

i 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

N de 1 0 1 1 2 1 2 2 3 1 2 2 3 2 3 3 4

X 0 0 1 1 1 1 0 0 0 0 X X X X X X

CD AB 00 01 10 11 00 01 10 11

0
1 X 0
(

0 1 X 0
)

1 0 X X

1 0 X X

Lista1 0010 0100 0011 0101 1010 1100 1011 1101 1110 1111

Lista2 001- -010 010- -100 -011 -101 101- 1-10 110- 11-0 1-11 11-1 111-

Lista3 -01-101-111--

Primos 2 X -01-

3 X

4 X

5 X

-101-111--

EXPERIENCIA N5: SISTEMAS COMBINACIONALES

i 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

N de 1 0 1 1 2 1 2 2 3 1 2 2 3 2 3 3 4

Y 1 1 0 0 1 1 0 0 1 1 X X X X X X

CD AB 00 01 10 11 00 01 10 11

1
1 X 1 (

1 1 X 1

0 0 X X )

0 0 X X

(
Lista2 000- 0-00 -000 0-01 -001 010- -100 10-0 1-00 -101 10-1 1-01 101- 1-10 110- 11-0 1-11 11-1 111-

(
Lista3 0-0- --00 -00- --01 -10- 10-- 1--0 1-0- 1--1 1-1- 11-- Lista4 --01---

)
Primos 0 X --01 X 4 X 5 X 8 X X 9 X X

Lista1 0000 0001 0100 1000 0101 1001 1010 1100 1011 1101 1110

1---

(
5

EXPERIENCIA N5: SISTEMAS COMBINACIONALES

i 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

N de 1 0 1 1 2 1 2 2 3 1 2 2 3 2 3 3 4

Y 1 1 0 0 1 1 0 0 1 1 X X X X X X

CD AB 00 01 10 11 00 01 10 11

1
1 X 1 (

1 1 X 1

0 0 X X )

0 0 X X

(
Lista2 00-1 0-01 -001 0-11 -011 01-1 -101 10-1 1-01 101- 1-10 110- 11-0 -111 1-11 11-1 111-

(
Lista3 0--1 -0-1 --01 --11 -1-1 1--1 1-1- 11-- Lista4 ---1

)
Primos 0 X --01 X 4 X 5 X 8 X X 9 X X

Lista1 0001 0011 0101 1001 1010 1100 0111 1011 1101 1110 1111

1---

4.1.4. Implemente solo con compuertas AND, OR y NOT la funcin mnima del punto anterior.

4.1.5. Estudie las hojas de datos de los circuitos integrados: 7404, 7408 y 7432. Adems: 4.1.5.1. Elabore el esquema de conexionado interno para cada CI, el cual muestre la Funcin de cada pin. Circuito Integrado SN74LS04 (6 compuertas NOT) Las inputs 1, 3, 5, 9, 11 y 13 son la entrada a la compuerta lgica. Las outputs 2, 4, 6, 8, 10 y 13 son la salida negada de la funcin ingresada. Inputs 7, es la conexin a GND( tierra). Inputs 14, conexin a una fuente (Vcc+).

EXPERIENCIA N5: SISTEMAS COMBINACIONALES

Circuito Integrado SN74LS08 (4 compuertas AND) Las inputs 1A, 2A, 4B, 5B, 9C, 10C, 12D, 13D son entradas a la compuerta AND (1A y 2A son entradas para una compuerta lgica y as como las dems que van apareadas.) Las outputs 3A, 5B, 8C y 11D son las salidas de la compuerta, expresndose como el resultado del par de entrada asignados. Inputs 7, es la conexin a GND( tierra). Inputs 14, conexin a una fuente (Vcc+).

Circuito Integrado HD74LS32 (4 compuertas OR) Como en el circuito anterior las inputs 1A, 2A, 4B, 5B, 9C, 10C, 12D, 13D son entradas a la compuerta OR(1A y 2A son entradas para una compuerta lgica y as como las dems que van apareadas.) Las outputs 3A, 5B, 8C y 11D son las salidas de la compuerta, expresndose como el resultado del par de entrada asignados. Inputs 7, es la conexin a GND (tierra). Inputs 14, conexin a una fuente (Vcc+).

EXPERIENCIA N5: SISTEMAS COMBINACIONALES

4.1.5.2. Determine los valores de voltaje mximo y mnimo permisibles en los CIs.
Circuito Integrado SN74LS08N Simb. Parmetro Mn. Typ. Mx. VCC Voltaje de fuente 4.75[v] 5.0[v] 5.25[v] VIH Voltaje de entrada alto 2.0[v] VIL VOH VOL Voltaje de entrada bajo Voltaje de salida alto Voltaje de salida bajo 2.7[v] 3.5[v] 0.25[v] 0.35[v] 0.8[v] 0.4[v] 0.5[v]

Condicin de prueba Garantiza alta tensin de entrada para todas las entradas. Garantiza baja tensin de entrada para todas las entradas VCC= MIN; IOH=MX, VIN=VIH o VIL segn la tabla de verdad.

IOL=4.0[mA] IOL=8.0[mA]

VCC=VCCMIN. VIN=VIL o VIH segn la tabla de verdad.

Circuito Integrado SN74LS08N Simb. Parmetro Mn. Typ. Mx. VCC Voltaje de fuente 4.75[v] 5.0[v] 5.25[v] VIH Voltaje de entrada alto 2.0[v] VIL VOH VOL Voltaje de entrada bajo Voltaje de salida alto Voltaje de salida bajo 2.7[v] 3.5[v] 0.25[v] 0.35[v] 0.8[v] 0.4[v] 0.5[v]

Condicin de prueba
Garantiza alta tensin de entrada para todas las entradas. Garantiza baja tensin de entrada para todas las entradas VCC= MIN; IOH=MX, VIN=VIH o VIL segn la tabla de verdad.

IOL=4.0[mA] IOL=8.0[mA]

VCC=VCCMIN. VIN=VIL o VIH segn la tabla de verdad.

Circuito Integrado HD74LS32P Simb. Parmetro Mn. Typ. Mx. Condicin de prueba VCC Voltaje de fuente 4.75[v] 5.0[v] 5.25[v] VIH Voltaje de entrada alto 2.0[v] VIL Voltaje de entrada bajo 0.8[v] VCC=4.7[v] VIH=2[v], IOH=-400A VOH Voltaje de salida alto 2.7[v] VOL Voltaje de salida bajo 0.4[v] IOL=4.0[mA] VCC=4.75[v]. VIL = 0.8[v] 0.5[v] IOL=8.0[mA]

EXPERIENCIA N5: SISTEMAS COMBINACIONALES

4.2. Para el montaje del punto 5.2, estudie la hoja de datos del decodificador BCD/7 segmentos 7447 (o similar). 4.2.1. Elabore el esquema de conexionado interno del CI, el cual muestre la funcin de cada pin de ste. Circuito Integrado DM74LS47 (Decodificador BCD/ 7 segmentos)
74LS47 es un decodificador de BCD a 7 segmentos que esta compuesto mayoritariamente por compuertas NAND; tambin, buffers de entrada, 7 negativas OR y NOT.

A0, A1, A2 y A3 son inputs BCD (activa en alto). RBI es la borrado de entrada rizada (activa en bajo) LT es entrada de prueba de lmpara (activa en bajo) BI/RBO es borrado de entrada o supresin de rizado en la salida (activa en bajo) son los 7 segmentos de salida (activa en bajo)

4.2.2. Determine los valores de voltaje mximo y mnimo permisibles en los CIs.
Simb. VCC VIH VIL VOH VOL Circuito Integrado DM74LS47N Parmetro Mn. Typ. Mx. Voltaje de fuente 4.75[v] 5.0[v] 5.25[v] Voltaje de entrada alto 2.0[v] Voltaje de entrada bajo 0.8[v] Voltaje de salida alto 2.7[v] 3.4[v] Voltaje de salida bajo 0.35[v] 0.5[v] 0.25[v] 0.4[v] Condicin de prueba

VCC= MIN; IOH=MX, VIL =MX. VCC= MIN; IOL=MX, VIH =MIN.

IOL=4.0[mA], VCC= MIN

ELS-512EWA Display de 8 segmentos S512EWA Parmetro Mn Typ. Voltaje directo 1.7[v] 2.0[v] Intensidad lumnica media 800[cd] 2000[cd] Corriente de operacin 10[mA] recomendada 10

Simb. Vf Iv If(Rec)

Mx. 2.8[v] 20[mA]

EXPERIENCIA N5: SISTEMAS COMBINACIONALES Vr Pd Ir Voltaje inverso Disipacin de potencia Corriente inversa 5[v] 100[mW] 10[A]

4.2.3. Determine, segn el diagrama interno del IC 7447 dado en la hoja de datos de ste, los segmentos que se iluminarn en un display nodo comn si la entrada BCD del circuito combinacional diseado en 4.1 toma el estado 1000 y 1001.

4.3. El montaje del punto 5.3 requiere del estudio de la hoja de datos del multiplexor 74151. Implemente, tericamente, con el multiplexor (de 3 entradas de seleccin a 8 entradas de datos) y una compuerta NOT (IC 7404) la tabla de verdad siguiente:
i 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Z 1 0 1 0 1 0 0 1 0 1 1 1 0 0 0 1

Tabla 1. Tabla de verdad a implementar con multiplexor.

11

EXPERIENCIA N5: SISTEMAS COMBINACIONALES

4.4. Para el montaje del punto 5.4, implemente un sumador completo de dos bits con dos multiplexores 74151 (uno para cada una de las salidas: la suma y el acarreo de salida). Indique la tabla de verdad del sumador y el esquema de diseo. Recuerde que el sumador completo tiene como entradas los dos bits a sumar ms un acarreo de entrada.

X 0 0 0 0 1 1 1 1

Y 0 0 1 1 0 0 1 1

Ci 0 1 0 1 0 1 0 1

COUT 0 0 0 1 0 1 1 1

0 1 1 0 1 0 0 1

12

EXPERIENCIA N5: SISTEMAS COMBINACIONALES

Universidad de Tarapac Sede Iquique

Experiencia N5: Sistemas Combinacionales


Informe Final

Integrantes: - Daniela Guerra - Mauricio Parada - Salvador Tabilo Asignatura: - IE-131 Laboratorio I Fecha de entrega: 12/09/2013 Docente: Mario Zamorano 13

EXPERIENCIA N5: SISTEMAS COMBINACIONALES

ndice

14

EXPERIENCIA N5: SISTEMAS COMBINACIONALES

Introduccin
Cuando se habla de sistemas combinacionales es imposible no hablar sobre sumadores, comparadores, de/codificadores y des/multiplexores. La razn por lo cual se usan estos sistemas en vez de las compuertas lgicas. Es para un fcil diseo, construccin y manejo de estos. Porque es mas fcil ver y trabajar un bloque, que veinte o mas compuertas interconectadas. Su uso se ha generalizado enormemente y son la base para la construccin de circuitos lgicos aun mas complejos. Que, junto a las memorias, pueden crear circuitos como pueden ser contadores, secuenciales, relojes, calculadoras, etc. que son elementos que se usan en la vida cotidiana. A lo cual nos lleva a la automatizacin, donde circuitos que se alimentan con pequeos voltajes y/o corrientes pueden controlar a distancia circuitos de gran potencia o maquinaria pesada. El siguiente informe, presenta el desarrollo de la experiencia n5 de la asignatura Laboratorio I.

15

EXPERIENCIA N5: SISTEMAS COMBINACIONALES

Materiales
1 Herramientas Digital Multimeter Num Marca 09 GW Modelo GDM-8145 Imagen

DC Power Supply

88

GW- instek

GPS-3303

Protoboard

01

Project Board

Inversor Hexagonal

SN74LS04N

Cuadruple AND con 2 entradas

SN74LS08N

Cuadruple OR con 2 entradas

HD74LS32N

Decodificador BCD/7 segmentos

DM74LS47N

16

EXPERIENCIA N5: SISTEMAS COMBINACIONALES 8 Multiplexor de 8 entradas. SN74LS151N

Display Anodo Comn

ELS-512EWA

10

Resistencia 220

11

Resistencia 330

17

EXPERIENCIA N5: SISTEMAS COMBINACIONALES

Procedimiento
1.1 Se debe encender la fuente, aplicndose un voltaje de 15[v]. 1.2 Medir la fuente con multitester para comprobar el valor justo de su salida. 1.3 Probar las entradas y salidas del circuito integrado 1.3.1 En primera instancia se prueba la salida de voltaje de la fuente. Probando con el Multitester desde GND hasta el PIN 16(VCC) marcando el voltaje de la fuente. 1.3.2 Se miden las compuertas internas midiendo sus voltajes para ver si se encuentra dentro de sus valores MIN y MAX de entrada y salida. 2.1.1 El circuito integrado SN74LS04N (6 NOT), una vez ingresado el valor en la entrada Vcc(1), para comprobar si esta en excelentes condiciones su salida es de GND(0). Continuando con la medicin de las 5 compuertas faltantes en los que debera arrojar lo mismo que las asignaciones A. 2.1.2 El circuito integrado SN74LS08N(4 AND) se debe probar con cuatro alternativas, en primera instancia conectar 1A y 2A a GND(0) saliendo en 3A el producto de ambos GND; la segunda opcin es que 1A se conecte con Vcc(1) y 2A con GND saliendo GND en 3A como en el anterior; en tercera instancia se conecta alreves con respecto a la segunda prueba y por ultimo pero no menos importante se debe ingresar en ambos 1A y 2A el valor directo de la fuente Vcc, producindose en su salida 3A el valor de la fuente. Guindose por la tabla de verdad de una compuerta AND, las salidas identificadas corresponden a los resultados tabulados en la tabla antes mencionada. Esta prueba se debe realizar con las otras 3 conexiones o compuertas. 2.1.3 El circuito integrado HD74LS32P (4 OR), tiene cierta similitud con la prueba anterior, con la diferencia en sus salidas cuando se ingresa valores distintos en las entradas 1A y 2A el valor de la salida 3A es el valor directo de la fuente. Comprobndose as con la tabla de verdad de este tipo de compuerta. 3.1.1 En los otros CIs se deben medir de acuerdos a las entradas asignada por el datasheet. 4.1.1 Dar comienzo a los montajes de laboratorio.

18

EXPERIENCIA N5: SISTEMAS COMBINACIONALES

5.1. Montaje N 1. Circuitos combinacionales mediante compuertas lgicas.


5.1.1. Tras verificar todas las compuertas de los circuitos integrados se comienza a implementar el punto 4.1 de informe previo, que est formado por circuito con NOT, AND y OR. 5.1.2 Al finalizar las conexiones pertinentes se debe analizar las siguientes preguntas.2 Qu rango de valores de voltaje son admisibles para un 1 lgico y un 0 lgico en la entrada de cada compuerta de los CIs anteriores? En las compuerta 7404, 7408 y 7432 los 1 lgicos analizados en alto sera de 2 hasta el valor de la fuente y un 0 lgico en bajo es desde 0.8 hasta el valor de GND que sera 0[v]. Qu rango de valores de voltaje son admisibles para un 1 lgico y un 0 lgico en la salida de cada compuerta en los CIs? En las tres compuertas tal como en la pregunta anterior, su rango de valores arrojados en 1 lgicos en alto vara desde 2.7 a Vcc [v], en 0 lgicos su rango depende de la corriente ingresada, en caso que dicha corriente sea de 4[mA] su medicin arrojar entre 0 a 0.4[v] y de ser 8[mA] su lmite aumenta quedando desde 0 hasta 0.5[v] como tope de este valor mnimo. Qu se entiende por FAN IN y FAN OUT en una compuerta lgica? Explique con un ejemplo.

Qu es el retraso de propagacin o propagation delay de una compuerta lgica?

19

EXPERIENCIA N5: SISTEMAS COMBINACIONALES

5.2. Montaje N 2. Uso de display de 7 segmentos con circuitos combinacionales.


5.2.1. Se arma el circuito. 5.2.2. Luego, para verificar la correcta visualizacin en el display se prueba las diferentes entradas BCD permitidas en el circuito combinacional diseado en el punto 4.1. . 5.2.3. Se vara los valores lgicos de /, y 5.2.4. Despus, se responde las siguientes preguntas: Si el valor de las resistencias empleadas entre el IC 7447 y el display vara qu sucede en el display? En general, Cul es la funcin de las resistencias? Explique claramente (apyese del anlisis de circuito para su explicacin). Al variar las resistencias, se vara la intensidad lumnica que produce cada segmento del display. Si se usa una resistencia mayor, habr una mayor cada de tensin en ella. Provocando que el led se alimente con menos voltaje, por ende ilumina menos (si es muy grande la resistencia puede llegar al caso de que el led no encienda). Caso contrario, si se coloca una resistencia ms pequea, el led se alimenta con ms voltaje y esta produce mayor luminancia. Ademas, las resistencias deben ser iguales, ya que se podra apreciar el efecto antes explicado, con la diferencia que se veran algunos segmentos mas brillantes que otros. Se usan resistencias porque los leds del display tienen 2v nominal segn su hoja de datos. Funciona con un mnimo de 1.7v y como un mximo de 2.8v. del IC 7447? Descrba su funcin detalladamente. Para qu sirven los pines /, y (LampTest Input, entrada de prueba de lmpara) entrada que se activa en bajo, sirve para probar los segmentos del display. Al activarse se encienden todos los segmentos del display, es decir, todas las salidas estn en cero. Sin importar lo que este ingresando en las entradas del cdigo BCD, RBI y BI/RBO. (Blanking Input or RippleBlanking Output, entrada de blanqueo o salida de blanqueo de onda) al activarse en bajo sin importar el estado de las entradas del cdigo BDC, LT y RBI, blanquea o apaga el display, es decir, enva un uno a todas las salidas. RBO control de blanqueamiento de ceros en la salida. Es similar al BI, pero ms selectivo ya que blanquea el display que muestre ceros que no sean significativos. Esto se aprecia mejor cuando hay ms de un display. Ej: el digito 04 (tiene un cero a la izquierda, no tiene ningn peso, el cual es eliminado, es decir, se envan 1 a toda las entradas del display que muestra el cero). Ej2: el digito 4,0 (despus de una coma un cero a la derecha, no afecta en la sumas de pesos y es eliminado). (RippleBlanking Input, entrada de blanqueo de onda) controla el blanqueamiento de ceros en la entrada. Para que se active RBI debe de ingresarle un 0, LT debe estar en alto, las entradas BCD en bajo. En respuesta se activa RBO.

20

EXPERIENCIA N5: SISTEMAS COMBINACIONALES

5.3. Montaje N 3. Mdulos combinacionales.

5.3.1. Implemente con el multiplexor IC 74151 (3 entradas de seleccin, 8 entradas de datos) la tabla de verdad mostrada en la Tabla 1. Revise con el multmetro los valores lgicos de salida e indique el rango de voltaje de los valores lgicos 0 y 1. Los rangos de voltajes de 1 de los ( ) variaban entre 4.76 -4.98[v], el mximo siendo considerado por el ingresado por la fuente. Y correspondientes de 0 ( ) tenan el rango desde 0.45 a 0.1[v]. 5.3.2. Haga uso del pin enable y compruebe su efecto sobre el multiplexor. Al usar esta puerta conectada a Vcc, se miden la salida de este circuito, y a efecto del buen funcionamiento de esta entrada, todo nuestra MUX se desabilita arrojando el valor de tierra en las salidas del integrado. 5.3.3. Compruebe que la salida negada del multiplexor entregue efectivamente el valor complementado de la salida no complementada.

Montaje N 4. Sumador completo con mdulos combinacionales.

21