Está en la página 1de 6

ESCUELA POLITCNICA DEL EJRCITO EXTENSIN LATACUNGA

Lozada Pilco Jonathan Samuel Carrera de Ingeniera Automotriz, 5 Nivel, Escuela Politcnica del Ejrcito Extensin Latacunga, Mrquez de Maenza S/N Latacunga, Ecuador. email : elnenesam@hotmail.com Fecha de presentacin: 18 03 2013
to

CIRCUITOS INTEGRADOS ARITMETICOS: SUMADORES (74LS83), DECODFICADORES (74LS47, 74LS48, 74LS49)


RESUMEN
En el presente artculo se tratara de explicar y conocer, los sumadores, codificadores de manera extensa. Al final del artculo el lector ser capaz de entender e interpretar la utilizacin tanto de los sumadores as como de los decodificadores, conocer la distribucin de los pines de los circuitos integrados. Tambin podr asociar estos dispositivos con displays. Los sumadores son procesadores de datos numricos, estos son muy importantes no solamente en las computadoras, sino en muchos tipos de sistemas digitales; existen sumadores, semisumadores, tambin se puede combinar dos o ms sumadores completos en paralelo. Los circuitos integrados de media escala como: el 74ls83 y 74ls83A, son bsicamente sumadores en paralelo de 4 bits. Tambin se estudiara la conexin en cascada, que bsicamente se trata de un sumador en paralelo de 4 bits expandido para sumar dos nmeros de 8 bits. El lector podr entender la funcin bsica de los decodificadores, que es la de detectar la presencia de una determinada combinacin de bits a la entrada e indicar la presencia de este cdigo mediante un cierto nivel de salida. Existen varios tipos de decodificadores trataremos el de BCD a 7 segmentos; que transforma un cdigo BCD a decimal, entre otros tipos de decodificadores.

PALABRA CLAVE
Clave 1 Clave 2 Clave 3 Clave 4 Aplicaciones en cascada circuito integrado aritmtico. Capitulo 6.1. Sumadores bsicos. Capitulo 6.2. sumadores binarios en paralelo. Capitulo 6.4. Decodificadores.

DESARROLLO
1. INTRODUCCION
Se denomina lgica combinacional a todo sistema en el que sus salidas son funcin exclusiva del valor de sus entradas en un momento dado, sin que intervengan en ningn caso estados anteriores de las entradas o de las salidas. Las funciones (OR, AND, NAND, XOR) son booleanas donde cada funcin se puede representar en una tabla de la verdad. Mientras que la salida de a semisuma es 1, solamente cuando A y B son distintas. Por lo tanto:

A B
A partir de estas dos ecuaciones se puede realizar el diagrama lgico de un semisumador, utilizando las compuertas lgicas AND y X-OR.

2. SUMADORES BSICOS 2.1. EL SEMISUMADOR


Figura 2. Diagrama lgico semisumador. Este admite dos dgitos binarios en sus entradas y genero dos dgitos binarios en sus salidas, que son; un bit de suma y un bit de acarreo.

2.2. SUMADOR COMPLETO


Este admite bits de entrada y un acarreo, para generar una salida de suma y un acarreo de salida. Se diferencia con el semisumador porque acepta un acarreo de entrada.

Figura 1. Smbolo lgico de un semisumador.

2.1.1. LOGICA DEL


SEMISUMADOR

A 0 0 1 1

B 0 1 0 1

C out AB

A B
Figura 3. Smbolo lgico sumador completo.

0 0 0 1 0 1 1 0 Tabla 1. Tabla verdad semisumador

Segn la tabla 1, solamente cuando A y B son 1 el acarreo de la semisuma es 1. Por lo tanto:

C out AB

2.2.1. LOGICA DEL SUMADOR COMPLETO

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

C in 0 1 0 1 0 1 0 1

C out 0 0 0 1 0 1 1 1

0 1 1 0 1 0 0 1
Figura 5. Dos semisumadores formado un sumador completo.

3. SUMADORES BINARIOS EN PARALELO


Estos son utilizados para sumar nmeros binarios de ms de un bit. Para sumar dos nmeros binarios se necesita un sumador completo por cada bit que tengan los nmeros que se quieren sumar. A salida de acarreo de cada sumador se conecta a la entrada de acarreo del sumador de orden inmediatamente superior. Como se muestra en la figura 6:

Tabla 2. Tabla verdad sumador completo. Partiendo del semisumador se obtiene que la suma de los dos bits de entrada A y B, consiste en la operacin X-OR entre estas dos variables. Para la suma completa hay que sumar el acarreo esto se obtiene volviendo a aplicar la operacin X-OR.

( A B) C in
Para el acarreo de salida se obtiene atreves de la siguiente ecuacin:

Figura 6. Sumador paralelo de 2 bits.

C out AB ( A B)Cin
A partir de estas dos ecuaciones se puede realizar el diagrama lgico completo:

3.1. SUMADORES EN PARALELO DE CUATRO BITS


Un grupo de 4 bits se denomina nibble. Este se implementa mediante cuatro sumadores completos como en la figura.

Figura 4. Diagrama lgico sumador completo. Figura 7. Sumador en paralelo de 4 bits.

de dos nmeros de 8 bits. Como se muestra en la figura:

Figura 8. Smbolo lgico.

Figura 11. Conexin en cascada un sumador de 8 bits.

Tabla 3. Tabla de verdad. Sumadores MSI Ejemplo de sumador de 4 bits es el 74LS83: Figura 12. Conexin en cascada un sumador de 16 bits.

4. DECODIFICADORES
Un decodificador detecta la presencia de una determinada combinacin de bits en sus entradas y seala la presencia de este cdigo mediante un cierto nivel de salida. Figura 9. Diagrama de pines.

4.1. DECODIFICADOR BINARIO BSICO


Consiste en determinar cuando aparece un nmero binario en las entradas de un circuito digital. Se desea determinar cuando aparece el nmero 1001 en un circuito digital.

Figura 10. Smbolo lgico. EXPANSION DE SUMADORES (CONEXIN EN CASCADA) Un sumador en paralelo de 4 bits se puede expandir para realizar sumas Figura 13. Lgica de decodificacin con salida nivel ALTO.

4.2. DECODIFICADOR BCD A DECIMAL


Este decodificador convierte cada cdigo BCD en uno de los diez posibles cdigos decimales. Tambin se lo llama de 4 lneas a 10 lneas o decodificador 1 de 10. Se utilizan compuertas NAND para salidas activas a nivel bajo y AND para salidas activas a nivel alto.

Figura 15. Diagrama de pines y smbolo lgico para el 74LS47 Caractersticas adicionales: Salidas a hasta g: Son activas a nivel bajo.

LT (lamp test): Salida activa a nivel bajo. RBI (ripple blanking input): Salida activa a nivel bajo.
Tabla 4. Funciones de decodificacin BCD (blanking input/ripple blanking output): Salda activa a nivel bajo. Entrada de comprobacin: Cuando se aplica un nivel bajo a la entrada

BI RBO

4.3. DECODIFICADOR BCD A 7 SEGMENTOS


Este decodificador es capaz de excitar un display de 7 segmentos para indicar un digito decimal.

LT y la entrada BI RBO est a


nivel ALTO, se encienden todos los segmentos del display. Se utiliza para verificar que ninguno de los segmentos est fundido. Supresin de ceros: Sirve para eliminar los ceros innecesario. RBI es la entrada de borrado en cascada y RBO es la salida de borrado en cascada. Las cuales se utilizan para la supresin de cero. BI es la entrada de borrado y comparte el mismo pin con RBO.

Figura 14. Smbolo lgico de un decodificador BCD a 7 segmentos con salidas activas a nivel BAJO. UN DECODIFICADOR/CONTROLADOR BCD A 7 SEGMENTOS MSI El 74LS47 es un ejemplo de dispositivo MSI que decodifica una entrada BCD y controla un display de 7 segmentos.

Figura 10. Ejemplo de supresin de ceros.

CONCLUSIONES
Se puede obtener un sumador completo al unir dos semisumadores Para poder sumar dos nmeros binarios es necesario un sumador completo por cada bit que
tengan los nmeros que se quieren sumar. Un decodificador puede transformar un cdigo BCD a decimal y reflejarlo en un display para as poder apreciar el nmero decimal transformado. Es necesario conocer los datashett de los circuitos integrados aritmticos para as poder aplicar bien su utilizacin.

BIBLIOGRAFA Y/O ENLACES


REFERENCIAS
THOMAS L. FLOYD, FUNDAMENTOS DE SISTEMAS DIGITALES, 7 EDICIN, PEARSON EDUCACIN S.A., 2000, p.p.332.

ENLACES http://irlenys.tripod.com/digitalesi/arit/suma.htm (20/04/2013). http://portales.puj.edu.co/objetosdeaprendizaje/Online/OA06/paginas/capitulos/Cap1.htm (20/04/2013). http://www.slideshare.net/dlpoma/sumador-en-paralelo-de-circuito-integrado (20/04/2013). http://www.slideshare.net/dlpoma/sumador-en-paralelo-de-circuito-integrado (20/04/2013).