Está en la página 1de 20

UNI VERSI DAD DE EL SALVADOR

FACULTAD DE I NG. & ARQUI TECTURA


ESCUELA DE I NG. ELECTRI CA
ELECTRONI CA I I


Catedrtico: Jos Roberto Ramos Lpez
Integrantes : Palacios Abarca Flix Antonio PA06038
TCNICAS DE
POLARIZACIN MAS
DISEO DE ETAPAS
AMPLIFICADORAS CON
JFETS.




Laboratorio II
27-Abril-2012

TCNICAS DE POLARIZACIN MAS DISEO DE ETAPAS AMPLIFICADORAS CON J FETS.

ELECTRONICA II Pgina 2


I NTRODUCCI N.

En el desarrollo de este laboratorio conocido como TCNI CAS DE
POLARI ZACI N se construyeron configuraciones de circuitos predeterminadas,
utilizando los elementos de circuito JFET 2N4338 Y 2N4339 de los cuales se
obtuvieron sus corrientes de cortocircuito drenaje-fuente (I
DSS
), as como el voltaje de
umbral o estrangulamiento (V
P
). El procedimiento realizado consisti en obtener un
conjunto de mediciones de (I
DSS,
V
P
) para cada uno de los transistores. De este conjunto
de mediciones se escogieron dos pares de valores que corresponden a la corriente
mnima de cortocircuito y la mxima con sus correspondientes valores medido de V
P
.
El desarrollo de este laboratorio se realizo, tomando el conjunto de mediciones
correspondientes al transistor 2N4338 del tipo JFET, de los cuales se extrajeron los
pares de puntos de corriente y voltaje correspondientes al valor mnimo y mximo,
tomando como referencia el valor de corriente de cortocircuito drenaje-fuente.
Esta seleccin de puntos nos sirvi para encontrar las curvas caractersticas de
I
D
-V
GS
y g
m
- V
GS
con las cuales aplicamos la tcnica de polarizacin combinada y
autopolinizacin, para efectuar el diseo de un amplificador fuente comn y un circuito
seguidor de fuente.
En el transcurso del desarrollo de este documente se enseara, los criterios
utilizados para la construccin de cada uno de los circuitos antes mencionados, con el
fin de que el lector, tenga una visin global de cmo llevar a cavo la polarizacin de
estos circuitos y adems de cumplir condiciones de diseo especificas como lograr una
impedancia de entrada mayor que 1M.






TCNICAS DE POLARIZACIN MAS DISEO DE ETAPAS AMPLIFICADORAS CON J FETS.

ELECTRONICA II Pgina 3


OBJ ETI VOS.

OBJ ETI VO GENERAL:
Construir un circuito amplificador fuente comn y un seguidor de fuente,
utilizando la tcnica de polarizacin combinada, a partir de los pares de valores de (I
DSS
-
V
P
) tomando como referencia la corriente mxima y mnima correspondiente a las
mediciones realizadas al JFET 2N4338.

OBJ ETI VOS GENERALES:

Efectuar las mediciones de corriente de cortocircuito drenaje-fuente (I
DSS
) y
voltaje de estrangulamiento (V
P
) correspondiente al transistor JFET 2N4338.

Obtener los pares de valores de (I
DSS
-V
P
), mximo y mnimo, tomando como
referencia la corriente, para con ellos obtener la ecuacin caracterstica del
transistor I
D
-V
GS
y g
m
- V
GS
.


De las ecuaciones caractersticas, dibujar cada una de las curvas, y con ellas
aplicar el mtodo de polarizacin combinada de la cual se encuentra R
S
y puntos
de reposo del transistor.


Conocido el valor de la resistencia de fuente, y los valores de reposo del
transistor, disear dos circuitos, uno amplificador y otro seguidor de fuente.




TCNICAS DE POLARIZACIN MAS DISEO DE ETAPAS AMPLIFICADORAS CON J FETS.

ELECTRONICA II Pgina 4


MARCO TEORI CO.
ESTRUCTURA DEL J FET.








La fuente es el terminal S, a travs del cual los portadores mayoritarios entran en
la barra.
El drenador es el terminal D, a travs del cual los portadores mayoritarios salen
de la barra.
El canal es la porcin de material semiconductor (en este caso, tipo n) a travs
del cual los portadores se mueven desde la fuente al drenador.

Si se establece una tensin de alimentacin V
DS
entre los extremos, se consigue hace
circular una corriente a lo largo de la barra. Esta corriente est constituida por
portadores mayoritarios (en este caso e
-
). En los otros dos lados de la barra se forman
dos regiones fuertemente dopadas con impurezas aceptadoras. Estas regiones se
denominan puertas (G). Entre la puerta y la fuente se aplica una tensin V
GS
que
polariza inversamente la unin pn entre la puerta y el canal (I
G
0)
En un JFET de canal n:
V
DS
> 0
V
GS
< 0
I
D
> 0 (entrante)
I
S
< 0 (saliente)

Puesto que I
G
0 I
D
-I
S

FUNCIONAMIENTO
El funcionamiento de un transistor JFET se basa en la modulacin de la conductividad
del canal por medio de la polarizacin inversa de la unin pn entre la puerta y el canal.
TCNICAS DE POLARIZACIN MAS DISEO DE ETAPAS AMPLIFICADORAS CON J FETS.

ELECTRONICA II Pgina 5


Al encontrarse el canal mucho menos impurificado que la puerta, la zona de deplecin
se extender prcticamente slo al canal, de esta forma, la anchura efectiva (seccin
conductora) del canal ser tanto menor cuanto mayor sea la polarizacin inversa.
La modulacin de la anchura de la zona de deplecin, y por tanto del canal, se realiza a
travs de dos tensiones:
V
GS
: el aumento de la zona de deplexin (estrechamiento del canal) se produce
de manera uniforme a lo largo de las puertas.

V
DS
: el aumento de la zona de deplexin (estrechamiento del canal) se produce
en las proximidades del drenador.

Tal y como se ver posteriormente, un valor lmite de V
GS
que estrangule el canal de
manera uniforme, provoca la ausencia de corriente en el mismo: I
D
= 0. Sin embargo,
curiosamente, un valor lmite de V
DS
que estrangule el canal en las proximidades del
drenador, provoca la entrada en saturacin del transistor: I
D
= I
D,sat

A continuacin, vamos a realizar un anlisis cualitativo del funcionamiento del JFET
para distintos valores de V
GS
y V
DS
.

V
GS
= 0

V
DS
= 0 El transistor se encuentra en equilibrio (I
D
= 0). El canal entre las dos
uniones pn puerta-canal est totalmente abierto. CORTE.

V
DS
pequeas Empezar a circular una corriente I
D
que ser pequea. La
cada de tensin producida por I
D
a lo largo del canal tambin ser pequea y no
influir en la polarizacin inversa de las uniones pn puerta-canal. En estas
condiciones, el canal est abierto y I
D
V
DS
, siendo la constante de
proporcionalidad la conductancia del canal Por lo tanto, el canal de tipo n acta
como una resistencia. ZONA HMICA (REGIN LINEAL).

V
DS
moderadas La corriente I
D
aumenta. La cada hmica de tensin a lo
largo del canal ser apreciable. Esta cada hmica de tensin polariza
inversamente la uniones pn puerta-canal, con lo que el canal empezar a
estrecharse. Esta contraccin del canal no es uniforme, sino que tiene lugar en
las proximidades del drenador, por ser dichos puntos los que estn sometidos a
un mayor potencial y, por tanto, a una mayor polarizacin inversa. Como
consecuencia del estrechamiento del canal, la resistencia del canal aumenta y la
caracterstica I
D
/V
DS
suaviza su pendiente. ZONA HMICA (REGIN
GRADUAL).
TCNICAS DE POLARIZACIN MAS DISEO DE ETAPAS AMPLIFICADORAS CON J FETS.

ELECTRONICA II Pgina 6


V
DS
= V
DS,sat
Si seguimos aumentando V
DS
, llegar un momento en el que el
canal se haya contrado por completo en las proximidades del drenador y, por lo
tanto, la conexin entre la fuente y el drenador desaparece: se dice que el canal
se ha estrangulado. La tensin V
DS
a la que se produce este fenmeno se
denomina tensin de drenador de saturacin V
DS,sat
. En este caso, la pendiente de
la caracterstica I
D
/V
DS
se hace cero. SATURACIN

V
DS
> V
DS,sat
a porcin estrangulada del canal avanza un poco hacia la fuente
y la caracterstica I
D
/V
DS
se satura, es decir, I
D
permanece aproximadamente
constante e igual al valor I
D,sat


V
DS
> V
DS,rup
cuando la tensin V
DS
supera el mximo especificado para la
unin, la corriente I
D
crece bruscamente con un aumento apenas apreciable de
V
DS
y se produce la ruptura del transistor por avalancha. RUPTURA.


V
GS
<0
Debido a la tensin V
GS
aplicada, inicialmente el canal se encuentra
uniformemente contrado a lo largo de las puertas, de manera que se repite el
proceso anterior, pero con valores inferiores para la corriente I
D
y las
tensiones de drenador de saturacin V
DS,sat
y ruptura V
DS,rup
.

V
GS
= V
T
(V
T
<0)
El canal se encuentra estrangulado de manera uniforme a lo largo de las
puertas, lo cual provoca la ausencia de corriente en el mismo: I
D
= 0.
CORTE.

V
GS
< V
T
(V
T
<0)
El canal se encuentra estrangulado de manera uniforme a lo largo de las
puertas, lo cual provoca la ausencia de corriente en el mismo: I
D
= 0.
CORTE.





TCNICAS DE POLARIZACIN MAS DISEO DE ETAPAS AMPLIFICADORAS CON J FETS.

ELECTRONICA II Pgina 7

PARMETROS ESTTICOS
Corriente mxima de drenador

sat DS DS
GS
D DS
V V
V
I I
,
0
=
=
=
Potencial de estrangulamiento
Se define como potencial de estrangulamiento o potencial de pinch-off V
P
a la tensin
del punto de estrangulamiento:
) (
,sat DS GS P
V V V = Tensin positiva para un JFET de canal n
La tensin V
P
es una caracterstica del transistor que se determina a partir de la
geometra del mismo, por lo tanto, a mayor V
GS
aplicada menor V
DS,sat
es necesaria para
que se produzca el estrangulamiento del canal.
Tensin de corte
Se define como tensin de corte V
T
a la tensin de puerta que elimina todas las cargas
libres del canal con independencia de cual sea la tensin V
DS
aplicada:
sat DS GS T
V V V
,
= Tensin negativa para un JFET de canal n
La tensin V
T
es una caracterstica del transistor que se determina a partir de la
geometra del mismo, por lo tanto, a mayor V
GS
aplicada menor V
DS,sat
es necesaria para
que se produzca el corte del transistor.
RELACIN CORRIENTE/TENSIN









TCNICAS DE POLARIZACIN MAS DISEO DE ETAPAS AMPLIFICADORAS CON J FETS.

ELECTRONICA II Pgina 8

ZONA HMI CA

(
(

|
|
.
|

\
|

|
|
.
|

\
|
=
2
1 2
T
DS
T
DS
T
GS
DS D
V
V
V
V
V
V
I I

Comprobacin:
T DS GS
V V V < +
El JFET trabajando en la zona hmica acta como una VDR: una resistencia controlada
por la tensin V
GS
.
Simplificacin para la zona lineal ( 1 0 s s
DS
V ):

DS
T
GS
T
DS
D
V
V
V
V
I
I
|
|
.
|

\
|

~ 1
2


ZONA DE SATURACIN

2
1
|
|
.
|

\
|
=
T
GS
DS D
V
V
I I
Comprobacin:
T DS GS
V V V > +
Tal y como indica la ecuacin, en la zona de saturacin la corriente I
D
es independiente
del valor de V
DS
, actuando el transistor como una fuente de corriente constante
controlada por la tensin V
GS
.

L MI TE ENTRE LA ZONA HMI CA Y LA DE SATURACI N
En el lmite entre la zona hmica y la de saturacin se cumple que:
T DS GS
V V V = + Por
lo tanto, en la ecuacin general nos queda la ecuacin de la parbola frontera entre las
dos zonas:
2
|
|
.
|

\
|
=
T
DS
DS D
V
V
I I
TCNICAS DE POLARIZACIN MAS DISEO DE ETAPAS AMPLIFICADORAS CON J FETS.

ELECTRONICA II Pgina 9

DI SEO DE UN AMPLI FI CADOR FUENTE COMUN.

Se nos pide disear un amplificador, usando el elemento de circuito 2N4338 de la
familia de los JFET. El procedimiento a seguir es el de medir experimentalmente, las
corrientes de cortocircuito drenaje-fuente (I
DSS
), de un grupo de transistores
proporcionados en el laboratorio, y luego proceder a encontrar el voltaje de
estrangulamiento (V
p
), para lo cual se nos indico en el laboratorio la configuracin de
circuito adecuado para medir cada uno de los parmetros de corriente y voltaje. Los
circuitos mencionados son los siguientes:


V
p
: Voltaje de estrangulamiento.
I
DSS
: Corriente drenaje-fuente de cortocircuito.
Estas configuraciones de circuito, proporcionaron los siguientes datos de un grupo de
transistores los cuales se midieron experimentalmente en el laboratorio y que adems
corresponden al elemento de circuito 2N4338 con el cual se decidi trabajar para
construir las configuraciones de circuito:

T1 2N4338
+
+V = 15
-
+
LM741
R
1

5
k
Vp
T2 2N4338
+
+V = 10
IDSS
Configuracion para medir I
DSS
configuracion para medir V
p
TCNICAS DE POLARIZACIN MAS DISEO DE ETAPAS AMPLIFICADORAS CON J FETS.

ELECTRONICA II Pgina 10

Estos pares de valores mnimos y mximos que se muestran seleccionados, tomando
como referencia la corriente de cortocircuito drenaje-fuente (I
DSS
), se utilizan en cada
una de las ecuaciones caractersticas del transistor 2N4338 para obtener las
correspondiente curvas caractersticas de: I
D
-V
GS
y g
m
- V
GS
.
Las ecuaciones caractersticas del transistor son las siguientes:


Que son las ecuaciones, utilizadas para construir las correspondientes graficas
caractersticas que gobiernan el funcionamiento del transistor 2N4338. Las ecuaciones
caractersticas con los valores respectivos son las siguientes. Y que adems son las que
se utilizan para trazar las correspondientes grficas mnimas y mximas.



TCNICAS DE POLARIZACIN MAS DISEO DE ETAPAS AMPLIFICADORAS CON J FETS.

ELECTRONICA II Pgina 11


Las correspondientes curvas caractersticas para cada ecuacin mnimas y
mxima son las que se muestran a continuacin:


De estas curvas podemos arrancar el diseo de nuestro circuito sabiendo que al elegir
un valor de g
m
y un valor de R
D
apropiado podemos obtener la ganancia requerida. El
resultado de la formula siguiente se detalla mas adelante:
A
V
= -g
m
R
D


-0.7 -0.6 -0.5 -0.4 -0.3 -0.2 -0.1 0
0
0.5
1
1.5
2
2.5
3
3.5
x 10
-4
Vgs
I
d
Caracteristicas del transistor JFET 2N4338
Id(min)
Id(max)
-0.7 -0.6 -0.5 -0.4 -0.3 -0.2 -0.1 0
0
0.2
0.4
0.6
0.8
1
x 10
-3
Vgs
g
m
gm(min)
gm(max)
TCNICAS DE POLARIZACIN MAS DISEO DE ETAPAS AMPLIFICADORAS CON J FETS.

ELECTRONICA II Pgina 12

La configuracin de circuito que se propone para que actu como amplificador es la
siguiente, el cual se muestra ya con los valores de resistores calculados:

Para la cual mostramos el circuito a pequea seal. Para obtener la ganancia del
circuito, se procedi a analizar el mismo en pequea seal para el cual se utilizo el
modelo de circuito equivalente:
En pequea seal obtenemos:
De la configuracin de circuito propuesta para trabajar como amplificador, tenemos:

TCNICAS DE POLARIZACIN MAS DISEO DE ETAPAS AMPLIFICADORAS CON J FETS.

ELECTRONICA II Pgina 13

]
Y despreciando r
0
llegamos a:

D

Es esta la ecuacin que nos sirve para determinar la ganancia del circuito, quiere decir
que para un amplificador con ganancia de 55 que es el caso en esta ocasin y un valor
de

], la
D
tendr un valor equivalente a:




Este anlisis desprecia la resistencia de salida del transistor para encontrar un resultado
aproximado de la respuesta de la configuracin del circuito hecha con transistor.

Para obtener la R
s
, del grafico I
D
-V
GS
hacemos una ampliacin de este mismo,
tomando los puntos mximos y mnimos referentes a cada curva de I
D
obteniendo los
siguientes resultados
.

Que a dems se debe tomar en cuenta que la configuracin de circuito que se construir,
deber operar con las corriente y voltajes de reposo, escogidos para encontrar la R
S.

El siguiente grafico es el que nos ayuda a determinar el valor de R
S,
que estar en el
intervalo de polarizacin en que operara nuestro circuito.
TCNICAS DE POLARIZACIN MAS DISEO DE ETAPAS AMPLIFICADORAS CON J FETS.

ELECTRONICA II Pgina 14


A partir de la obtencin de la R
S
, podemos observar que se fijan valores de
reposo de operacin del transistor 2N4338, que fue en nuestro caso con el que se realizo
las configuraciones de los circuitos predeterminados.
En esta ocasin iniciamos con un anlisis terico, el cual finalizara con la
comprobacin en el laboratorio de los resultados que se encontraron tericamente, y
simulados en tina V8 de la respuesta de los circuitos, tanto un circuito amplificador
como el seguidor de fuente, estos distintos procedimientos servirn para comprobar la
fiabilidad de la respuesta de los circuitos antes mencionados.
El criterio de diseo, se baso prcticamente, en que a partir de la obtencin de la
R
S,
utilizamos los valores de reposo correspondientes a la corriente mxima en el
intervalo correspondiente para calcular la resistencia de la fuente y el V
GS
correspondiente a esa corriente de polarizacin.
Los respectivos valores de polarizacin que se utilizaron para el diseo son:
I
D
= 1e-4 [A]
V
GS
= -0.175 [V]
Este diseo de amplificador se basa en que fijando una corriente I
D
= 1e-4 [A] en el
transistor, la cada de potencial en el drenaje (V
D
) sea la mitad del voltaje de
suministro, y la cada de voltaje en la resistencia de la fuente sea tan pequea como V
S
=
1.2 [V] de tal manera que la seal en la salida tenga la mayor oscilacin y la seal no se
recorte. Para lo cual necesitamos fijar un voltaje V
GS
=-0.175.
TCNICAS DE POLARIZACIN MAS DISEO DE ETAPAS AMPLIFICADORAS CON J FETS.

ELECTRONICA II Pgina 15

I NI CI ANDO EL ANALISI S [DC] POR ETAPAS DEL AMPLI FI CADOR.
Sabemos que si pasa una corriente I
D
= 1e-4 [A] por la resistencia del drenaje se
requiere polarizar el transistor de compuerta a fuente tal como V
GS
= -0.175 [V], para lo
cual se procede de la siguiente manera:



V
GS
=V
G
-V
S
Por lo tanto:
V
G
= V
GS
+ V
S
(1.2)+(-0.175) 1[V]
De esta manera lo que nos queda es fijar
un voltaje de compuerta V
G
= 1 [V] de
forma que se cumpla lo anterior.


ANALI ZANDO EL DI VI SOR DE
VOLTAJ E:





Sabemos que queremos V
G
= 1 [V] , por tal motivo
La corriente que pasa por el divisor debe ser:
Tomando la R superior como 25M.
Por tal motivo la R inferior deber entonces ser:
TCNICAS DE POLARIZACIN MAS DISEO DE ETAPAS AMPLIFICADORAS CON J FETS.

ELECTRONICA II Pgina 16

El voltaje de suministro que se utilizo para implantar este circuito corresponde a
V
DD
=22[V]. Este laboratorio trata del diseo de una configuracin de circuito con JFET
que funcione como amplificador y uno como seguidor de fuente, de tal manera que los
resultados obtenidos tericamente se respalden con una simulacin y luego de estar
seguros de la respuesta del circuito se proceda a observar su desempeo en el
laboratorio y ver la consistencia del mismo a partir de los resultados tericos y de
simulacin obtenidos.

CI RCUI TO AMPLI FI CADOR:
a) Anlisis virtual del amplificador fuente comn utilizando TI NA v8.

El circuito a analizar es el siguiente, con los valores de resistores obtenidos en la
parte terica y utilizando capacitores de acoplamiento de seal y BYPASS se tiene.



Los resultados obtenido para la parte de simulacin en DC se muestran a
continuacin, quedando en evidencia que el anlisis terico tiene una alta coincidencia
con los valores encontrados en la simulacin.
TCNICAS DE POLARIZACIN MAS DISEO DE ETAPAS AMPLIFICADORAS CON J FETS.

ELECTRONICA II Pgina 17


Que fueron los resultados obtenidos tericamente, y satisfactoriamente respaldados con
Tina V8.



Lo cual respalda el resultado obtenido para la ganancia, que es de aproximadamente 58.

V
in
= 50mV
Vout = 2.9 V
0.00 50.00u 100.00u 150.00u 200.00u
V
o
u
t
-4.00
-2.00
0.00
2.00
4.00
V
i
n
-50.00m
-25.00m
0.00
25.00m
50.00m
Vout = 2.9 V
V
in
= 50mV
TCNICAS DE POLARIZACIN MAS DISEO DE ETAPAS AMPLIFICADORAS CON J FETS.

ELECTRONICA II Pgina 18

b) Los resultados obtenidos en el laboratorio para el amplificador fuente
comn fueron los siguientes:
1. En la polarizacin del ckto: Tal como se muestra en la imagen de abajo, los
resultados varan considerablemente en comparacin con los encontrados en la
simulacin, esto se debe a que experimentalmente no se contaba con los valores exactos
en los valores de los resistores, y fueron estos los que produjeron los cambios en la
polarizacin del ckto.


Los resultados obtenidos en el laboratorio, al introducir una seal con la configuracin
de parmetros mostrada en la imagen inferior que es del generador de seales:



TCNICAS DE POLARIZACIN MAS DISEO DE ETAPAS AMPLIFICADORAS CON J FETS.

ELECTRONICA II Pgina 19

Se obtiene la respuesta del ckto amplificador propuesto, tal como aparece en la siguiente
imagen:

El cual confirma que efectivamente la ganancia del amplificador fuente comn , anda
por los 57.

CI RCUI TO SEGUI DOR DE FUENTE:
El circuito seguidor de fuente, que se construir en el laboratorio es el propuesto
en el esquema siguiente.


Este circuito presenta la particularidad, de que se le elimino la R
D
y la salida del
circuito se tomo en la fuente, lo cual permite que la seal de entrada se replique en la
salida, y es as como este circuito se convierte en un seguidor.


R
1

1
,
2
M
R
S

1
2
k
+
U1 22
+
Vsing
T1 2N4338
+
U2 22
R
1

2
5
M
VF1
C1 100n
TCNICAS DE POLARIZACIN MAS DISEO DE ETAPAS AMPLIFICADORAS CON J FETS.

ELECTRONICA II Pgina 20

a) Resultados obtenidos al simular con TINA V8.



El cual muestra claramente, que la salida sigue a la entrada del circuito, aunque
con una leve reduccin en la seal de salida.
b) Resultados obtenidos en el laboratorio:



Vout = 0.9 V
Vin = 1V
0.00 10.00m 20.00m 30.00m 40.00m 50.00m
V
o
l t a
g
e
(
V
)
-1.00
-500.00m
0.00
500.00m
1.00
Vout = 0.9 V
Vin = 1V
Que efectivamente confirma que la entrada sigue a la salida, con una Av = 0.92.