Tema4 Lazo Enganchado en Fase

Laboratorio de Comunicaciones
Lazo enganchado en fase

Fernando D. Quesada Pereira
1
1
Departamento de Tecnologas de la Informacin y las Comunicaciones
Universidad Politcnica de Cartagena
24 de mayo de 2010
Fernando D. Quesada (UPCT, Dpto. TIC) Laboratorio de Comunicaciones 24 de mayo de 2010 1 / 47
ndice de Contenidos
1
Introduccin
2
Anlisis del transitorio de un PLL
3
Filtros de lazo
4
Estudio del transitorio de enganche
5
Caractersticas de los PLLs
6
Aplicaciones de los PLLs
Denicin de un PLL
Caractersticas principales de los PLLs
Un PLL (Phase Locked Loop) consta de un oscilador que sigue en fase una
seal de entrada.
Se utiliza un VCO (Voltage Control Oscillator), que es un oscilador que vara su
frecuencia (no fase) en funcin de la tensin aplicada a su entrada. La
frecuencia instntanea del VCO ser:
f (t ) = f
0
+ K
V
V(t )
Se trata de una desviacin de frecuencia respecto de la portadora (f
0
). Es una
desviacin proporcional a la tensin aplicada (K
V
(Hz/V) constante del VCO).
Para la anterior frecuencia instantnea del VCO, se tiene:
f (t ) =
1
2
d(t )
dt
; (t ) = 2
_
t
0
f ()d
El trmino (t ) es la fase instantnea del VCO. Es esta fase la que debe seguir
las variaciones de fase de la seal de entrada (la sigue en cuadratura).
Esquema de un PLL
x
r
(t )
x
d
(t )
VCO
F.P.B.
x
c
(t )
x
v
(t )
x
v
(t )
Figura: Esquema genrico de un PLL
Anlisis del PLL (I)
El detector de fase puede ser un mezclador que contenga un elemento
no lineal, obteniendo a la salida el producto de 2 seales.
Se supone que se recibe la seal x
r
(t ) = A
r
cos (
r
t ).
La seal de salida del VCO (x
v
(t )) se intenta enganchar en cuadratura
a la seal de entrada (x
r
(t )).
Se supone que la seal x
v
(t ) = A
v
sin(
v
t +
0
) es de distinta fre-
cuencia y fase que la de entrada x
r
(t ) (y adems en cuadratura).
Esquema de un PLL
Anlisis del PLL (II)
El trmino
0
es el error de fase o diferencia de fase respecto a la cuadratura de
la seal de entrada.
A la salida del detector de fase se tiene:
x
d
(t ) = x
r
(t ) x
v
(t )
x
d
(t ) = A
r
cos (
r
t ) A
v
sin (
v
t +
0
)
x
d
(t ) =
A
r
A
v
2
_
sin
_
(
v

r
)t +
0
_
+ sin
_
(
v
+
r
)t +
0
__
Se supone que existe enganche en frecuencia entre el VCO y la seal recibida
(
r
=
v
).
x
d
(t ) = A
r
A
V
1
2
_
sin
0
+ sin (2
r
t +
0
)
_
Tras el ltro paso bajo de lazo se elimina el trmino de frecuencia doble 2
r
.
x
d
(t ) =
A
r
A
v
2
sin
0
Si el error de fase es pequeo entonces sin
0

0
.
X
d
(t ) =
A
r
A
v
2

0
= A
d
0
Esquema de un PLL
Anlisis del PLL (III)
La seal a la salida del detector de fase es proporcional a la difer-
encia de fase entre las dos seales.
Tras el ltro de lazo (normalmente paso bajo), la seal se aplica al
VCO, y ste modica su frecuencia instantnea segn:
f (t ) = f
0
+K
0
x
c
(t ) = f
0
+K
v
A
d
0
El proceso contina hasta que las fases de las dos seales se
igualan, momento en el que el circuito est enganchado en fase.
Transitorios del PLL (T. Laplace)
El siguiente paso es realizar un anlisis de los transitorios del
circuito.
El nalisis se har en el dominio de Laplace.
Transitorio de un PLL
x
r
(t )
x
d
(t )
VCO
F(s)
x
c
(t )
x
v
(t )
x
v
(t )
Figura: Esquema genrico de un PLL
Transitorios del PLL (T. Laplace) (II)
La fase instantnea de la seal recibida x
r
(t ) es:
r
(t ) =
r
t +
r
(t )
La fase de la seal del VCO es:
v
(t ) =
v
t +
v
(t )
Se supone que hay enganche en la parte lineal (
r
=
v
) de la
variacin de fase (como antes, enganche en frecuencia).
Transitorios del PLL (T. Laplace) (III)
A la salida del mezclador se tiene una seal proporcional a la diferencia de fases
(segn lo visto antes, A
d
= A
r
A
v
/2).
x
d
(t ) =
_
r
(t )
v
(t )
_
A
d
X
d
(s) =
_
r
(s)
v
(s)
_
A
d
A la salida del ltro F(s) se tiene:
X
c
(s) = F(s) X
d
(s) = F(s)A
d
_
r
(s)
v
(s)
_
La frecuencia instantnea del VCO es proporcional a la tensin x
c
(t ): f (t ) =
K
v
x
c
(t ).
Nota: En la relacin anterior no es importante la frecuencia natural f
0
del VCO,
ya que hay enganche en la variacin lineal de la fase
r
=
v
=
0
.
K
v
es la constante del VCO y se mide en (Hz/V).
A
d
es la constante del detector de fase y se mide en (V/rad).
Transitorios del PLL (T. Laplace) (IV)
La fase instantnea de la salida del VCO se sabe que es:
v
(t ) = 2
_
t
0
f ()d = 2 K
v
_
t
0
x
c
(t )d
La anterior relacin se pasa al dominio de Laplace (
_

1
s
):
v
(s) = 2 K
V
X
c
(s)
s
.
Se sustituye la
V
(s) en la expresin de la seal a la salida del ltro X
c
(s) y se
llega a:
s
2 K
v
v
(s) = F(s)[
r
(s)
v
(s)] A
d
_
s
2 K
v
A
d
+ F(s)
_
v
(s) = F(s)
r
(s)
La funcin de transferencia de fase del PLL H(S) es:
H(s) =

v
(s)
r
(s)
=
F(s)
s
2 K
v
A
d
+ F(s)
=
2 K
v
A
d
F(s)
s + 2 K
v
A
d
F(s)
=
K F(s)
s + K F(s)
=
K
F(s)
s
1 + K
F(s)
s
Orden y tipo de un PLL
Ganancia de Lazo
Al trmino K = 2 K
v
A
d
se le denomina ganancia de lazo.
La ganancia total del bucle K interviene en la estabilidad del circuito, al
encontrarse ste realimentado (el circuito puede hacerse inestable).
Para frecuencia cero s = j = 0, se tiene que
v
(s) =
r
(s) (ambas fases son
iguales).
Orden del PLL
Si el nmero de polos ltro de lazo F(s) es n, entonces el nmero de polos de la
funcin de transferencia es (n + 1).
Se llama orden del PLL al nmero de polos de la funcin de transferencia de
fase H(s).
El orden del PLL tambin puede verse como el grado de la ecuacin
caracterstica 1 + K
F(s)
s
= 0. Si el grado es (n + 1), la funcin tiene n + 1 polos
(orden del PLL).
Orden y tipo de un PLL
Tipo de un PLL
El tipo de un PLL es el nmero de polos en el origen que presenta
la funcin
1 +K
F(s)
s
.
Esta funcin siempre tiene un polo en el origen, por lo que el PLL
siempre es como mnimo de tipo 1.
Si F(s) no tiene polos en el origen, entonces el tipo del PLL es 1.
PLL de orden 1 y tipo 1
Estudio de la funcin de transferencia de fase H(s).
Funcin de transferencia
Se corresponde con el caso en que no hay ltro de lazo F(s) = 1.
H(s) =

v
(s)
r
(s)
=
K
s +K
En el tiempo se tiene una respuesta al impulso:
h(t ) = Ke
Kt
K afecta a la ganancia y a la amortiguacin.
Si K , el circuito es ms rpido y tarda menos en llegar al rgi-
men permanente.
La funcin de transferencia H(s) presenta un polo en s = k, por
lo que siempre es estable.
Ancho de banda equivalente de ruido
Es el ancho de un ltro rectangular que deja pasar el mismo ruido que un ltro real,
cuando a la entrada hay un ruido blanco (es plano en todas las frecuencias).
Denicin matemtica
La ganancia central en ambos ltros debe ser la misma.
La potencia de ruido a la salida tras el ltrado es para el ltro rectangular (siendo
G
R
(f ) la densidad espectral de potencia).
P
R
=
_

0
|G
R
(f )|
2
df =
0
B
Para el otro ltro se tiene:
P
S
=
_

0
|G
S
(f )|
2
df
Igualando ambas potencias se llega a:
0
B =
_

0
|G
S
(f )|
2
df
B =
1
0
_

0
|G
S
(f )|
2
df =
1
2
0
_

0
|G
S
()|
2
d
Ejemplo para un PLL de orden 1 y tipo 1
B
0
|G
R
(f )|
f
Figura: Filtro equivalente
0
|G
s
(f )|
f
Figura: Filtro original
La funcin de transferencia de fase para un PLL de orden 1 y tipo 1 es H
PLL
(s) =
K
s+K
.
En regimen estacionario senoidal s = j , se tiene:
H
PLL
() =
K
j + K
; |H
PLL
| =
K
K
2
+
2
Consideramos que
0
= 1, por lo que el ancho de banda equivalente se calcula como:
B =
1
2
_

0
K
2
2
+ K
2
d = tan
1
_
K
_
0
K
2
=
K
2
_
tan
1
() tan
1
(0)
_
=
K
2
2
=
K
4
PLL de orden 2 y tipo 1 con ltro RC
V
i
(s)
V
o
(s)
R
C
Figura: Filtro RC
En aplicaciones comerciales, el ltro ms
utilizado es un paso bajo sencillo de tipo RC
(orden 2, tipo 1).
Se tiene del divisor de tensin que:
V
0
(s) = V
i
(s)
1
sC
1 +
1
sC
= V
i
(s)
1
1 + sCR
Funcin de transferencia y tipo
La funcin de transferencia del ltro F(s) es:
F(s) =
V
0
(s)
V
i
(s)
=
1
1 + sCR
El tipo del PLL es 1, ya que a + K
F(s)
s
= 1 + K
1
s(1+sCR)
slo tiene un polo en el
origen.
Funcin de transferencia de fase, estabilidad, coeciente de amortiguamiento y
pulsacin propia
Estudio PLL orden 2 y tipo 1
La funcin de transferencia en fase queda como:
H(s) =

v
(s)
r
(s)
=
K F(s)
s + K F(s)
=
K
1
1+sCR
s + K
1
1+sCR
=
K
s
2
CR + S + K
=
K CR
s
2
+
s
CR
+
K
CR
La estabilidad del PLL viene determinada por los ceros del denominador (polos
de la funcin de transferencia).
s =
1
CR

_
1
C
2
R
2

4K
CR
2
=
1
CR

2
CR
_
1
4CRK
1
2
Se denen los factores:
Coeciente de amortiguamiento .
2
=
1
4CRK
.
Pulsacin propia .
2
n
=
K
CR
.
Ancho de banda equivalente de ruido, estabilidad
Se tienen las relaciones:
2
n
=
1
4CRK
K
CR
=
1
4C
2
R
2
; 2
n
=
1
CR
2
n
= 2
m
K ; K =

n
2
Se puede demostrar que el ancho de banda de ruido equivalente para un PLL
fabricado con este ltro es B =
K
4
=

n
8
.
Las raices de la funcin de transferencia de fase se pueden escribir en trminos
del coeciente de amortiguamiento y la pulsacin propia.
s =
2
n
2
n
_
2
1
2
=
n
n
_
2
1
La funcin de transferencia de fase H(s) se escribe en trminos de y
n
.
H(s) =

v
(s)
s
(s)
=

2
n
s
2
+ 2
n
s +
2
n
Las raices estn en el semiplano izquierdo si
n
> 0. Por otra parte,
n
=
1
2CR
> 0, por lo que el sistema es siempre estable.
Tipos de factor de amortiguamiento
Clases de amortiguamiento
> 1 . Amortiguamiento super-crtico, raices reales y distintas.
= 1 . Amortiguamiento crtico, raiz real y doble.
< 1 . Amortiguamiento sub-crtico, raices complejas.
Figura: Funcin de transferencia PLL del
tipo 2 y orden 2.
Figura: Respuesta al escaln PLL del
tipo 2 y orden 2.
PLL de orden 2 y tipo 1 con ltro lead-lag pasivo
Funcin de transferencia, funcin de transferencia de fase, B
eq
de ruido
V
i
(s)
V
o
(s)
R
1
R
2
C
Figura: Filtro Lead-Lag Pasivo
Analizando el dividor de tensin se tiene:
V
o
(s) = V
i
(s)
R
2
+
1
sC
R
2
+
1
sC
+ R
1
La funcin de transferencia del ltro F(s)
queda como: F(s) =
V
o
(s)
V
i
(s)
=
1+sCR
(R
1
+R
2
)sC+1
El ancho de banda equivalente de ruido es B =
n
_
+
1
4
_
.
Se denen las constantes de tiempo
1
= R
1
C y
2
= R
2
C, quedando la funcin
de transferencia como: F(s) =
1+s
2
(
1
+
2
)s+1
La funcin de transferencia de fase H(s) queda como:
H(s) =

v
(s)
r
(s)
=
K F(s)
s + K F(s)
=
K
1+s
2
(
1
+
2
)s+1
s + K
1+s
2
(
1
+
2
)s+1
= K
1 + s
2
(
1
+
2
)s
2
+ s + K + s
2
K
Funcin de transferencia de fase, amortiguamiento y pulsacin propia
La expresin nal de la funcin de transferencia de fase queda como:
H(s) =
(K+sK
2
)
(
1
+
2
)
s
2
+
_
1+
2
K
1
+
2
_
s +
K
1
+
2
Encontrando los ceros del denominador (polos de la funcin de transferencia) se
tiene:
s =
(1+
2
K)
(
1
+
2
)

_
_
(1+
2
K)
(
1
+
2
)
_
2
4K
1
+
2
2
=
(1+
2
K)
(
1
+
2
)

2
1
+
2
_
(1+
2
K)
2
(
1
+
2
)K 4
1
2
Se dene la pulsacin propia como
2
n
=
K
1
+
2
.
El coeciente de amortiguamiento
2
=
(1+
2
K)
2
(
1
+
2
)K 4
.
Se tienen las relaciones
2
n
2
=
K
1
+
2
(1 +
2
K)
2
4K(
1
+
2
)
=
(1 +
2
K)
2
4(
1
+
2
)
2
; 2
n
=
1 +
2
K
1
+
2
Funcin de transferencia de fase, estabilidad, ancho de banda equivalente de ruido
Los polos de la funcin de transferncia quedan como:
s =
2
n
2
n
_
2
1
2
=
n
n
_
2
1
2
n

2
n
K
=
1 +
2
K
1
+
2
1
+
2
=

2
K
1
+
2
La funcin de transferencia de fase queda como:
H(s) =

v
(s)
r
(s)
=
s
_
2

2
n
K
_
+
2
n
s
2
+ 2
n
s +
2
n
Se puede comprobar que
n
=
1
2
1+
2
K
1
+
2
> 0, por lo que el circuito tiene los
polos en el semiplano izquierdo (el circuito es estable).
El ancho de banda equivalente de ruido es:
B =
n
_
+
1
4
_
PLL de orden 2 y tipo 2 con ltro lead-lag activo
Filtro activo con un amplicador operacional
+
V
i
(s)
V
o
(s)
R
1
R
2
C
V
n
I = 0
I
1
I
2
v
p Z
0
= 0
Lazo
Figura: Filtro Lead-Lag Activo
Anlisis del circuito
I
1
=
V
i
(s) V
n
(s)
R
1
=
V
i
(s)
R
1
; I
1
= I
2
0 = I
2
_
1
Cs
+ R
2
_
+ V
o
(s) ; I
2
=
V
o
(s)
1
Cs
+ R
2
(en el lazo)
V
i
(s)
R
1
=
V
o
(s)
R
2
+
1
Cs
; F(s) =
V
o
(s)
V
i
(s)
=
R
2
+
1
Cs
R
1
=
1 + CR
2
s
CR
1
s
Funcin de transferencia de fase, orden y tipo
Se denen las constantes de tiempo
1
= CR
1
y
2
= CR
2
.
la funcin de transferencia del ltro queda como F(s) =
1+
2
s
1
.
La funcin de transferencia de fase H(s) es:
H(s) =

v
(s)
r
(s)
=
K F(s)
s + K F(s)
=
K
_
1+
2
s
s
1
_
s + K
_
1+
2
s
s
1
_ =
K(1 +
2
s)
s
2
1
+ K
2
s + K
El PLL es de orden 2 y tipo 2. La funcin 1 + K
F(s)
s
= 1 + K
1+
2
s
s
2
1
(polo de orden
2 en el origenes de tipo 2).
Los polos de la funcin de transferencia de fase H(s) son:
s =
K

2
1

_
K
2
2
2
2
1
4K
1
2
=
K

2
1

2
1
_
K
2
2
4
1
1
2
Pulsacin propia, amortiguamiento, estabilidad
Se tienen las relaciones
2
n
=
K
1
y
2
=
K
2
2
4
1
:
2
n
2
=
K
2
2
4
1
K
1
=
1
4
K
2
2
2
2
1
; 2
n
=
K
2
1
La funcin de transferencia de fase H(s) se puede escribir como:
H(s) =

v
(s)
r
(s)
=
2
n
s +
2
n
s
2
+ 2
n
s +
2
n
Los polos de la funcin de transferencia quedan como:
s =
2
n
2
n
_
2
1
2
=
n

n
_
2
1
Se cumple que
n
=
1
2
K

2
1
> 0, por lo que las raices se encuentran en el
semiplano izquierdo y el PLL es estable.
Transitorio de enganche
Teorema del valor nal
Se estudia la capacidad de los PLL para engancharse.
Se supone que existe un error de fase entre la seal de entrada y la seal que
sale del circuito.
Se pretende ver si el circuito es capaz de hacer cero ese error de fase.
La funcin del error es (t ) =
r
(t )
v
(t ). En el dominio de Laplace se tiene:
E(s) =
r
(s)
v
(s) ; E(s) =
r
(s)
_
1

v
(s)
r
(s)
_
; E(s) =
r
(s)
_
1
K F(S)
s + K F(s)
_
Se supone que la seal de entrada sufre un salto de (escaln de fase).
r
(t ) = u(t ) ;
r
(s) =

s
Teorema del valor nal(error en tiempo innito)
l
m
t
(t ) = l
m
s0
sE(s)
Errores para un PLL de orden 1 y tipo 1
Segn el teorema del valor nal, para un PLL de orden 1 y tipo 1 F(s) = 1 con
error de fase constante , se tiene:
l
m
s0
sE(s) = l
m
s0
s
s
_
1
K
s + K
_
= l
m
s0
s
s + K
= 0
l
m
s0
s
s
(1 1) = 0
El PLL se consigue en enganchar en fase para un PLL de orden 1 y tipo 1.
Para un error de fase lineal (corresponde a un salto de frecuencia constante) se
tiene:
r
(t ) = tu(t ) En Laplace
r
(s) =

s
2
Aplicando el teorema del valor nal:
l
m
s0
sE(s) = l
m
s0
s
s
2
_
1
K
s + K
_
= l
m
s0
s
s + K
s
=

K
Existe un error de fase constante. El PLL se engancha en frecuencia, y la fase
tendr un error con respecto a la seal de entrada.
El error de fase depende del salto y de la ganancia de lazo del PLL K
(interesa un K alto para disminuir el error, pero aumenta el B
eq
de ruido).
Errores para un PLL de orden 2 y tipo 2 (Lead-Lag activo). Salto de
fase
El error de fase en el dominio de Laplace se puede escribir como:
E(s) =
r
(s)
_
1

v
(s)
r
(s)
_
=
r
(s)
_
1
2
n
s +
2
n
s
2
+ 2
n
s +
2
n
_
=
r
(s)
_
s
2
+ 2
n
s +
2
n
2
n
s
2
n
s
2
+ 2
n
s +
2
n
_
=
r
(s)
s
2
s
2
+ 2
n
s +
2
n
Si existe un salto de fase
r
(t ) = u(t ),
r
(s) =

s
, el error queda como:
E(s) =

s
s
2
s
2
+ 2
n
s +
2
n
l
m
s0
sE(s) = l
m
s0
s
2
s
2
+ 2
n
s +
2
n
= 0
El PLL se engancha en fase ante un salto de fase constante.
Errores para un PLL de orden 2 y tipo 2 (Lead-Lag activo). Salto de
frecuencia
Para un salto de frecuencia se tiene
r
(t ) = t u(t ),
r
(s) =

s
2
.
EL error de fase que da como :
E(s) =

s
2
s
2
s
2
+ 2
n
s +
2
n
l
m
s0
sE(s) = l
m
s0
s
s
2
+ 2
n
s +
2
n
= 0
El PLL vuelve a engancharse en fase, aunque haya un salto de frecuencia.
El enganche se debe a que el PLL es de tipo 2 (son capaces de engancharse
en fase ante un salto de frecuencia).
Ejercicio.- Repita el proceso para una rampa en frecuencia
r
(t ) = t
2
u(t ).
Ejercicio propuesto
Estudio de un PLL (I)
Se tiene el esquema de un lazo enganchado en fase (PLL) en la gura.
Describa la funcin de cada uno de los bloques representados en la gura.
Cual es el signicado de las constantes A
d
y K
0
?. Por ltimo, obtenga de forma
justicada la funcin de transferencia de fase del PLL H(s) =
v
(s)/
r
(s).
Explique las caractersticas de los distintos ltros presentados en teora:
Atenuador o amplicador de ganancia constante, ltro RC, ltro lead-lag pasivo
y lead-lag activo. Diga, en cada caso, el error de fase que se produce en
rgimen permanente ante un salto de fase y un salto de frecuencia.
ve
vco
cos
fr
sin
vd
Figura: Esquema de un lazo enganchado en fase (PLL)
Ejercicio propuesto
Estudio de un PLL (II)
Se propone el estudio del comportamiento de un PLL que incorpore alternativamente
los ltros representados en las guras.
Diga el orden y el tipo de cada ltro. Calcule, en su caso, la pulsacin propia
n
y el coeciente de amortiguamiento .
Estudie el enganche del PLL para cada ltro cuando en la seal de entrada se
produce un escaln de fase. Repita lo mismo para un escaln de frecuencia.
Existe alguna forma de reducir el error?
L
R V
in
V
out
Figura: Filtro LR del PLL
C
R V
in
V
out
Figura: Filtro CR del PLL
Ejericio Propuesto
Proponga un PLL, indicando su orden y tipo, que sea capaz de
engancharse en fase ante una rampa de frecuencia. Demuestre
por qu el error de fase es nulo. Dibuje el diagrama de Lissajous
resultante cuando a la entrada de dicho PLL se produce un salto
de frecuencia.
Qu entiende por ancho equivalente de ruido de un PLL?. En
qu afecta la ganancia del PLL?
Proponga tres PLLs (orden 1 y tipo 1, orden 2 y tipo 1, orden 2 y
tipo 2). Diga como ser el error de fase para cada uno de ellos, si
la seal de entrada al PLL es una rampa en frecuencia. Dibuje
como ser el diagrama de Lissajous resultante en cada caso.
Ejercicio propuesto
Estudio prctico de un PLL (I)
Partiendo de la gura conteste a las siguientes cuestiones:
Figura: Implementacin prctica de un PLL. Fernando D. Quesada (UPCT, Dpto. TIC) Laboratorio de Comunicaciones 24 de mayo de 2010 32 / 47
Ejercicio propuesto
Estudio prctico de un PLL (II)
1
Analizando el circuito propuesto para un PLL, marque qu puntos se
corresponden con la entrada y salida de cada una de las etapas q que
componen un PLL. En concreto distinga:
Detector
Filtro
VCO
2
Qu funcin tiene el conjunto formado por el transistor y el transformador?
3
Qu desfase deber tener la seal generada por el VCO respecto a V1 una
vez conseguida la estabilidad, es decir una vez que se considere que ha
enganchado a la seal de entrada V1?. Por qu motivo?.
4
Cul es la funcin del diodo D1?.
5
Qu forma la seal de control de entrada al VCO?Por qu se necesita ms
de una seal?
6
Qu elementos del circuito son los responsables de generar la frecuencia de
oscilacin en el VCO?
7
Considerando que el circuito se ha adaptado correctamente al funcionamiento
de un PLL, qu prueba podramos realizar para comprobarlo? (Tome como
referencia la fase de la seal de entrada)
Ejercicio Propuesto (Esquema PLL prctico)
1
Suponiendo que existe un desfase de /4 entre la salida del VCO y la seal de
entrada, la cual tiene una frecuencia de 1 kHz. Qu frecuencias debe eliminar
el ltro que tiene incorporado el PLL?. Explique por qu.
2
Qu componente continua obtendramos en la salida del dectector si en ese
instante tuvieramos un desfase de /2 en la seal de salida del VCO respecto
de la seal de entrada?. Qu signicara dicha respuesta?.
3
Suponga que a la mitad del tiempo durante el que estoy haciendo el muestreo
introduzco un salto de radianes en mi seal de entrada, con las siguientes
caractersticas en mi PLL: un ltro de lazo RC con un coeciente de
amortiguamiento =
2/2, y una pulsacin propia de

n
= 180. Pero, a partir
de estos valores el PLL no consigue engancharse. As que se plantea hacer
modicaciones:
Con los valores de coeciente de amortiguamiento = 2 y pulsacin
n
= 220, si empleamos un ltro RC, podramos conseguir el enganche?.
(Considere que la cantidad de muestras que estoy utilizando es de
N = 3000).
Qu solucin alternativa nos permitira conseguir el deseado enganche,
respetando los valores iniciales dados al coeciente de amortiguamiento
y a la pulsacin propia
n
?. Existira alguna desventaja a destacar para
esta solucin?
Partiendo del PLL prctico y suponiendo que la fuente V1 es un tono de 9,667 KHz,
conteste a las siguientes cuestiones:
1
Calcule la frecuencia que debemos eliminar despus de pasar por el detector, y
el valor por el que ser atenuada dicha frecuencia tras pasar por el ltro.
2
Suponiendo que la constante de lazo del PLL vale 1 y sustituyendo el ltro RC
por un lead-lag activo de pulsacin propia
n
= 64 y coeciente de
amortiguamiento = 5:
Dibuje los elementos que componen el nuevo ltro y obtenga la funcin de
transferencia del PLL.
Si el condensador que forma parte del nuevo ltro vale 1 nF, calcule el
valor que toman el resto de elementos del ltro.
Calcule la seal de error que generara el PLL ante una variacin del tipo
rampa en la frecuencia de la seal recibida, interpretando lo que se
obtendra en el caso de que dejsemos funcionar al PLL durante un
tiempo lo sucientemente grande como para considerarlo innito.
3
Determine sobre el circuito del PLL qu elementos componen el VCO y diga
cul de esos elementos se considera clave para generar variaciones en la
frecuencia de salida del VCO en funcin de la tensin de entrada introducida al
VCO.
Partiendo del esquema del PLL prctico, conteste a las siguientes cuestiones:
1
Modique el circuito para convertirlo en un modulador de FM.
2
Si el generador de frecuencia que hace de fuente transmisora fuera un
generador de frecuencia variable segn una rampa:
Qu efectos son previsibles que sucedan?
Habra que hacer alguna modicacin en el circuito? (En caso armativo
cul sera y hacer una demostracin matemtica).
3
Qu elementos seran necesarios aadir para convertir nuestro circuito en un
demodulador ASK? (Aada los elementos como bloques).
4
Explique brevemente la funcin del diodo varactor, diciendo qu lo est
controlando.
Ejercicio Propuesto
Esquema PLL (I)
Partiendo de la gura adjunta (considerando el coeciente de amortiguamiento igual a
= 5 y la pulsacin propia igual a
n
= 1200; y que el bloque de Laplace dentro de la
mencionada gura es:
1+0,0083s
0,0083s
), conteste a las siguientes cuestiones:
Figura: Implementacin prctica de un PLL.
Ejercicio Propuesto
Esquema PLL (II)
Localice en el circuito y explique brevemente
la funcin del limitador y la necesidad de un
ltro paso banda.
Transforme el bloque de Laplace situado en la
gura en elementos discretos. Elimine los
elementos que sean necesarios para
convertir el circuito de la gura en un
modulador de FM, indicando los bloques
bsicos de que consta.
Si el generador de frecuencia que hace de
fuente transmisora fuera un generador de
frecuencia del tipo rampa,
Qu efectos son previsibles que
sucedan?
Habra que hacer alguna
consideracin para conseguir un
enganche cercano a lo perfecto? (haga
demostracin matemtica)
Figura: Seales en el PLL.
Ejercicio Propuesto
Esquema PLL (III)
Si disponemos de una seal de informacin como la representada
en la gura de la transparencia anterior, y se obtiene una
modulacin tal y como se muestra en la misma gura pero en la
parte inferior.
Cmo utilizara el esquema del PLL para recuperar la seal de
informacin representada en la transparencia anterior, si se
recibe la seal modulada previamente citada? (conteste en forma
de diagrama de bloques)
Margen de enganche
El margen de enganche es aquel en el que si hay un salto, el PLL
puede volver a engancharse.
1
f
0
es la frecuencia del VCO en la que se produce un salto a la
frecuencia de entrada f
i
. El salto es de valor f = f
0
f
i
.
2
El salto ocasiona una tensin de control V
0
en el VCO de valor
= K
v
V
0
, donde K
v
(Hz/V) es la constante del VCO.
3
En el detector de fase se tiene V
d
= A
d

e
, con A
d
(V/rad).
4
Para el caso en que el ltro no inuye se tiene que V
D
= V
0
, por lo
que f = K
v
A
d

e
.
5
Es normal suponer que el PLL puede enganchar desviaciones de
fase de valor mximo /2 (|
e
| =

2
). De esta forma
(f = K
v
A
d
(Hz/V V/rad rad = Hz) (se supone una
desviacin total de ). Esta es la mxima excursin de frecuencia
que puede enganchar el PLL.
Margen de seguimiento
Denicin y caractersticas
El margen de seguimiento hace referencia a que el PLL sigue las
variaciones pequeas en la seal de entrada una vez
enganchada.
En teora el margen de seguimiento es innito, pero en la prctica
el VCO no puede seguir cualquier frecuencia de oscilacin, por
dos razones:
El varicap tiene un rango limitado de variacin.
El oscilador pasado un lmite se hace estable y ya no oscila.
Modulacin y demodulacin FM
VCO
f
p
x
m
(t )
Figura: Modulador de FM
El VCO oscila a una frecuencia muy
precisa fp.
La seal moduladora se mete como
tensin de control del VCO.
La frecuencia del VCO cambia
proporcionalmente al mensaje.
VCO
x
r
(t )
x
m
(t )
F.P.B.1
F.P.B.2
Figura: Demodulador de FM
Elimina el armnico de frecuencia doble del detector de
fase.
A la salida del detector de fase se tiene una seal de
control que vara segn los cambios de la frecuencia de
la seal de entrada.
Este demodulador ha sustituido en los receptores
modernos a los discriminadores.
Demodulacin coherente de amplitud y sntesis de
frecuencia
VCO
x
r
(t )
x
v
(t )
x
o
(t )
Figura: Demodulador DBL
Se obtiene una seal x
v
(t )
totalmente coherente en fase y
frecuencia con la seal recibida
x
r
(t ).
VCO
f
p
f
0
M
f
0
M
divisor de frecuencia programable
Figura: Sintetizador de frecuencia
El PLL se engancha a la
frecuencia que hay en el detector
de fase f
p
=
f
0
M
, f
0
= M f
p
. Se
sintetiza una frecuencia multiplo de
la seal del cristal.
Ejercicio Propuesto
Aplicaciones PLLs (I)
Encuentre la funcin de transferencia de fase del PLL sintetizador de frecuencia
de la gura de la izquierda (H
PLL
(s)). Asimismo, obtenga la funcin de error de
fase del mismo PLL (H
e
(s)), denida como la relacin entre el error de fase y la
fase de la seal de entrada. Asuma que el PLL se encuentra enganchado en
frecuencia.
El PLL anterior se utiliza como modulador de frecuencia (FM) al introducir la
seal moduladora v
m
en el VCO de la forma representada en la gura de la
derecha. Obtenga la fase de la seal de salida en funcin de la fase de la seal
de entrada
r
(s) y de la seal moduladora V
m
(s). Tenga en cuenta que el VCO
se encuentra enganchado a la frecuencia de la seal de referencia, y por tanto
f
0
(t ) = f
c
+ K
m
v
m
(t ) + K
v
v
c
(t ) queda como f
0
(t ) = K
m
v
m
(t ) + K
v
v
c
(t ) a efectos
de anlisis. Utilice la denicin de ganancia K = 2K
v
A
d
.
Escriba la expresin de la frec. de salida f
o
(s) en funcin de la moduladora
V
m
(s), la frec. de entrada f
r
(s), la funcin de error H
e
(s) y de transferencia de
fase H
PLL
(s) del sintetizador de frecuencias. Teniendo en cuenta el
comportamiento paso alto de H
e
(s) y el comportamiento paso bajo de H
PLL
(s),
Cmo ha de ser la frec. de la seal portadora v
m
(t ) en relacin a la frec. de la
seal de entrada f
r
para que la frec. de salida del PLL se comporte como FM?.
Ejercicio Propuesto
Aplicaciones PLLs (II)
osc
VCO
N
A
d
F(s)
K
v
f
r
f
o
Figura: PLL sintetizador de frecuencia.
osc
VCO
N
A
d
F(s)
K
v
K
m
v
m
(t )
f
r
f
o
Figura: Modulador de FM con PLL.
Ejercicio Propuesto
Anlisis PLL (I)
Encuentre la funcin de transferencia F(s) de los ltros de lazo da la gura de la
izquierda y de la derecha. Por otra parte, calcule la funcin de transferencia de
fase de los PLLs resultantes.
Indique el orden y el tipo para cada uno de los PLLs con los ltros de lazo
anteriores. Asimismo, obtenga la expresin del coeciente de amortiguamiento
y de la pulsacin propia
n
en funcin de los componentes de los ltros y los
parmetros del PLL, siempre y cuando sea posible.
Calcule los errores de fase resultantes a la salida de los PLLs ante un salto de
fase en la seal de entrada, un salto de frecuencia y una rampa en frecuencia.
Represente como seales de entrada de un PLL de orden 2 y tipo 2, un escaln
de fase, un salto en frecuencia y una rampa en frecuencia. Represente los
diagramas de Lissajous resultante para cada una de las seales de entrada
anteriores. Asimismo, muestre de la seal de error de fase entre la entrada y la
salida, suponiendo que el PLL se encuentra enganchado inicialmente y un
coeciente de amortiguamiento de tipo subamortiguado.
Ejercicio Propuesto
Anlisis PLL (II)
+
R
1
R
2
L
Figura: Primer ltro de lazo.
R
C
L
Figura: Segundo ltro de lazo.
Calcule el margen de enganche de un PLL enganchado inicialmente a un tono
de 1, 6 MHz con ltro de lazo F(s) =
1+0,04s
0,08s
, constante del VCO 50 KHz/V ,
constante del detector de fase A
d
= 0,08 V/rad.
En el PLL del apartado anterior se aumenta lentamente la frecuencia,
observndose que ste sigue enganchado. Qu sucede si sta se hace crecer
de forma indenida?, a qu se debe ese comportamiento?

Tema4 Lazo Enganchado en Fase

Cargado por

Información del documento

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Tema4 Lazo Enganchado en Fase

Cargado por

Copyright:

Formatos disponibles

Laboratorio de Comunicaciones

Lazo enganchado en fase

2/2, y una pulsacin propia de

También podría gustarte