Está en la página 1de 4

CAPITULO 9

1.

Liste las diferencias entre los microprocesadores 8086 y 8088 8086 6 bytes para instrucciones Bus de datos de 16 bits 8088 4 bytes para instrucciones Bus de direcciones de 6 bits

2.

Es el 8086/8088 compatible con TTL? Explique su respuesta

si y no porque el control de corriente de un cero lgico este se reduce a 2.a mA y la inmunidad al ruido se reduce a 350 mV. 3. Cul es el factor de salida del 8086/8088 para los siguientes dispositivos?

74XXX TTL: 1 74ALSXXX TTL: 10 74HCXXX CMOS: 10 4. Qu informacin aparece en el bus de direcciones/datos del 8088 cuando ALE esta activa?

Los bits de direccin A0- A7 5. Cules son los fines de los bits de estado S3 y S4?

Los bits S4 y S3muestran cual segmento se utiliza durante el ciclo estos dosbits de estado podran utilizarse para direccionar cuatro bancos de memoria separados de 1Mbyte si se decodifican como A21y A20 6. Qu condicin indica un 0 lgico en el terminal RD del 8086/8088?

La condicin que indica un 0 lgico en el terminal RD del 8086/8088 es de una operacin de lectura. 7. Explique la operacin de la terminal y de la instruccin WAIT.

La terminal es una entrada que se evala mediante la instruccin WAIT. Si esun 0 lgico, la instruccin WAIT funciona como una instruccin NOP y si es un 1 lgico la instruccin WAIT espera a que se un 0 lgico. Describa la seal que se aplica a la terminal de entrada CLK de losmicroprocesadores 8086/8088. La seal que se aplica a la terminal de entrada de los microprocesadores en el ciclo de trabajo debe ser del 33%. 9. Qu modo de operacin se selecciona cuando MN/MX se conecta a tierra? El modo de operacin mxima 10. Qu indica la seal de estrobo WR que proviene del 8086/8088 sobre la operacindel 8086/8088? Indica que se est realizando una operacin de escritura. 11. Cundo flota ALE a su estado de alta impedancia? Cuando DT/R presenta un 1 lgico 8.

12. Cuando DT/R es un 1 lgico, Qu condiciones indica sobre la operacin del 8087/8088? Las condiciones que indica sobre la operacin es que el bus de datos esta enviando datos a la memoria o un dispositivo de E/S 13. Qu ocurre cuando la entrada HOLD para el 8086/8088 se coloca en su nivel 1 lgico? El microprocesadordeja de ejecutar software y coloca sus buses de direcciones, datos y control en elestado de alta impedancia. 14. Qu terminales del 8086/8088 en modo mnimo se decodifican para descubrir si el procesador se detiene? Los terminales son los siguientes: IO/M DT/R SSO 15. Explique la operacin de la terminal LOCK La operacin LOCK se convierte en un cero lgico para cualquier instruccin que tenga el prefijo LOCK. 16. Qu condiciones indican las terminales QS1 y QS0 sobre 8086/8088? Las condiciones que indican esos terminales son seales para el coprocesador que indican lo que estn haciendo la cola del microprocesador 17. Cules son las tres tareas de limpieza que proporciona el generador de reloj 8284A? Las tres tareas de limpieza son: CLK READY RESET

18. Por cual factor divide el generador de reloj 8284A la frecuencia de salida del oscilador de cristal? El factor que divide el generador de reloj es de 3 19. Si la terminal F/C se coloca en un nivel de 1 lgico, el oscilador de cristal se deshabilita. En donde se conecta la seal de entrada de sincronizacin al 8284A bajo esta condicin? Se conecta la seal de entrada en la posicin de memoria FFFF0H 20. La salida PCLK del 8284A es de__13,93__ MHz si el oscilador de cristal opera a 14 MHz 21. La entrada RES que va al 8284A se coloca en un nivel de _____ lgico para reiniciar el 8086/8088? 22. Qu conexiones de bus en el microprocesador 8086 se demultiplexa de manera usual? Las conexiones A0 A15 del bus de direcciones son las que se demultiplexan de manera usual

23. Qu conexiones de bus en el microprocesador 8088 se demultiplexa de manera usual? Las conexionesmultiplexadas de direccin y estado A19/S6 a A16/S3. 24. Qu circuito integrado TTL se utiliza a menudo para demultiplexar los buses en el 8086/8088? Se utiliza el enclavamiento transparente 74LS373 para demultiplexar los buses en los microprocesadores 25. Cul es el propsito de la seal BHE demultiplexada en el microprocesador 8086? El propsito de la seal BHE se basa para la seleccin del banco de memoria de los microprocesadores 26. Por qu se requiere bferes con frecuencia en un sistema basado en el 8086/8088? Se requieren bferes porque se conectan demasiados dispositivos de memoria y de E/S en un sistema lo cuales los buses necesitan de bferes para estas conexiones 27. Qu seal del 8086/8088 se utiliza para seleccionar la direccin de flujos de datos que pasan por el bufer de bus bidireccional 74LS245? Las seales que se debe utilizar para la direccin de datos es: DT/R para habilitar DEN para deshabilitar

28. Un ciclo de bus equivale a __4__ periodos de reloj 29. Si la entrada CLK que va al 8086/8088 es de 4 MHz, Cul es la longitud de un ciclo de bus? La longitud de bus debe tener un ciclo activo del 33% la cual un nivel alto porun tercio del periodo y un bajo por dos tercios. 30. Cules son las dos operaciones del 8086/8088 que ocurren durante un ciclo de bus? Las dos operaciones de los microprocesadores que ocurren durante un ciclo de bus son: Obtencin Ejecucin

31. Cuntos MIPS es capaz de obtener el 8086/8088 cuando opera con un reloj de 10 MHZ? Los MIPS que es capaz de obtener cuando opera un reloj de 10 MHz son de 5 millones de instrucciones por segundo 32. Describa en forma breve el propsito de cada uno de los estados T que se muestran:

a. b. c. d. e.

T1: Se enva la direccin junto con ALE T2: Se permite tiempo para el acceso a memoria y la entrada READY T3: Se emite la seal de lectura o escritura T4: Se transfiere datos y se desactiva la lectura o la escritura Tw: Es el estado de espera que permite un tiempo adicional para el acceso de memoria

33. Cunto tiempo se permite para el acceso a memoria cuando el 8086/8088 se opera con un reloj de 5 MHz? El tiempo que se permite para el acceso de memoria es de 460ns de lectura y 88ns de escritura 34. Qu anchura tiene DEN si el 8088 se opera con un reloj de 5 MHz?

35. Si la terminal READY se conecta a tierra, introducir ___ UN____ estados en el ciclo de bus del 8086/8088 36. Qu hace la entrada ASYNC que va al 8284A? Lo que realiza es que selecciona una o dos etapas de sincronizacin para READY 37. Qu niveles lgicos deben aplicarse a AEN1 y RDY1 para obtener un 1 lgico en el terminal READY? (Suponga que AEN2 esta en un nivel de 1 lgico) Los niveles lgicos que deben aplicarse es en las entradas a los filp flopsla salida del AND entre AEN1 y RDY1 deben estar activa 38. Compare la operacin en modo mnimo con la de modo mximo 8086/8088 Modo mnimo: trabajo de manera independiente Modo mximo: trabaja con otros integrados, 8288 controlador de bus, 8087 coprocesador matemtico y otros.

39. Qu funcin principal proporciona el controlador de bus 8288 cuando se utiliza con la operacin en modo mximo del 8086/8088? La funcin principal del controlador de bus 8288 es de proporcionar las seales del bus de control a la memoria y al E/S, ya que estas elimina algunas lneas de seales de control de sistema y las sustituye con seales de control para los coprocesadores