4.2.2.

POR TABLA DE VERDAD Para aclarar el proceso es necesario un ejemplo especfico, la tabla de verdad especifica un circuito combinacional con dos entradas y dos salidas. Las funciones de BOOLE pueden expresarse en suma de trminos mnimos. | | El diseo de circuitos combinacionales parte la especificacin del problema y culmina en un diagrama lgico de circuitos o un conjunto de funciones booleanas a partir de las cuales se puede obtener el diagrama lgico. El procedimiento implica los pasos siguientes: De la especificacin del circuito, deduzca el nmero requerido de entradas y salidas; asigne un smbolo a cada una. Deduzca la tabla de verdad que define la relacin requerida entre las entradas y las salidas. Obtenga las funciones booleanas simplificadas para cada salida en funcin de variables de entrada. Dibuje el diagrama lgico y verifique que el diseo sea correcto | | | | | | | |||| |||||| || |||||| | ||| | || | | | | |||| |||||| | ||| |||| |||||| || 4.2.3. POR ECUACIONES BOOLEANAS Si se requiere reducir la funcin que realiza el circuito. Este proceso parte del diagrama lgico dado y culmina en un conjunto de funciones BOOLEANAS, una tabla de vedad o una posible explicacin del funcionamiento del circuito. Si el diagrama lgico analizar va acompaado de un nombre de funcin o de una explicacin de lo que se supone que hace, el problema de anlisis se reduce a una verificacin de la funcin planeada. El anlisis se efecta manual mente encontrando las funciones BOOLEANAS o la TABLA DE VERDAD, o bien utilizando un programa de simulacin de computadora. El primer paso del anlisis consiste en asegurarse del que el circuito dado sea combinacional y no secuencial. El diagrama del circuito combinacional tiene compuertas

lgicas sin trayectoria de retroalimentacin ni elementos de memoria. Una trayectoria de retroalimentacin es una conexin de salida de una compuerta a la entrada de una segunda compuerta que forma parte de la entrada a la primera compuerta. El anlisis del circuito combinacional dela figura ilustra, es un circuito que tiene tres entradas binarias A,B y C y dos salidas binarias F1 y F2. Las salidas de diversas compuertas que son funcin nicamente de variables de entrada son T1 y T2. La salida F2 se deduce fcilmente de las variables de entrada. Las funciones BOOLEANAS de esta salida son: F2= AB+AC+BC F1= A+B+C T2= ABC 4.2.4. POR DESCRIPCIN DE COMPORTAMIENTO Lenguaje de Descripcin de Hardware de alta escala de integracin (VHDL) VHDL es el acrnimo que representa la combinacin de VHSIC y HDL, donde VHSIC es el acrnimode Very High SpeedIntegratedCircuit y HDL es a su vez el acrnimo de Hardware DescriptionLanguage. Es un lenguaje definido por el IEEE (Institute of Electrical and ElectronicsEngineers) (ANSI/IEEE 1076-1993) usado por ingenieros para describir circuitos digitales. Otros mtodos para disear circuitos son la captura de esquemas (con herramientas CAD) y los diagramas debloques, pero stos no son prcticos en diseos complejos. Otros lenguajes para el mismo propsito son Verilog y ABEL. Aunque puede ser usado de forma general para describir cualquier circuito se usa principalmentepara programar PLD (Programable LogicDevice - Dispositivo Lgico Programable),FPGA (Field ProgrammableGateArray), ASIC y similares Dentro del VHDL hay varias formas con las que podemos disear el mismo circuito y es tarea deldiseador elegir la ms apropiada. * Funcional: Describimos la forma en que se comporta el circuito. Esta es la forma que msse parece a los lenguajes de software ya que la descripcin es secuencial. Estas sentencias secuenciales se encuentran dentro de los llamados procesos en VHDL. Los procesos son ejecutados en paralelo entre s, y en paralelo con asignaciones concurrentes de seales y con las instancias a otros componentes. * Flujo de datos: describe asignaciones concurrentes (en paralelo) de seales. * Estructural: se describe el circuito con instancias de componentes. Estas instancias forman un diseo de jerarqua superior, al conectar los puertos de estas instancias con las

seales internas del circuito, o con puertos del circuito de jerarqua superior. * Mixta: combinacin de todas o algunas de las anteriores. En VHDL tambin existen formas metdicas para el diseo de mquinas de estados, filtros digitales, bancos de pruebas etc.