ANLISIS, DISEO E IMPLEMENTACIN DEL VIDEOJUEGO TETRIS UTILIZANDO LA DIGITAL FPGA STARTED KIT CON LENGUAJE DE DESCRIPCIN DE HARDWARE

VHDL

ARRAZOLA PATERNINA JORDAN ESCALONA ARAUJO ADRIAN ESCOBAR TORRES LUIS JARAMILLO FUENMAYOR ANDREA MAURY JIMNEZ ANDRS PREZ GMEZ JESUS ROMERO WATSON IVIN

GRUPO: AD

PROPUESTA DE SISTEMAS EMBEBIDOS II PRESENTADO AL DOCENTE ING HEYDER PEZ

UNIVERSIDAD DE LA COSTA CUC FACULTAD DE INGENIERA PROGRAMA DE INGENIERA ELECTRNICA BARRANQUILLA, 15 DE NOVIEMBRE DE 2012

RESUMEN
La Digital FPGA Started Kit, es un dispositivo integrado que permite la realizacin de varios procesos para generar con otros dispositivos perifricos un sistema. Con esta idea se plante la realizacin del conocido videojuego Tetris, que hizo viable un anlisis del comportamiento de la FPGA cuando realiza este tipo de aplicaciones. Y de manera simultnea se buscaron proyectos similares que dieron soporte a la complejidad de estos dispositivos, logrando as el planteamiento de soluciones para su desarrollo. Lo anterior se dio a travs de una metodologa comparativa que facilit y optimiz el proceso de desarrollo de entidades y arquitecturas que tiene el lenguaje de programacin de este sistema engranado.

ABSTRACT
The Digital Started Kit FPGA is an integrated device that allows to carry out various processes with other peripheral devices generate a system. With this idea arose the realization of the famous video game Tetris, which made feasible an analysis of the behavior of the FPGA when making this type of applications. And simultaneously similar projects were sought which gave support to the complexity of these devices, thus developing solutions for their development. This occurred through a comparative methodology that facilitated and optimized development process of entities and architectures that have the programming language of this system engaged.

TABLA DE CONTENIDO
RESUMEN .................................................................................................................... 1 ABSTRACT .................................................................................................................. 1 1. 2. 3. INTRODUCCIN ............................................................................................... 3 FORMULACIN DEL PROBLEMA .................................................................... 5 OBJETIVOS ....................................................................................................... 6 3.1. 3.2. 4. 5. 6. 7. Objetivo General ......................................................................................... 6 ObjetivoS Especficos ................................................................................. 6

ESTADO DEL ARTE .......................................................................................... 7 METODOLOGA .............................................................................................. 11 SOLUCIN TCNICA ...................................................................................... 13 CONCLUSIN ................................................................................................. 17

BIBLIOGRAFA ........................................................................................................... 18

1. INTRODUCCIN
La tecnologa en las ltimas dcadas se ha desarrollado a pasos de gigante como respuesta al desarrollo de la electrnica. sta tiene como meta incrementar la calidad de vida y por tanto los beneficios que ofrece la tecnologa a la humanidad. Y es as como si de un complemento fuera, el desarrollo de los juegos de video ha estado a la par de este proceso evolutivo acelerado; permitiendo de una manera no tan exacta beneficiar al hombre moderno de los ajetreos que esta sociedad produce en l[1]. En consecuencia las evidencias actuales de sistemas de ltima generacin se dan por la aplicabilidad de tecnologa ms avanzada. Uno de los juegos ms representativos y famosos en la historia de los videojuegos es el Tetris; con su simpleza, casi perfeccin y bajo coste, lo hace moldeable para la mayora de sistemas integrados. Segn el Artculo At 25, Tetrisstilleyeinggrowth, de la revista virtual REUTERS[2]: Fue Diseado y programado por Aleksi Pzhitnov, en la Unin Sovitica. Su lanzamiento oficial fue el 06 de junio de 1984. La mecnica del juego es explicada en el artculo y se crea as uno de los ms famosos videojuegos: El Tetris, de la pgina Universia, el cual dice [3]: Este juego consiste en una serie de figuras, compuestas por cuatro cuadros pegados entre s, llamados tetraminos (tetrimins o tetrominos) que caen. El jugador no puede impedir la cada, pero puede decidir la rotacin de la pieza (0, 90, 180, 270) y en qu lugar debe caer. Cuando una lnea horizontal se completa, esa lnea desaparece y todas las piezas que estn por encima descienden una posicin, liberando espacio de juego y por tanto facilitando la tarea de situar nuevas piezas, adems de generar contadores de puntos. La cada de las piezas se acelera progresivamente. El juego acaba cuando las piezas se amontonan hasta salir del rea de juego. Una de las cosas fundamentales de este tipo de juegos es el CI (Circuito Integrado) aplicado en ellos, mirando la capacidad o dicho de una mejor manera la complejidad de estos un CI FPGA se podr utilizar. Un FPGA es definido en la ctedra de trabajo final Introduccin a los Dispositivos FPGA. Anlisis y ejemplos de diseo, de Eduardo Carlos Bozich, el cual dice [4]: Los FPGA (Field Programmable Gate Array) son circuitos lgicos programables directamente por el usuario, lo cual requiere de herramientas de costo relativamente bajo, como lo son el software de desarrollo y el dispositivo grabador. La grabacin o programacin de uno de estos dispositivos se puede llevar a cabo en milisegundos. Los FPGA son muy utilizados por fabricantes que producen tecnologa a baja escala, como por ejemplo diseadores de equipos de propsito especfico, los cuales no pueden justificar la produccin de ASICs por los bajos volmenes de dispositivos que venden. Los FPGAs tienen una funcionalidad similar, a costos menores y con una velocidad ligeramente menor. Tambin los FPGAs se utilizan como prototipos, los cuales se pueden depurar y permiten refinar el diseo. Con el software de diseo se puede simular en hardware antes de mandar a fabricar el ASIC correspondiente. Un FPGA consiste en arreglos de varios bloques programables (bloques lgicos) los cuales estn interconectados entre s y con celdas de entrada/salida mediante canales de conexiones verticales y horizontales. En general, se puede decir que posee una estructura bastante regular, aunque el bloque lgico y la arquitectura de ruteado varan de un fabricante a otro.

Figura 1. Tetrminos

Figura 2. Tetris1

Figura 3. Arquitectura de un FPGA2

1 2

http://www.placertextual.com/2009/06/el-video-juego-tetris-cumple-25-anos-de-creacion/ http://www.ing.unlp.edu.ar/islyd/Trabajo%20Final.pdf

2. FORMULACIN DEL PROBLEMA

En el desarrollo de la investigacin con respecto a la FPGA y al videojuego como tal, se consulta al tutor a cargo para comprender la magnitud del videojuego en contraste con la plataforma de trabajo, encontrando que en la Universidad de la Costa no se ha indagado al respecto. Pero como tal, la interactividad de la FPGA con los perifricos: Teclado PS/2 y Monitor VGA, si se ha implementado. Lo que resulta en una aplicacin prematura para explorar y surge la pregunta: Cmo se podr analizar, disear e implementar un Tetris utilizando la FPGA Started Kit con lenguaje de descripcin de hardware VHDL? A lo cual ha de estimarse que con los conocimientos adquiridos y con la metodologa aplicada, sern alcanzados los objetivos planteados en su totalidad.

3. OBJETIVOS

3.1.

OBJETIVO GENERAL
Analizar, disear e implementar el videojuego Tetris utilizando la Digital FPGA Started Kit con lenguaje de descripcin de hardware VHDL

3.2.

OBJETIVOS ESPECFICOS
Analizar el comportamiento de la Digital FPGA Started Kit con lenguaje de descripcin de hardware VHDL y la fundamentacin del videojuego Tetris. Disear un sistema que recree los comportamientos del videojuego Tetris en una FPGA Implementar el diseo del Tetris en la Digital FPGA Started Kit. Probar la implementacin del diseo del Tetris hecha en la Digital FPGA Started Kit. Corregir los errores y finiquitar los detalles posibles para la entrega del videojuego.

4. ESTADO DEL ARTE

[5] En los ltimos aos se ha desarrollado con mucha rapidez la FPGA para ser aplicada en videojuegos, un ejemplo es la aplicabilidad dada por Ayush Jiwarajka con un Tetris Paralelo Ece 576 como Proyecto de Fin de Carrera[6]: El objetivo de este proyecto era crear una versin de dos jugadores del popular juego Tetris. La idea era que cada jugador interactuara desde su propia pantalla usando un teclado PS/2 para la entrada y al mismo tiempo su partida influira en la de su oponente. Es decir, que cuando un jugador borra las lneas en su juego a su oponente se le subira un nmero predefinido de lneas (En la que cada lnea era una secuencia aleatoria de bloques) en su juego. Para aadir, cada jugador sera capaz de ver el estado del juego oponente en su propia pantalla, que le permite hacer decisiones informadas en su juego. Para ello se ha utilizado dos Altera DE2 Board que se comunican a travs del puerto serie. La motivacin de este proyecto fue hacer un proyecto que tena un componente visual y utilizar la variedad de los recursos ofrecidos por la DE2Board. Tambin quera hacer un proyecto en el que estaba implicado algn elemento de red. El diseo de un juego con la comunicacin a travs del puerto serial a cabo todos estos objetivos ayud a aprender a usar una variedad de componentes de la AlteraBoard. Dice Jiwarajka de su proyecto. El diagrama de bloques utilizado por ese proyecto fue el siguiente:

Figura 4. Tetris Paralelo3

https://instruct1.cit.cornell.edu/courses/ece576/FinalProjects/f2008/aj77/aj77/finalreport.html

Figura 5. Diagrama de Bloques del Tetris Paralelo4

Otro proyecto que aplica una FPGA es el de ANGULO COLLAZOS SANDRA KATHERINE y LEMUS DAVID LEANDRO, estudiantes de Ingeniera Electrnica la
4

https://instruct1.cit.cornell.edu/courses/ece576/FinalProjects/f2008/aj77/aj77/finalreport.html

Corporacin Universitaria Autnoma Del Cauca [7]: La finalidad de esta experiencia llevar a disear un TETRIS utilizando el mdulo de video VGA de la FPGA Ciclone II DE2. ste no utiliza el puerto PS/2 de la tarjeta pero utiliza los perifricos que esta trae incorporada y a su vez utiliza programacin en VHDL para el desarrollo del videojuego. A su vez se encontraron investigaciones referentes a la integracin del PS/2 y del monitor VGA de Ingenieros Universidad de la Costa, como el trabajo de maestra de los docentes Gabriel Pieres y Norman Jimnez Cuentas llamado: Generacin de un Teclado Numrico y Visualizacin de un Nmero en un Monitor VGA a travs de una Tarjeta Xilinx Spartan 3 [8]el cual determina que: El sistema funcionar a travs de tres bloques generales, uno correspondiente a la interpretacin de la seal del teclado numrico por medio de un puerto PS/2, otro bloque correspondiente a la generacin de una imgen de video VGA que utiliza un puerto que permite dicha entrada y un bloque que se encargar de interpretar el ingreso del dato proveniente del teclado para asociarle una imgen que representar esta informacin en el sistema de la pantalla. Teniendo en cuenta esto el usuario podr ingresar un nmero de un dgito (0 9), el cual ser pulsado y posteriormente liberado para ser capturado y codificado por un valor binario que se llevar a una unidad de almacenamiento. Esta unidad tendr previamente cargada la representacin matricial correspondiente a los dgitos que se visualizarn en la pantalla de acuerdo al estado actual del teclado. Una vez identificada la imgen a representar esta se enviar al bloque del monitor VGA, el cual generar el proceso para la imgen a mostrar. Esto se har mediante barridos horizontales y verticales que se encargarn de presentar las seales que le propiciarn la imgen de acuerdo a la entrada del teclado. Se parte del hecho que se utiliza una pantalla de 640 x 480 pxeles. Adems de esto se tiene que el reloj del teclado ser considerado como una seal de entrada, siendo el reloj de la tarjeta XILINX que opera 50 MHz quien se encargue de la sincronizacin como maestro del sistema, a travs de un proceso de filtrado con la seal de reloj del teclado. Luego con esto se tendr que el sistema propuesto estar conformado por tres bloques principales. Uno que se encargar del funcionamiento del teclado, otro del funcionamiento del monitor VGA y otro de la interface tendr a cargo el recibir al primero y enviar la informacin de visualizacin al segundo.

Figura 6. Diagrama de bloques que describe el funcionamiento del teclado PS/2 9

Lo anterior servir como base contundente para este proyecto que se encuentra en etapa de implementacin, debido a que presenta el desarrollo integral de los perifricos. Pero a su vez se conluye que la Digital FPGA Starter Kit para realizar el Tetris como se ha planteado no ha sido incursionado en Colombia. Y abre una gama de oportunidades para los que asuman el reto y se conviertan en pioneros.

10

5. METODOLOGA
Para el anlisis, el diseo e implementacin de los dispositivos en el desarrollo del Tetris, se utilizar el mtodo Top-Down. El cual promete reducir los riesgos en gran medida, incrementar la productividad, proporcionar una rpida deteccin de errores, permitir una reutilizacin del diseo y acoplarse con la ingeniera concurrente; debido a su capacidad para facilitar el trabajo en equipo al establecer actividades que se asignan a cada miembro y para su ejecucin son organizadas por etapas, lo que optimiza la capacidad de tener en un lapso corto de tiempo el diseo del Tetris. Para ser ms explcitos, se aplicar el siguiente diagrama de bloques de manera descendente, lo que permitir comprender el comportamiento de este sistema llamado Tetris:
TETRIS

Teclado

FPGA

Monitor VGA

MEMORIA DE CONTROL CONTROL DE SEALES DE ENTRADA MEMORIA DE PUNTAJE

ALGORITMO DE SECUENCIA DE GRAVEDAD CONTROL EN RESPUESTA PARA SALIDA

GENERADOR DE NMEROS PSEUDOALEATORIOS

MEMORIA DE TETROMINS FORMULACIN DE ROTACIN DE TETRMINOS

Figura 7. De cabeza en el diagrama se encuentra el sistema a realizar que ser el Tetris. Debajo de este se encuentran los dispositivos que permitirn su realizacin: El teclado con entrada PS/2, la Digital FPGA Started Kit con lenguaje de descripcin de hardware VHDL y por ltimo el monitor con entrada de VGA. Teclado: Empleado como elemento de entrada, permitir el movimiento para los tetrominos y tambin la rotacin de los mismos. Digital FPGA Started Kit con lenguaje de descripcin de hardware VHDL: Utilizado como el cerebro del sistema, se encargar de todos los procesos y dar la salida esperada. Monitor VGA: Utilizado como elemento de salida, permitir la visualizacin de del videojuego como tal.

11

Siendo el Tetris la cabeza, la FPGA es su cerebro y es debajo de este en donde se encuentran los registros ( procesos), los cuales permitirn que su operatividad se d de la manera ms eficiente. Los cuales son: Control de seales de entrada: Este control permitir la conectividad entre el teclado y la FPGA. Memorias: stas, como su nombre lo indica, permitirn la obtencin y posterior almacenamiento de registros del sistema que son: Control lineal: Registro de borrado de lnea completa, que cuando esta se cree, borre la lnea formada e ingrese un contador a la memoria de puntaje Puntaje: Registro sumador de contadores, que cuando este reciba un contador lo vaya sumando y guardando, para su posterior visualizacin. Memoria de tetrominos: Registro de control de figuras del juego, que tendr en sus registros cada una de las figuras del juego en las distintas posiciones posibles, es decir, en esta se encontrar el tetromino con todas sus diferentes posiciones ( I, )

Algoritmo de secuencia de gravedad: Registro de pseudocada, que permitir la cada automtica por tiempo determinado de los tetrominos en la visualizacin, adems de determinar el punto de impacto, que consistir en saber cuando un tetromino llega a su destino y entonces mandar una seal al generador pseudoaleatorio. Generador de nmeros pseudoaleatorios: Registro de cambio de tetrominos por encaje, que permitir el cambio de tetrominos una vez estos lleguen al punto de impacto. Formulacin de rotacin de tetrominos: Registro de control de seal, que permitir al cambio de seales de entrada del teclado, buscar en la memoria de tetrominos e identificar la figura necesaria para esa seal. Control en respuesta para la salida: Este control unificar todos los registros para enviarlos a la salida que ser el monitor.

12

6. SOLUCIN TCNICA

Figura 8. Diagrama de bloques TECLADO PS/2 [9][10][11] [12]

Como medio de entrada se utiliza teclado PS/2 como se mencion anteriormente, la interfaz ps/2 es de tipo serial, es decir que se envan los datos de forma secuencial a travs de un canal de transmisin y uno de recepcin. Para el teclado PS/2 cada tecla presenta un cdigo nico que es enviado al host (en este caso la FPGA) cada vez que es pulsada una tecla y dependiendo de la programacin que tenga la FPGA al recibir el cdigo realizar una funcin. El teclado PS/2 cuenta con un oscilador interno de aproximadamente 16KHz para el envo de la informacin al host. Dentro de la informacin se encuentra el make code y el break code, el primero es la informacin correspondiente a la tecla que se pulsa, el otro indica al host que la tecla fue soltada o sigue oprimida. La seal enviada por el teclado al host contiene 33 bits incluyendo el make y el break, por lo tanto, para la implementacin en la FPGA se necesitar de un contador de 0 a 33 y un comparador de 33 bits con el fin de indicar a la FPGA que tecla se puls.

13

KEY MAKE BREAK --- KEY

A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 1C 32 21 23 24 2B 34 33 43 3B 42 4B 3A 31 44 4D 15 2D 1B 2C 3C 2A 1D 22 35 1A 45 16 1E 26 25 2E 36 3D F0,1C F0,32 F0,21 F0,23 F0,24 F0,2B F0,34 F0,33 F0,43 F0,3B F0,42 F0,4B F0,3A F0,31 F0,44 F0,4D F0,15 F0,2D F0,1B F0,2C F0,3C F0,2A F0,1D F0,22 F0,35 F0,1A F0,45 F0,16 F0,1E F0,26 F0,25 F0,2E F0,36 F0,3D 9 ` = \ BKSP SPACE TAB CAPS L SHFT L CTRL L GUI L ALT R SHFT R CTRL R GUI R ALT APPS ENTER ESC F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 PRNT SCRN SCROLL

MAKE
46 0E 4E 55 5D 66 29 0D 58 12 14 E0,1F 11 59 E0,14 E0,27 E0,11 E0,2F 5A 76 05 06 04 0C 03 0B 83 0A 01 09 78 07 E0,12, E0,7C 7E

BREAK --- KEY MAKE BREAK

F0,46 F0,0E F0,4E FO,55 F0,5D F0,66 F0,29 F0,0D F0,58 FO,12 FO,14 E0,F0,1F F0,11 F0,59 E0,F0,14 E0,F0,27 E0,F0,11 E0,F0,2F F0,5A F0,76 F0,05 F0,06 F0,04 F0,0C F0,03 F0,0B F0,83 F0,0A F0,01 F0,09 F0,78 F0,07 E0,F0, 7C,E0, F0,12 F0,7E -NONE[ INSERT HOME PG UP DELETE END PG DN U ARROW L ARROW D ARROW R ARROW NUM KP / KP * KP KP + KP EN KP. KP 0 KP 1 KP 2 KP 3 KP 4 KP 5 KP 6 KP 7 KP 8 KP 9 ] ; ' , . / 54 E0,70 E0,6C E0,7D E0,71 E0,69 E0,7A E0,75 E0,6B E0,72 E0,74 77 E0,4A 7C 7B 79 E0,5A 71 70 69 72 7A 6B 73 74 6C 75 7D 5B 4C 52 41 49 4A FO,54 E0,F0,70 E0,F0,6C E0,F0,7D E0,F0,71 E0,F0,69 E0,F0,7 E0,F0,75 E0,F0,6B E0,F0,72 E0,F0,74 F0,77 E0,F0,4 F0,7C F0,7B F0,79 E0,F0,5 F0,71 F0,70 F0,69 F0,72 F0,7 F0,6B F0,73 F0,74 F0,6C F0,75 F0,7D F0,5B F0,4C F0,52 F0,41 F0,49 F0,4

3E

F0,3E

E1,14,77, PAUSE E1,F0,14, F0,77

Figura 9.5 o Sincronizacin del teclado

Para el proceso de la sincronizacin del teclado se utiliz un programa que realiza lo siguiente: a. Declara las identidades:
5

[12] 14

entity TestBoard is Port (keyboard_clk, keyboard_data, clock_50Mhz: in STD_LOGIC; valor: out STD_LOGIC_VECTOR (3 DOWNTO 0)); end TestBoard; Donde: keyboard_clk, keyboard_data y clock_50Mhz: Son las entradas del teclado PS/2 y del cristal de 50 MHz Valor: Es la salida que confirma si la tecla oprimida fue la correcta.

b. Despus se desarroll la arquitectura que muestra el proceso con el cual la FPGA detecta las teclas necesarias para la formulacin en el Tetris. La cual est estructurada de la siguiente manera: Proceso de muestra de seal: Este proceso permite tomar muestras de 8 bits para compararlas entre s, permitiendo el control de la seal. Si en la muestra todas estn en alto entonces toda seal est en alto, si toda esta en bajo entonces la seal est en bajo, si hay cualquier variacin en las muestra, entonces se determina que la seal contiene ruido y se desecha. Proceso de lectura de datos del teclado: Este proceso desarrolla el control de la seal de datos que se est recibiendo de la FPGA, estableciendo el control de la seal con las muestras anteriormente dadas y determinndolo por medio del bit de start. Proceso de Confirmacin de Datos: Este bloque permite que al recibir los 8 bits de datos del teclado se verifique si es el valor que se necesita y confirmarlo por medio de una seal.

MONITOR VGA [13]

Como se mencion en la metodologa se utilizar un monitor VGA para el desarrollo del videojuego. Segn el artculo VGA: Visualizacin, de la pgina Web Linux EnCAJA [12]: El funcionamiento del VGA consiste en enviar colores especficos a cada punto del monitor, en un orden determinado. Hay tres entradas que son importantes esta son: Vsync, Hsync y el control anlogo de los colores RGB Este sistema tiene tres entradas de colores, rojo, verde y azul que por medio de una seal anloga que est en un intervalo desde 0 hasta 0.7V describe un color con las combinaciones de estos tres colores, cuando es 0V indica la menor luminosidad del color y 0.7 indica que habr la mayor intensidad de luz que tenga el color correspondiente. Lo anterior sirve para describir un color, sin embargo se necesita especificar en que punto de la pantalla va ese color, para as poder hacer una imagen que sea 15

comprendida por quienes interactuarn con el sistema. Normalmente las pantallas tienen una frecuencia de entre 60Hz y 70Hz, es decir que se pinta una pantalla completa de pixeles cada una con un color especfico y lugar en el plano de la pantalla especifico. Dada una matriz de leds que es nuestra pantalla, la pantalla se pinta de izquierda a derecha empezando en la primera fila, Hsync es una seal de control horizontal que indica en que momento debe pasar a pintar a la siguiente fila de pixeles en el mismo orden, de izquierda a derecha, y as sucesivamente hasta llegar a la ultima fila y en ese punto Vsync que es el control vertical del VGA debe indicar que sebe iniciar de nuevo en la primera fila.

Figura 10. Diagrama de la Entrada VGA del Monitor6

http://www.fpga4fun.com/images/VGAconnector.2.gif

16

7. CONCLUSIN
De manera concreta se logr analizar y disear el videojuego Tetris, pudiendo slo implementar una porcin de este debido al factor tiempo. Esto se logro a travs de la utilizacin de la Digital FPGA Started Kit con lenguaje de descripcin de hardware VHDL. Con ayuda de la ingeniera concurrente, en la primera etapa se logr analizar el comportamiento de la tarjeta y la fundamentacin del videojuego Tetris, pasando a la segunda etapa se pudo disear un sistema que recre los comportamientos del videojuego en una FPGA por medio de la integracin del teclado PS/2 y el monitor VGA al circuito integrado. Por lo tanto se estima continuar con el desarrollo del proyecto para culminar a cabalidad los objetivos planteados y alcanzando como rcord personal del equipo el ser pioneros a nivel nacional con dicha aplicacin. Las posibilidades de realizar un videojuego como el Tetris en una FPGA son amplias con base al estado del arte pre-existente y de manera especfica por su realizacin con otros sistemas mucho ms complejos; pero no se pudo finiquitar en la fecha estimada por diversos factores, el principal: El tiempo, como ya se mencionaba. A pesar de ello, el objetivo alcanzado respecto a la implementacin, se apoya en el comportamiento de los perifricos (Teclado y Monitor), en donde el teclado manda muchas pulsaciones por segundo y haba que realizar un control pertinente. Por otra parte el monitor VGA va ligado a su sincronizacin en el desarrollo del mismo, ya que si no hay una buena sincronizacin no permite mostrar bien lo que se desea. Solo se pudo hacer el diseo de la sincronizacin del teclado para los botones: Arriba, abajo, izquierda y derecha. Y con la muestra de las fichas de VGA se realiz un proceso que muestra cada ficha por aparte, esperando poder terminar el concepto y mostrarlo. Con base a lo anterior, es un compromiso de todo el equipo culminar el proyecto de manera satisfactoria.

17

BIBLIOGRAFA [1] Santiago Ferrer Marqus, Los Videojuegos. La Ardilla Digital. [2] At 25, Tetris still eyeing growth | Reuters. [Online]. Available: http://www.reuters.com/article/2009/06/02/us-videogames-tetrisidUSTRE5510V020090602. [Accessed: 27-ago-2012]. [3] Universia Mxico, Se crea uno de los ms famosos videojuegos: el Tetris. . [4] E. C. B. Sergio Noriega, Introduccin a los Dispositivos FPGA. Anlisis y ejemplos de diseo. . [5] Original Tetris: Story and Download. [Online]. Available: http://vadim.oversigma.com/Tetris.htm. [Accessed: 31-ago-2012]. [6] Parallel Tetris. [Online]. Available: https://instruct1.cit.cornell.edu/courses/ece576/FinalProjects/f2008/aj77/aj77/finalre port.html. [Accessed: 29-ago-2012]. [7] A. C. S. K. Lemus David Leandro, Diseo de Tetris en VHDL. 2010. [8] G. D. P. E. Norman Jimnez Cuentas, GENERACIN DE UN TECLADO NUMRICO Y VISUALIZACIN DE UN NMERO EN UN MONITOR VGA A TRAVS DE UNA TARJETA XILINX SPARTAN 3. . [9] FPGA y el sorprendente poder del hardware reconfigurable. [Online]. Available: http://alt1040.com/2010/09/fpga-y-el-sorprendente-poder-del-hardwarereconfigurable. [Accessed: 31-ago-2012]. [10] IGN Top 100 Games 2007 | 2 Tetris. [Online]. Available: http://top100.ign.com/2007/ign_top_game_2.html. [Accessed: 30-ago-2012]. [11] Teclado PS2 Wiki-linuxencaja. [Online]. Available: http://linuxencaja.net/wiki/Teclado_PS2. [Accessed: 16-nov-2012]. [12] Scan Codes -- Set 2. [Online]. Available: http://www.computerengineering.org/ps2keyboard/scancodes2.html. [Accessed: 16-nov-2012]. [13] VGA: Visualizacin Wiki-linuxencaja. [Online]. Available: http://linuxencaja.net/wiki/VGA:_Visualizaci%C3%B3n. [Accessed: 16-nov-2012].

18