Está en la página 1de 9

LABORATORIO FUNDAMENTOS DE CIRCUITOS ANALGICOS INVERSOR LGICO CMOS

Integrantes: Edgar Andrs Tllez Corts, Jess Hernn Mendoza Castro, Andrs Francisco Gmez. Profesora: Idriss Tyler Sandoval. Grupo: O5

III. Inversor CMOS

MARCO TEORICO

ResumenLa presente prctica condensa la prctica # 6 en donde se lleva a cabo el anlisis del comportamiento de un inversor CMOS, a partir de los resultados obtenidos en simulacin por el software Orcad y los clculos tericos pertinentes.

En los circuitos digitales, los dispositivos activos (transistores) trabajan entre dos estados bien Diferenciados: Uno que llamamos de conduccin (ON) y otro que denominamos de corte (OFF). De acuerdo con las seales digitales, transitan entre ellos un proceso que conocemos como conmutacin. El tipo de inversor ms utilizado es el CMOS (bsico en la tecnologa de nuestros das), en el que se utilizan dos transistores MOSFET, uno canal N y otro canal P, ambos transistores son activos y slo conducen simultneamente durante el proceso de conmutacin (cuando la entrada ha superado el valor de la tensin umbral del transistor N (VThn) y no ha alcanzado VSS |VThp|, para que se corte el transistor P). En este inversor la conmutacin se hace en un rango de tensiones de entrada muy estrecho, lo que mejora su margen de ruido.

I.

INTRODUCCIN

Los procesos CMOS son aquellos que se combinan en un mismo circuito integrado, transistores Mosfet de acumulacin de canal tipo N y tipo P. Usados comnmente en la fabricacin de circuitos integrados como memorias, microprocesadores, familias lgicas estndar, entre otras configuraciones. La configuracin del inversor CMOS parte de este principio, bsicamente est representado por una entrada inversora (NOT) compuesta por un transistor de canal N y P, acoplados en conexin complementaria ttem (ttem pole), cada sustrato se une a su fuente, las puertas de ambos estn unidas y proporcionan el terminal de entrada, y los drenadores tambin se unen y constituyen el terminal de salida. A continuacin se har una descripcin del comportamiento de la configuracin inversora CMOS, partiendo de datos tericos, datos experimentales y datos arrojados por medio de simulacin, que sern parte vital para definir las caractersticas ms relevantes que presenta esta configuracin tales como: Punto de inversin, transferencia de voltaje, margen de ruido, regiones, entre otros.

II.

OBJETIVOS

Identificar las diferentes regiones de operacin presentadas en la configuracin del inversor CMOS. Analizar y verificar las caractersticas de transferencia de voltaje, consumo de corriente y punto de inversin, presentadas en la configuracin del inversor.

Figura N 1 Caracterstica de transferencia del inversor CMOS

UNIVERSIDAD INDUSTRIAL DE SANTANDER Escuela de Ingenieras Elctrica, Electrnica y Telecomunicaciones - ET Perfecta combinacin entre energa e intelecto

LABORATORIO FUNDAMENTOS DE CIRCUITOS ANALGICOS INVERSOR LGICO CMOS

IV.

ANLISIS Y RESULTADOS

Parte Terica Debido a que ambas puertas de los transistores tipo N y P estn conectadas, se debe analizar que implicacin se tiene a la salida al variar la tensin de entrada en el rango de (0 a VDD). Partiendo de la condicin de saturacin Vds Vgs Vthn, y que Vgs Vthn, para que exista canal. Se puede decir que el voltaje a la salida para una tensin Vin Vthn ser igual a VDD, esto debido a que el transistor tipo N est en corte y por lo tanto Id es igual a cero. Vout = 5 [V]. Al considerar la segunda zona crtica en el proceso de conmutacin se tiene que el voltaje Vg = 2.5 [V], VDD= 5[V], en esta regin se presenta la mxima circulacin de corriente en el inversor CMOS. Luego: Vsg= 5 2.5 = 2.5 [V], para este caso y considerando ambas condiciones de corriente se tiene que: Modulacin de canal ( ) ( )

Para el anlisis de la configuracin inversora fue necesario partir de los datos extrados de la caracterizacin para los transistores tipo N y tipo P hecha en la prctica N 2. Parmetros de caracterizacin del transistor tipo P: Kn(W/L)1= 8.265e-04 Vth1= -1.229 = 0.0356 Parmetros de caracterizacin del transistor tipo N: Kn(W/L)2= 3.92e-04 Vth2= 1.25 = 0.0104

Primera Parte

Se dio inicio a la prctica analizando el circuito mostrado en la Fig N 2, donde se toma como tensin de alimentacin VDD= 5 [V], un valor de capacitancia de C de 2,2 nF. y tensin de entrada variable (Conmutable en la fuente dual del laboratorio). Los valores de VDD y C fueron supuestos partiendo de que la alimentacin para un inversor no debe ser tan grande y que la capacitancia entre ms pequea generar una mayor rapidez en la conmutacin del inversor.

Id = 0.3142 [mA] Sin modulacin de canal ( ) ( )

Id = 0.3062 [mA].
M2 MODP V1 5 [V]

Al considerar la tercer zona critica en el proceso de conmutacin, y considerando Vsg < Vth, y la condicin de Vin = VDD Vth Se tiene en cuenta que Vin es igual a Vg y Vs es igual a VDD en el transistor tipo P, entonces se tiene que: Vsgp = Vs Vg = VDD (VDD - Vth) Vsgp = Vth = 1.25 [V].

C1 2.2nF Variable 0 MODN M1

Figura N 2 Esquemtico de la configuracin inversora del CMOS


UNIVERSIDAD INDUSTRIAL DE SANTANDER Escuela de Ingenieras Elctrica, Electrnica y Telecomunicaciones - ET Perfecta combinacin entre energa e intelecto

LABORATORIO FUNDAMENTOS DE CIRCUITOS ANALGICOS INVERSOR LGICO CMOS

En este punto aunque el transistor esta prendido, la corriente disminuye exponencialmente y la tensin de salida se acerca a cero, puesto que el transistor tipo P estara en corte. El margen de ruido estar determinado por: V(0) = Vi mn(0) Vo,mn(0) V(1) = Vo,mx(1) Vi,mx(1) Obteniendo: V(0) = Vi,mn(0) Vo,mn (0) = 1,25 - 0 = 1,25 [V] V(1) = Vomx(1) Vi,mx(1) = 5 2,5 = 2,5 [V]

3,5 5

0 0

Tabla N 1 Datos experimentales de Vout Vs Vin

Con un comportamiento mostrado en la Fig N 3.

Dnde: Vi < 1,25 [V], Vo > 5 [V] y Vi > 2,5 [V], Vo = 0 [V]

Parte Experimental Primero, se procedi a alimentar el circuito inversor con una tensin variable en el rango de ( 0 a VDD = 5 [V] ), observando y midiendo por medio del multmetro, el comportamiento que este generaba en la tensin de salida; los datos obtenidos fueron:

Figura N3 Regiones experimentales en el proceso de conmutacin

Vin [V] 0,1 0,5 1 1,5 2 2,5 2,6 2,7 2,8 2,9 3 3,1 3,2 3,3 3,4

Vout [V] 5,04 5,04 5,04 5,04 4,99 4,74 4,62 3,93 0,4 0,23 0,15 0,11 0,07 0,06 0,01

El comportamiento de la grfica de Vout Vs Vin, describe el comportamiento caracterstico de la configuracin inversora CMOS, puesto que da inicio a un valor de Vout = VDD = 5 [V] en la regin de Saturacin, hasta un valor de Vout = 0 [V] en la regin de corte. Cabe destacar que la grfica Vout Vs Vin, generalmente contiene cinco regiones en el proceso de conmutacin que brinda el inversor, esto depende del rango de tensin a la entrada. Este proceso tambin es conocido como transferencia de voltaje. A continuacin se realiza su respectivo anlisis. La regin I ocurre en un rango de 0 Vin Vthn, que en nuestro caso sera de (0 a 1,25) [V], lo cual constituye las tres primeras casillas en nuestra tabla de valores, para los cuales la tensin de salida es constante a un valor de 5,04 [V]. La razn por la cual el Vout es igual a VDD se debe a que an no se cumple la condicin de existencia de canal en el transistor tipo N, Vgs1Vthn, lo cual lo ubica en la regin de corte, y puesto que Id = 0 [A], indica que Vds1,2 es 0 [V] . Por lo tanto, la tensin Vout depende

UNIVERSIDAD INDUSTRIAL DE SANTANDER Escuela de Ingenieras Elctrica, Electrnica y Telecomunicaciones - ET Perfecta combinacin entre energa e intelecto

LABORATORIO FUNDAMENTOS DE CIRCUITOS ANALGICOS INVERSOR LGICO CMOS

nicamente del transistor tipo P, donde: Vout = VDD Vdsp; Vout = VDD; Vout= 5,04 [V].

alimentacin Vin = Vout = VDD/2. A continuacin se presenta el anlisis de la corriente en el inversor a partir de los cambios presentados en la tensin de entrada. Los datos obtenidos en el laboratorio se observan en la tabla N 2.

La regin II se da para valores de Vin > Vthn, lo cual describe que el transistor N entr a la zona de saturacin logrando que Id sea 0. Esta regin se extiende hasta que el transistor P logre estar en la zona de saturacin, lo cual determina que la tensin de salida Vout este determinada por: Vout = VDD/2 + Vth; Vout = 2,5 + 1,25; Vout = 3,75 [V].

La regin III ocurre cuando ambos transistores se encuentran en la zona de saturacin, lo que implica que la corriente Id que circula por ellos es mxima, as que el valor en la tensin de salida estar dado por: Vout = VDD/2; Vout = 2,5 [V].

La regin IV se encuentra en el rango de VDD/2 Vin VDD Vth, lo cual indica que el transistor tipo N se encuentra en la zona ohmnica, es decir acta como una resistencia que vara con la tensin Vgs, mientras que el transistor tipo P se encuentra en saturacin, caso similar al de la regin II, esto debido a la simetra del circuito. La tensin de salida estar dada por: Vout = VDD/2 Vth; Vout = 1,25 [V]. La regin V se cumple para un rango de Vin > VDDVth, lo cual describe al transistor tipo N en la zona ohmnica, mientras que el transistor tipo P estar en la regin de corte, Vsg2 Vthp. La tensin de salida ser: Vout = 0 [V]; Esto debido a que Id = 0 [A] y a la Resistencia de canal del transistor tipo N. Tal y como se puede observar, las 5 etapas se pueden evidenciar en la Fig N 3, la regin nmero III no es posible analizarla por separado, esto debido a que en la prctica el cambio en el punto clave de la conmutacin del inversor ocurre de manera inmediata, por ello el cambio brusco aproximadamente en la mitad del riel de 0.4 0.3 0.2 0.1 0 -0.1 0

Vin [V] 0,1 0,5 1 1,5 2 2,5 2,6 2,7 2,8 2,9 3 3,5 3,1 3,2 3,3 3,4

VR [mV] 0 0 0 0 0,2 1,1 1,5 1,8 1,8 1,3 1,1 0 0,7 0,5 0,3 0,1

IR [mA] 0 0 0 0 0,04 0,22 0,3 0,36 0,36 0,26 0,22 0 0,14 0,1 0,06 0,02

Tabla N2 Datos experimentales de Iout Vs Vin

Con un comportamiento mostrado en la Fig N 4.

IR [mA]

IR [mA]

Figura N 4 Comportamiento de la corriente de salida en funcin de la tensin de entrada Iout Vs Vin

UNIVERSIDAD INDUSTRIAL DE SANTANDER Escuela de Ingenieras Elctrica, Electrnica y Telecomunicaciones - ET Perfecta combinacin entre energa e intelecto

LABORATORIO FUNDAMENTOS DE CIRCUITOS ANALGICOS INVERSOR LGICO CMOS

En donde se puede observar un crecimiento exponencial en la corriente circulante por el inversor partiendo de un valor muy bajo debido a la alta impedancia caracterstica de los MOSFET, hasta alcanzar a un valor en el que deja de estar el transistor en la zona de saturacin y realiza la conmutacin. El comportamiento de la corriente a partir de su valor mximo de amplitud, se debe a que el transistor se encuentra en una nueva zona conocida como trodo en donde su corriente disminuir gradualmente hasta llegar a la zona de corte. Cabe resaltar que la Fig N 4 describe el comportamiento de la corriente Id que circula por el inversor vista desde el transistor tipo N, la corriente Id vista desde el transistor tipo P tendr un comportamiento igual pero de derecha a izquierda, esto se debe a que en un transistor tipo P, la corriente va desde surtidor a drenador. Para el anlisis del margen de ruido, nos remitimos a los valores obtenidos en el anlisis de Vout Vs Vin puesto que el margen de ruido esta determinador por: V(0) = Vi mn(0) Vo,mn(0) V(1) = Vo,mx(1) Vi,mx(1) Obteniendo: V(0) = Vi,mn(0) Vo,mn(0) = 1,25 - 0,3 = 0,95 [V] V(1) = Vomx(1) Vi,mx(0= 5,04 2,5 = 2,54 [V] Dnde: Vi < 1,25 [V], Vo > 5.04 [V] y Vi > 2,5 [V], Vo < 0,3 [V], Parmetros definidos en la determinacin de las regiones de transferencia de voltaje. Para el anlisis del comportamiento de la configuracin inversora CMOS, se utiliz el software Orcad Family Release 9.2 Lite Edition y la herramienta de este mismo Capture CIS Lite Edition, para realizar las simulaciones. Antes de empezar con la simulaciones es necesario editar el modelo del transistor en el Capture, ingresando as, los parmetros de los transistores tipo N y P caracterizados en la prctica 2. .model MLABN NMOS +kp=3.92e-04 +w=10u

+l=10u +vto=1.25 +lambda=0.0104 .model MLABP PMOS +kp=8.265e-04 +w=10u +l=10u +vto=-1.229 +lambda=0.0356 El circuito a partir del cual se obtuvieron los datos, se puede evidenciar en la Fig N2, donde se vari la tensin de entrada Vin, a un VDD constante de valor 5 [V], y se analiz su impacto en el voltaje de salida Vout. Los resultados obtenidos por simulacin son: Voltaje de salida en funcin del voltaje de entrada.

Figura N 5 Comportamiento de la tensin de salida en funcin de la tensin de entrada, Vout Vs Vin.

Figura N 6 Visualizacin de las regiones de transferencia de voltaje a partir de la simulacin.

UNIVERSIDAD INDUSTRIAL DE SANTANDER Escuela de Ingenieras Elctrica, Electrnica y Telecomunicaciones - ET Perfecta combinacin entre energa e intelecto

LABORATORIO FUNDAMENTOS DE CIRCUITOS ANALGICOS INVERSOR LGICO CMOS

Corriente de salida en funcin del voltaje de entrada.


M1 MLABP

Segunda Parte

Para la realizacin de esta segunda parte se parti del circuito inicial pero esta vez alimentndolo con una seal cuadrada con f = 1Khz y amplitud 5 [Vpp]. El montaje se observa a continuacin:

R1 C1 V2 0Vdc M2 MLABN 2.2NF

0
1k
I

M1 MLABP

V1

0
V

C1 V1 = 0 V2 = 5 TD = 0.1m TR = 0.01m TF = 0.01m PER = 10m PW = 5m V2 2.2NF 5

V1

M2 MLABN

Figura N 7 Esquemtico del inversor CMOS para hallar la corriente de salida Iout.

Figura N 9 Esquemtico del inversor CMOS alimentado por una seal cuadrada.

Con ayuda del osciloscopio se procedi a observar la tensin de entrada y de salida, obteniendo:

Figura N 8 Grfico de la corriente de salida en funcin del voltaje de entrada. Como se puede observar los datos obtenidos experimentalmente concuerdan con los datos arrojados por el simulador, el comportamiento de la tensin de salida Vout en funcin de la tensin de entrada Vin es casi idntico al descrito en el marco terico y al evidenciado por el simulador, notando qu, en el simulador, se pueden observar mejor las diferentes regiones en el proceso de conmutacin, esto se debe a que experimentalmente los cambios a bajos niveles de tensin son difciles de observar caso contario al simulador donde se pueden especificar estos rangos a partir del barrido hecho. En cuanto a la corriente podemos observar que el comportamiento s difiere con respecto a los resultados experimentales, la razn de esto fue la rapidez con la que cambi la corriente en la prctica, al ir variando la tensin de entrada; si se analizara solo la mitad del comportamiento de la corriente, es decir en la zona de saturacin, la semejanza del comportamiento experimental con el de simulacin es ms notorio.

UNIVERSIDAD INDUSTRIAL DE SANTANDER Escuela de Ingenieras Elctrica, Electrnica y Telecomunicaciones - ET Perfecta combinacin entre energa e intelecto

LABORATORIO FUNDAMENTOS DE CIRCUITOS ANALGICOS INVERSOR LGICO CMOS

Figura N 10 Tensin de Entrada y Salida experimentales del inversor CMOS.

Figura N 11 Retardo en el proceso de conmutacin del inversor CMOS.

Como se puede observar, el comportamiento del inversor CMOS fue veraz, claramente se ve la inversin de la seal de entrada junto con el retardo caracterstico de los transistores. La tensin a la salida mantiene la misma amplitud, frecuencia y forma que a la entrada, como era de esperarse. Sin embargo se puede observar que al disminuir la amplitud de la seal de entrada, la seal de salida iba perdiendo proporcionalmente su forma, los valores para los cuales era ms evidente la deformacin de la onda de salida se pueden observar en la Fig N10. Dnde: Vin = 3.92 [Vpp] Vout = 4.56 [Vpp] Vin = 3.84 [Vpp] Vout = 2.08 [Vpp]

El retardo de conduccin estar dado por la diferencia entre ambos cursores, que en este caso es de 510 Khz, lo cual quiere decir que el retardo de conduccin es: Tr = 1/ 510 Khz; Tr = 20ns

Para el anlisis del comportamiento de la configuracin inversora a partir de una seal cuadrada como entrada, se remiti al software Orcad Family Release 9.2 Lite Edition para realizar la simulacin, obteniendo:
M1 MLABP

C1
V V

V1 5

Como anlisis adicional, se puede observar ms detalladamente el retardo que sufre la seal de salida, este retardo se debe al uso de transistores en la presente configuracin, lo cual explica el tiempo de setup y hold observado en procesos de implementacin con compuertas lgicas.

V1 = 0 V2 = 5 TD = 0.1m TR = 0.01m TF = 0.01m PER = 10m PW = 5m

V2

2.2NF

M2 MLABN

Figura N 11 Esquemtico del inversor CMOS alimentado por una seal cuadrada de f= 1Khz y amplitud de 5 [V].

UNIVERSIDAD INDUSTRIAL DE SANTANDER Escuela de Ingenieras Elctrica, Electrnica y Telecomunicaciones - ET Perfecta combinacin entre energa e intelecto

LABORATORIO FUNDAMENTOS DE CIRCUITOS ANALGICOS INVERSOR LGICO CMOS

Donde se puede observar que por las mismas razones descritas anteriormente, la seal de salida no se puede observar detalladamente en un punto de deformidad, sin embargo a una amplitud menor de 1,2 [V] en la entrada, la seal de salida queda como una lnea recta.

Anlisis Del Porcentaje De Error

Datos Teric os

Datos Experimenta les

Datos de Simulac in 0,3 1,9

% Error terico Vs experime ntal 21,019108 28 8

Figura N 12 Voltaje de entrada (Rojo) y voltaje de salida (Verde), del inversor CMOS alimentado con una seal cuadrada.

Como puede observarse el inversor cumple su funcin de invertir la seal de entrada, manteniendo la forma, frecuencia y amplitud a la salida, es de resaltar que en el simulador no es posible observar el retardo que sufre el inversor, esto debido a que en un entorno ideal creado por el simulador, la respuesta a la salida ocurre inmediatamente debido nmero de periodos con el que se est haciendo la verificacin por simulacin. Si se considerara un solo periodo, es probable que se evidencie un ligero retardo para el proceso de conmutacin. Y al igual que en los datos experimentales, se quiso encontrar el valor de amplitud a la entrada que lograra deformar la seal de salida. Obteniendo:

I mx [mA] V de corte [V] Marge n de ruido

0,314 2,5

0,38 2,7

% Error terico Vs simulaci n 4,4585987 26 24

( 1,25 - 2,5 )

(0,95 2,54)

(0,85 - 2,8)

(24 -1,6)

(32 - 12 )

Al considerar los parmetros de error se puede verificar que existe una similitud entre los tres escenarios (Terico Experimental - Simulacin), una posible fuente de error en la toma de datos puede estar concentrada en el tipo de capacitor considerado, es decir si es de tipo electroltico o cermico y la capacidad del mismo. Adems de la mnima e imperceptible variacin en el voltaje y corriente durante el proceso de conmutacin. La coincidencia de la corriente es importante porque tiene que ver con los lmites de alimentacin del transistor y su desplazamiento a travs de las regiones del mismo. Sin embrago, el comportamiento del inversor se pude verificar puesto que cada uno de los valores coinciden con los datos tericos, y el porcentaje de error no presenta valores significativamente altos.

Figura N 13 Voltaje de entrada (Rojo) y voltaje de salida (Verde), del inversor CMOS alimentado con una seal cuadrada a menor amplitud.

UNIVERSIDAD INDUSTRIAL DE SANTANDER Escuela de Ingenieras Elctrica, Electrnica y Telecomunicaciones - ET Perfecta combinacin entre energa e intelecto

LABORATORIO FUNDAMENTOS DE CIRCUITOS ANALGICOS INVERSOR LGICO CMOS

V.

OBSERVACIONES

Se hizo necesario verificar las caractersticas de funcionamiento del transistor dado que aunque estaban dadas las condiciones para que se produjera el proceso de conmutacin, fue necesario reemplazar elementos en varias ocasiones. El capacitor de acople a tierra utilizado en la prctica tena una importancia vital en la visualizacin del proceso de inversin en la seal de entrada, ya que un ligero desperfecto en el capacitor, evita que se produzca este resultado.

Las regiones intermedias presentan un comportamiento claramente no lineal. En estas regiones el inversor funciona como limitador de amplitud o atenuador. El valor de la capacitancia adems de determinar la disipacin de potencia P = f*Cl*VDD^2 del inversor, determina directamente la rapidez de conmutacin que realiza el inversor CMOS.

VII.

BIBLIOGRAFA

Existe un rango reducido de variacin de la tensin de entrada a puerta y la tensin de alimentacin al surtidor en que se conserve las forma de onda a la salida, puesto que un breve desplazamiento en la regin de conmutacin implica llevar la tensin de salida a la de alimentacin o a tierra.

Sedra& Smith-Circuitosmicroeletronicos Oxford University Press, Inc. USA- 4 edt. BehzadRazavi Design of AnalogCmos integrated CircuitsMcGraw-Hill Science/Engineering/Math; 1 edition (August 15, 2000)

VI.

CONCLUSIONES

El rango de voltaje de entrada define el nmero de regiones presentes en la transferencia de voltaje que brinda el inversor CMOS, ya que al reducirse lo suficiente, es probable que solo se observe una zona, la de conmutacin. Para tensiones de entrada muy bajas o muy altas la tensin de salida es constante y el consumo de corriente es prcticamente nulo. Esta es la regin de operacin adecuada para aplicaciones digitales del inversor. Para tensiones de entrada muy prximas a la mitad de la tensin de alimentacin la tensin de salida cambia abruptamente y el consumo de corriente es mximo. La tensin de salida vara de forma aproximadamente lineal con la seal de entrada. Esta es la regin adecuada para aplicaciones analgicas.

UNIVERSIDAD INDUSTRIAL DE SANTANDER Escuela de Ingenieras Elctrica, Electrnica y Telecomunicaciones - ET Perfecta combinacin entre energa e intelecto