Está en la página 1de 42

SEP

SES

INSTITUTO TECNOLGICO DE LEN


INGENIERA ELECTROMECNICA LABORATORIO DE ELECTRNICA

Prof. Ing. Casillas Torres Gerardo Arturo Alumnos: Buzo Muoz Antonio de Jess Jurez Espnola Alejandro Lozano Martnez Guadalupe de Jess Padilla Hernndez Ral Rocha Ugalde Daniel 7 Semestre

Grupo: 3552 Equipo: 1

Periodo: Agosto Diciembre 2008 Horario: Martes y Jueves (10:30 a 12:10 Hr)

#
1 2 3 4 5 6

Nombre de la Prctica
Circuito Astable y Monoestable con el Temporizador 555 Compuertas lgicas y circuitos biestables Contadores y Decodificadores Codificador de teclado Uso de registro de corrimiento para hacer funcionar un motor a pasos Proyecto Final: Maquina de Estados Promedio

Firma

Practica # 1 Grupo 3552 PRCTICA # 1

Equipo 5 02 Septiembre 2008

CIRCUITO ASTABLE Y MONOESTABLE CON EL TEMPORIZADOR LM555

OBJETIVO Disear y armar un circuito Astable y un circuito monoestable con el circuito temporizador LM555. OBJETIVOS ESPECFICOS Armar un circuito Astable con el temporizador LM555 para una frecuencia de 10 Khz. Armar un circuito monoestable con el temporizador LM555 que encienda un diodo emisor de luz (Led) durante 30 segundos despus de aplicarle una seal de disparo al temporizador. El circuito debe permitir inicializar (resetear) al temporizador en cualquier momento. INTRODUCCIN EL circuito integrado LM555 es un circuito muy popular por su facilidad de uso y aplicacin. Sus aplicaciones bsicas son como circuito Monoestable y Astable. Sin embargo puede tener otras aplicaciones si se comprende bien su configuracin interna. Por ejemplo es utilizado en los circuito de control de nivel de agua caseros para determinar si el tanque elevado (tinaco) necesita ser llenado de agua proveniente de una cisterna. Los censores de nivel son conectados al LM555 y ste determina si manda la seal para accionar el motor de la bomba. Otra aplicacin del LM555 es en sencillos procesos secuenciales temporizados. EQUIPO Multmetro Fuente fija de +12 voltios de c.c. Osciloscopio MATERIAL 1 tablilla de conexiones (project board) y alambre para conexin 1 circuito integrado LM555 1 capacitor electroltico o cermico (segn diseo)

1 capacitor de 0.1 microfaradios Varias resistencias (segn

diseo)

Practica # 1 Grupo 3552 1 diodo LED 2 pulsadores (push-botton) normalmente abiertos MARCO TERICO Las terminales del circuito integrado temporizador 555 son las siguientes;

Equipo 5 02 Septiembre 2008

LM555CN encapsulado doble en lnea de 8 pines (DIP8). Sin embargo su configuracin interna consta de dos comparadores, un flip flop y un transistor;

Estructura interna del circuito temporizador 555.

Como ya se ha dicho tiene 2 funcionamientos, Astable y Monoestable, el Astable genera un tren de pulsos (frecuencia), el cual se puede calcular mediante;

Practica # 1 Grupo 3552

Equipo 5 02 Septiembre 2008

De donde;

Para el circuito monoestable la frmula para encontrar cuanto tiempo tarda en alto el pulso de salida es;

Las formas de onda de capacitor y de salida para un circuito astable son;

Las formas de onda de capacitor y de salida de un monoestable son;

Practica # 1 Grupo 3552

Equipo 5 02 Septiembre 2008

El rango de voltaje para alimentar al 555 es desde 4.5 a 16 VDC. METODOLOGIA 1.- El alumno disear y armar un circuito Astable a 10 kHz con el LM555. Mediante el osciloscopio comprobar que la frecuencia de salida sea la correcta. 2.- Armar un circuito monoestable con el temporizador LM555 que encienda un diodo emisor de luz (led) durante 30 segundos despus de aplicarle una seal de disparo. El circuito debe permitir inicializar (resetear) el temporizador en cualquier momento mediante la aplicacin de una seal momentnea de cero voltios en la terminal 4 del temporizador.

En lugar del diodo LED puede conectarse un transistor que active un relevador electromecnico y ste accionar un motor o un foco de corriente alterna, el circuito es parecido al de la figura 2 de la prctica 4.

Practica # 1 Grupo 3552 SIMULACIN Astable para 10 KHz

Equipo 5 02 Septiembre 2008

Esquemtico del circuito Astable 10 kHz

Grafica correspondiente para las terminales correspondientes.

Practica # 1 Grupo 3552 Monoestable 30 s

Equipo 5 02 Septiembre 2008

Esquemtico para 30 s.

La simulacin se llevo a cabo mediante el software Orcad 16 demo.

Practica # 1 Grupo 3552 CONCLUSIN

Equipo 5 02 Septiembre 2008

Podemos concluir que mediante el uso del 555 podemos realizar de manera fcil y econmica un circuito Astable generador de frecuencia para despus utilizarlo en alguna etapa donde se requiera seales de reloj por ejemplo en contadores. Y mediante el uso de simples formulas tambin se puede calcular circuitos temporizadores de bajo tiempo para aplicaciones donde queramos tener un retardo a la conexin o a la desconexin de algn dispositivo x, y con la facilidad de que dichos componentes son fciles de conseguir.

Practica # 2 Grupo 3552 PRCTICA # 2 COMPUERTAS LGICAS Y CIRCUITOS BIESTABLE OBJETIVO

Equipo 5 23 Septiembre 2008

Comprobar la tabla de verdad de las compuertas lgicas bsicas as como del circuito biestable (flip-flop) S-C (set-clear). OBJETIVOS ESPECFICOS Armar un circuito con compuertas lgicas y comprobar la tabla de verdad O (OR), NO O (NOR), Y (AND) y NO Y (NAND). Armar un circuito S-C con compuertas lgicas NO Y (NAND) y comprobar su tabla de verdad. Armar un circuito S-C con compuertas lgicas NO O (NOR) y comprobar su tabla de verdad. INTRODUCCIN Las compuertas lgicas son los elementos bsicos de cualquier circuito digital, de hecho la computadora tiene internamente miles de compuertas en circuitos integrados y microprocesadores. Las compuertas elementales son: O (OR), NO O (NOR), Y (AND) y NO Y (NAND).
Los circuitos digitales operan con dos seales, ceros y unos. Habitualmente el cero corresponde a cero voltios y el uno a 5 voltios aunque estos niveles de tensin pueden cambiar. La tecnologa de circuitos integrados TTL (transistor Transistor Logic) funciona con los niveles de 0 y 5 voltios tanto para sus seales como para su alimentacin.

Mediante compuertas es posible configurar circuitos bi. estables tales como el tipo Set-Clear, D, J-K entre otros. Estos circuito bi. estables son bsicos para disear contadores, memorias, decodificadores, etc. Multmetro Fuente fija de +5 voltios de c.c. MATERIAL: 1 Tablilla de conexiones (Project board) y alambre para conexin 1 Circuito integrado con compuertas O 1 Circuito integrado con compuertas AND

1 Circuito integrado con compuertas NOR

Practica # 2 Grupo 3552 1 Circuito integrado con compuertas NAND 1 Diodo LED color rojo 1 Diodo LED color verde Pulsadores (push-botton) normalmente abiertos Resistencias de 10 K a o de Watt Resistencias de 330 ohms a o de Watt MARCO TERICO

Equipo 5 23 Septiembre 2008

Acrnimo Ingls de Transistor-Transistor Logic o "Lgica Transistor a Transistor". Es una familia lgica o lo que es lo mismo, una tecnologa de construccin de circuitos electrnicos digitales. En los componentes fabricados con tecnologa TTL los elementos de entrada y salida del dispositivo son transistores bipolares. Su tensin de alimentacin caracterstica se halla comprendida entre los 4,75v y los 5,25V (como se ve un rango muy estrecho). Los niveles lgicos vienen definidos por el rango de tensin comprendida entre 0,2V y 0,8V para el estado L (bajo) y los 2,4V y Vcc para el estado H (alto).
La velocidad de transmisin entre los estados lgicos es su mejor base, si bien esta caracterstica le hace aumentar su consumo siendo su mayor enemigo. Motivo por el cual han aparecido diferentes versiones de TTL como FAST, LS, S, etc y ltimamente los CMOS: HC, HCT y HCTLS. En algunos casos puede alcanzar poco ms de los 250 MHz.

Las seales de salida TTL se degradan rpidamente si no se transmiten a travs de circuitos adicionales de transmisin (no pueden viajar ms de 2 m por cable sin graves prdidas). Caractersticas elctricas para TTL (LS) se muestra a continuacin;

Practica # 2 Grupo 3552 Familias TTL

Equipo 5 23 Septiembre 2008

Los circuitos de tecnologa TTL se prefijan normalmente con el nmero 74 (54 en las series militares e industriales). A continuacin un cdigo de una o varias cifras que representa la familia y posteriormente uno de 2 a 4 con el modelo del circuito. Con respecto a las familias cabe distinguir: TTL : Serie estndar TTL-L (low power) : Serie de bajo consumo TTL-S (schottky) : Serie rpida (usa diodos Schottky) TTL-AS (advanced shottky) : Versin mejorada de la serie anterior TTL-LS (low power shottky) : Combinacin de las tecnologas L y S (es la familia ms extendida) TTL-ALS (advanced low power shottky) : Versin mejorada de la serie AS TTL-F (FAST : fairchild advanced schottky) TTL-AF (advanced FAST) : Versin mejorada de la serie F TTL-HC (high speed C-MOS) : Realmente no se trata de tecnologa TTL bipolar sino CMOS TTL-HCT (high speed C-MOS) : Serie HC dotada de niveles lgicos compatibles con TTL

La distribucin de los pines respecto a los circuitos integrados TTL vara dependiendo el cdigo, para las que se utilizaran, mostraremos su distribucin; Cdigo Descripcin Pines

74LS00 4 Compuertas de 2 entradas NAND

74LS02 4 Compuertas de 2 entradas NOR

Practica # 2 Grupo 3552

Equipo 5 23 Septiembre 2008

74LS08 4 Compuertas de 2 entradas AND

74LS32

4 Compuertas de 2 entradas OR

Tabla de circuitos a utilizar.


Las salidas de las compuertas lgicas dan como salida dos tipos de seal, 0 y 1, de manera que si se conectara la salida de una en paralelo con otra salida se producira un cortocircuito, ya que si una salida da un 1 y la otra un 0, se estara cortocircuitando.

De igual manera no es recomendable dejar una de las entradas de la compuerta sin conectar, ya que al hacerlo la configuracin interna del circuito puede percibir valores que haga que la salida de valores errneos. Para conectar un led a la salida de una compuerta lgica se tiene que calcular una resistencia para no daar el circuito TTL y el led;

Pero siempre por lo general se coloca una resistencia de 330 ohm, para no afectar posible consumo excesivo de corriente evitando que se pueda quemar la salida de alguna patita.

La tabla de verdad para un circuito biestable armado con compuertas NAND y NOR;

Practica # 2 Grupo 3552

Equipo 5 23 Septiembre 2008

METODOLOGIA 1.- Buscar en manuales o libros el nmero (74LSXX) de los circuitos TTL a utilizar. 2.- Conectar los circuitos integrados TTL para comprobar la tabla de verdad de una de sus compuertas. Para conocer el valor de salida de las compuertas conectar una resistencia y un diodo LED. 3.- Armar un circuito biestable con compuertas NAND y comprobar su tabla de verdad. Es recomendable conectar una resistencia y un LED en las terminales Q y Q negada para facilitar la visualizacin de los valores de salida. SIMULACIN

Biestable SC (Set-Clear) NAND.

Practica # 2 Grupo 3552

Equipo 5 23 Septiembre 2008

Diagrama de tiempos, Rojo S, Verde C, Amarillo Q.

Practica # 2 Grupo 3552

Equipo 5 23 Septiembre 2008

Estado prohibido, (0,0)

Practica # 2 Grupo 3552 DESARROLLO

Equipo 5 23 Septiembre 2008

Durante la prctica armamos las diferentes compuertas para comprobar su tabla de verdad en donde solo usamos una compuerta de cada circuito integrado, colocamos el arreglo de la siguiente manera para cada compuerta:

Resistores en Pull-Down. Utilizando resistores pull-down, para tener por de fault siempre sin presionar los botones la primera condicin. De igual manera se comprob todas las compuertas para comprobar sus tablas de verdad y realmente coincidan.

Arreglos para comprobar la tabla de verdad de cada compuerta.

Practica # 2 Grupo 3552

Equipo 5 23 Septiembre 2008

Despus el maestro nos pidi que armramos un arreglo de mnimo tres entradas para comprobar la tabla de verdad y su expresin booleana, y el circuito que hicimos fue el siguiente:

Arreglo de tres entradas a comprobar su tabla de verdad y su expresin booleana. Durante la prctica se nos dao una compuerta tipo AND y ya no pudimos ni alcanzamos a terminarla, puesto que ya no tenamos otra. Al da siguiente compramos una nueva y lo armamos y probamos y ya nos funciono. RESULTADOS Y/O CLCULOS Los resultados fueron satisfactorios y concordantes con la prctica. Las tablas de verdad fueron: AND B S 0 0 1 0 0 0 1 1 OR B 0 1 0 1 S 0 1 1 1 NAND A B S 0 0 1 0 1 1 1 0 1 1 1 0 A 0 0 1 1 NOR B S 0 1 1 0 0 0 1 0

A 0 0 1 1 A 0 0 1 1

Estos fueron los resultados obtenidos de las compuertas.

Practica # 2 Grupo 3552

Equipo 5 23 Septiembre 2008

Y para el arreglo realizamos los clculos de la tabla de verdad y la obtencin de la expresin booleana y simplificarla. DECIMAL # 0 1 2 3 4 5 6 7 A 0 0 0 0 1 1 1 1 ENTRADAS B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 SALIDA
S

0 0 1 0 1 1 1 0

La expresin quedo de la siguiente manera:

Simplificndola mediante Mapas de Karnaugh, nos quedo as:

De igual manera se comprob mediante simulacin:

Armado del circuito y la herramienta convertidor lgico.

La ventaja que presenta este convertidor lgico es que podemos obtener desde introducir la tabla de verdad con respecto a una salida y obtener su funcin lgica y simplificarla para poder implementarla automticamente con presionar el botn llamado Boolean Expression to Circuit, el cual a partir de una expresin booleana simplificada o no, con presionarlo nos coloca en la hoja el circuito lgico.

Practica # 2 Grupo 3552

Equipo 5 23 Septiembre 2008

Resultados de la simulacin.

ANALISIS DE RESULTADOS Nos dimos cuenta que mediante la reduccin podramos armar un circuito ms simple con menos compuertas, pero nuestra sorpresa fue que tendramos que usar compuertas NOT o NAND (uniendo sus terminales de entrada), para poder tener las negaciones correspondientes. Este es el circuito con la funcin simplificada:

Circuito simplificado.

Anteriormente se menciono que podramos hacer que el software nos realizara el circuito lgico, a travs de una expresin booleana, bueno pues el circuito antes mostrado se realizo de esta manera. Siguiendo con la simplificacin llegamos a una tabla comparativa de que era ms factible y rpido de usar:

Practica # 2 Grupo 3552 Comparacin # Compuertas # Circuitos integrados Normal Simplificado 3 2 5 3

Equipo 5 23 Septiembre 2008

En resumen la mejor combinacin y ms simple de armar es la inicial, y obteniendo el resultado necesario.

Practica # 2 Grupo 3552

Equipo 5 23 Septiembre 2008

CONCLUSIONES
Podemos concluir que partiendo de una idea para aplicacin en cualquier ramo o mbito en donde necesitemos tener una salida condicionada a varias entradas podemos realizarla de manera fcil y rpida mediante la utilizacin de compuertas lgicas, aplicando Mapas de Karnaugh, o simplificacin mediante algebra de boole, para despus simplificarla y armar el circuito, en una primera etapa para simulacin en algn paquete electrnico, para ver si estamos realizando exactamente lo que se necesita.

Una vez que se simulo y se obtiene el resultado exitoso podremos pasar a la realizacin fsica del diagrama obtenido, analizando costes, cantidad de elementos a usar, y la facilidad para encontrar los componentes a usar de otra manera nuestro diseo quedara no muy flexible.

Practica # 3 Grupo 3552 PRCTICA # 3 CONTADORES Y DECODIFICADORES OBJETIVO

Equipo 5 30 Septiembre 2008

Armar un contador electrnico con display que cuente del 0 al 12 sincronizado con la seal de alimentacin de CFE utilizando compuertas lgicas, contadores y decodificadores.

OBJETIVOS ESPECFICOS Armar un circuito divisor de frecuencia (MOD 60) sincronizado con la seal de CFE que sirva como seal de reloj. Armar un contador electrnico con display de dos dgitos que cuente del 0 al 12. La seal de reloj la debe recibir de un divisor de frecuencia MOD60. INTRODUCCIN Un contador digital de eventos se puede implementar fcilmente mediante electrnica digital. El contador digital puede ser utilizado para contar el nmero de personas que pasan por una puerta o simplemente para mostrar el nmero de pulsos de reloj que est recibiendo.
El contador digital se puede armar con un generador de pulsos, un divisor de frecuencia, un contador, un decodificador y un display de 7 segmentos. Algunas veces puede ser necesario utilizar compuertas lgicas para lograr que el contador digital funcione en una manera determinada. Los pulsos que provienen del generador de pulsos deben ser preferentemente cuadrados y con un nivel de tensin de 0 a 5 voltios para no daar los circuitos TTL a los que se aplica la seal. El contador puede ser para contar en forma ascendente o descendente segn su configuracin. El decodificador y el display de 7 segmentos deben ser compatibles, es decir, si el display es de ctodo comn, el decodificador debe ser para display de ctodo comn.

EQUIPO: Multmetro Fuente fija de +5 voltios de c.c. MATERIAL: 1 Tablilla de conexiones (Project board) y alambre para conexin 1 Circuito integrado con compuertas O

1 Circuito integrado con compuertas AND

Practica # 3 Grupo 3552 1 Circuito integrado con compuertas NOR 1 Circuito integrado con compuertas NAND 1 Diodo LED color rojo 1 Diodo LED color verde Pulsadores (push-botton) normalmente abiertos Resistencias de 10 K a o de Watt Resistencias de 330 ohms a o de Watt MARCO TERICO Para la realizacin del contador digital de 0 a 12 se realizara en 4 etapas:

Equipo 5 30 Septiembre 2008

La primera constara de un OPAM en configuracin de comparador, que a la entrada tendr una seal de voltaje alterno, de 12 o 6 VAC, el OPAM tendr que tener alimentacin positiva y GND, no voltaje negativo, para evitar introducir en nuestro diseo un transistor como inversor, de manera que cada que se envi el semi-ciclo positivo el comparador me dar una seal de nivel Vcc positivo, u asi ser todo este semi-ciclo, en cambio cuando el nivel cambia al semi-ciclo, negativo el comparador me dar como resultado un estado bajo o GND, obteniendo de esta manera una seal cuadrada de 60 Hz. La segunda etapa constara de un MOD60 el cual se divide en dos partes, primero un MOD10 para obtener una seal de 6 Hz, y despus introducirla a un MOD6 para obtener una seal de frecuencia de 1 Hz, de esta manera tenemos una seal pulsante de 1 segundo o generador de 1 segundo. La tercera etapa es el contador al cual introduciremos la seal obtenida a un contador de dcadas para que nos realice la cuenta de las unidades, que este a su vez cada que termine un ciclo (1 dcada) mandaremos como seal de reloj a la entrada de otro contador de dcadas para que nos active las decenas. Y los restableceremos cuando se cumpla en las unidades un 2, y en las decenas un 1, para tener de esta manera el contador de 0 a 12 pero en binario. La ltima etapa es la ms sencilla la cual es la visualizacin de los resultados obtenidos para verlos en displays, de 7 segmentos y verlos en decimal, el circuito que nos realizara dicha funcin se llama Decodificador 74LS47.

El circuito a utilizar para los MOD10 y MOD6 ser el 74LS293 y enseguida se muestra su smbolo lgico.

Practica # 3 Grupo 3552

Equipo 5 30 Septiembre 2008

Diagrama Lgico. En las terminales de los smbolos lgicos en ocasiones aparecen con un crculo antes de entrar al rectngulo, esto quiere decir que para que esa entrada se active debe estar en seal baja (Low), de igual manera las salidas, que su salida es en bajo, como en la siguiente imagen;

Entrada que se activa en bajo.

En caso de no tener este crculo querr decir que s e activa en alto, que para activarla necesita de un 1 lgico (high) como en la siguiente imagen;

Entradas en alto y en bajo. Para los contadores de dcadas se usara el circuito 74LS90 enseguida se muestra su smbolo lgico;

Practica # 3 Grupo 3552

Equipo 5 30 Septiembre 2008

Diagrama Lgico.

Para visualizar en el display de 7 segmentos los conteos de pulsos necesitaremos de un circuito decodificador el cual se encarga de convertir de seales binarias a 7 segmentos como en su smbolo lgico;

METODOLOGIA 1.- La primera etapa del contador digital es la generacin de los pulsos sincronizados con la seal de CFE. Para tal efecto ser necesario utilizar un amplificador operacional como comparador para convertir la onda sinusoidal proveniente de un transformador (120V-12V) en una onda cuadrada. La onda cuadrada de salida debe ser adaptada para los niveles de tensin de 0 y 5 voltios bien mediante un diodo zener o mediante un transistor como conmutador en el que el colector es conectado a +5 voltios a travs de una resistencia. 2.- Una vez adaptada la seal (pulsos) a sus niveles de tensin sta puede ser pasada al circuito divisor de frecuencia. El divisor de frecuencia se armar con contadores que cuenten de 0 a 9.

3.- La seal que sale del divisor de frecuencia sern los pulsos de reloj para aplicarse al contador de pulsos y ste enviar el nmero de pulsos en binario a un decodificador: El decodificador mostrar a travs del display de siete segmentos la cantidad de pulsos recibidos.

Practica # 3 Grupo 3552 Tabla de los circuitos a usar: Cdigo LM358 Descripcin Amplificador Operacional Pines

Equipo 5 30 Septiembre 2008

Diagrama

74LS293

4 Flip-Flop tipo JK

74LS90

Contadores de Dcadas

74LS47

Decodificadores

74LS08 4 Compuertas de 2 entradas AND

74LS32

4 Compuertas de 2 entradas OR

Practica # 3 Grupo 3552 SIMULACIN

Equipo 5 30 Septiembre 2008

Para efecto de simular el contador solo se realizara la etapa 3 y 4 que consta del contador y de los visualizadores de 7 segmentos.

En el cual se muestra la etapa del generador de reloj que para simulacin se coloco de 100 Hz con un ciclo de trabajo del 50% y a 5 VDC, se introduce a la etapa de los contadores de dcadas, el primero est contando cclicamente de 0 a 9 cuando llega al estado de 1001 (9) se activa la compuerta AND (U3) y cambia de estado la entrada de reloj del segundo contador (U2), y en conjunto est configurado para que mediante la compuerta AND (U4) pondr en alto las entradas R01 y R02, las cuales restablecen a 0 a los 2 contadores.

De igual manera se puede realizar mediante un generador de frecuencia (555) fija o variable, otra forma de contar se podra implementar mediante un switch que se active manualmente y de esta manera se contara como o cuando nosotros lo deseemos.

Practica # 3 Grupo 3552 A continuacin se muestra dicha aplicacin;

Equipo 5 30 Septiembre 2008

Circuito mediante switch en posicin inicial.

Primer estado ya presionado.

Practica # 3 Grupo 3552

Equipo 5 30 Septiembre 2008

Cuando se presiona mediante un botn pulsador momentneo se pone en bajo la entrada Mster de reloj y se activa solo un estado. Con esta aplicacin se puede implementar un contador hasta 999, con dos botones, uno normalmente abierto que sera el de contar y uno normalmente cerrado para restablecer, a continuacin se muestra dicha aplicacin.

Donde la cuenta se realiza mediante E y el restablecimiento con R.

Practica # 3 Grupo 3552 DIAGRAMA

Equipo 5 30 Septiembre 2008

Diagrama completo y con opcin a colocar 1 Hz mediante CFE o mediante un generador de frecuencia a 1 Hz, con colocar J1.

Practica # 3 Grupo 3552 DESARROLLO

Equipo 5 30 Septiembre 2008

Bueno durante la prctica tuvimos que empezar por colocar los circuitos en el Project board, colocar las respectivas alimentaciones de cada circuito Vcc y 0V para evitar futuros olvidos de alimentar el componente (Circuito integrado), enseguida realizamos el generador de pulsos mediante el 555 para una frecuencia de 1/2Hz, obteniendo as 1 segundo para hacer que nuestro contador sea cada segundo la cuenta, una vez montado se probo etapa por etapa, de modo que primero se probo la etapa del generador de pulsos para evitar que al termino no funcionara y no saber donde empezara a checar donde est el problema. Enseguida se armo la etapa del contador usando los C.I. 74LS90, y haciendo que se reinicien los dos contadores mediante una compuerta AND, de igual manera que el generador de pulsos se probo independiente y funciono correctamente. La siguiente etapa es un decodificador de la salida de contador de 0 a 12 dividido en 2 display usando dos 74LS47 y usando displays de nodo comn, la cuenta fue satisfactoria a la primera. RESULTADOS Y/O CLCULOS Diagrama de tiempos.

Diagrama de tiempos (3 cuentas).

Practica # 3 Grupo 3552

Equipo 5 30 Septiembre 2008

Se muestra el diagrama de tiempos en donde el primer trazo (arriba-abajo), el generador de pulsos, los siguientes 4 trazos pertenecen a la cuenta de las unidades en BCD 1, 2, 4, 8, (de arriba hacia abajo), los siguientes cuatro trazos pertenecen a la cuenta de las decenas en BCD 1, 2, 4, 8, (de arriba hacia abajo). De esta manera podemos ver que con el uso de los diagramas de tiempos entendemos mejor lo que pasara sin tener que armarlo en el protoboard. ANALISIS DE RESULTADOS Nos percatamos que al encender todo el sistema la cuenta no comienza de 0 empieza a contar errneamente;

Mal comienzo.

Se muestra el mal comienzo errneo hasta que se cumple el termino de la cuenta 11 (0001,0001) y reiniciarse, entonces se hace el conteo en anillo.

Practica # 3 Grupo 3552 CONCLUSIONES

Equipo 5 30 Septiembre 2008

Bueno despus de la practica satisfactoria nos dimos cuenta de que este diseo se podra mejorar, de manera que no cuente errneamente al inicio, agregando un botn de inicio para que empiece a contar de 0, realizando un arreglo para que al energizar el sistema este en puesta a 0 y al presionar un botn que el sistema se enclave e inicie a contar correctamente de 0 a 12 en anillo.

Fue de mucho conocimiento dicha prctica, hasta nos dimos cuenta que en la industria existen contadores y este seria un buen comienzo.

Practica # 4 Grupo 3552 PRCTICA # 4

Equipo 5 04 Noviembre 2008

CODIFICADOR DE TECLADO OBJETIVO Armar un circuito que contenga un teclado matricial y un display de 7 segmentos y que al presionar una tecla se visualice el valor correspondiente en el display. INTRODUCCIN En la industria la mayora de aplicaciones existentes son controladas y programadas por medio de teclados de infinidad de tipos, en esta prctica se pretende que usemos un teclado matricial para realizar un proceso de presionar una tecla y visualizarla en un display, que de igual manera esta seal se podra enviar a cualquier dispositivo (PIC, computadora, DAQ, etc). Adems de que el uso de teclados da mucha vista a los proyectos y es muy prctico para el usuario final. EQUIPO: Multmetro Fuente fija de +5 voltios de c.c. MATERIAL: 1 Tablilla de conexiones (Project board) y alambre para conexin 1 Teclado (matricial o punto comn) Circuitos a usar a medida del alumno. MARCO TERICO

Los teclados de matriz son muy utilizados en los proyectos de electrnica debido a su versatilidad, pues permiten disponer de una completa interfaz de entrada consumiendo un nmero mnimo de puertos de E/S. Esto se puede ver en el teclado de matriz del esquema: en este se ocupan 7 bits (3 columnas + 4 filas), si el mismo teclado se implementase conectando cada uno de los pulsadores directamente a los puertos se ocuparan 12 (uno por cada pulsador). En este caso la diferencia no es muy grande, pero imaginemos un teclado de ordenador con mas 100 teclas: resultara muy poco eficiente conectar cada una de las teclas a un pin de E/S del controlador del teclado.

Esto

Practica # 4 Grupo 3552

Equipo 5 04 Noviembre 2008

consumira 100 pins de E/S. En cambio siguiendo el esquema de los teclados de matriz con 20 pins de E/S tendramos suficiente para rastrear las 100 teclas.

Conexiones
El teclado del esquema consta de 3 entradas (A, B y C) y 4 salidas (D, E, F y G). Las 3 entradas (A, B y C) del teclado van conectadas a 3 bits de salida de algn puerto de un dispositivo. Las 4 salidas del teclado (D,E,F y G) tambin van conectadas a 4 bits de un puerto de algn otro dispositivo pero en este caso de entrada. As, desde el dispositivo se puede escribir sobre ABC (3bits) y leer lo que llega a travs de DEFG (4bits).

Tipos de teclados

Los tipos de teclados varan dependiendo del uso final, los ms usados son los teclados matriciales que son un arreglo como l la figura pasada de 4X3 y de 4X4. Tambin existen teclados que tienen un punto de unin como el que a continuacin se muestra;

Practica # 4 Grupo 3552

Equipo 5 04 Noviembre 2008

Punto comn. Diferentes tipos de teclados

Hexadecimal

Practica # 4 Grupo 3552

Equipo 5 04 Noviembre 2008

Tipo telefnico.

A peticin de usuario. METODOLOGIA

Usaremos un teclado matricial 4X4 y un circuito que es especficamente para controlar un teclado matricial de 4X4 (MM74C922) el cual tiene una salida en binario, un decodificador para mandar la seal al display de 7 segmentos.

Practica # 4 Grupo 3552

Equipo 5 04 Noviembre 2008

Tabla de los circuitos a usar: Cdigo Descripcin Pines Diagrama

MM74C922

Codificador 16 teclas 4X4

74LS47

Decodificadores

74LS08*

4 Compuertas de 2 entradas AND

74LS32*

4 Compuertas de 2 entradas OR

*Probablemente

Practica # 4 Grupo 3552 SIMULACIN

Equipo 5 04 Noviembre 2008

Para simular el funcionamiento de el teclado usaremos la herramienta Proteus Design Suite que incluye 2 paquetes bsicos el ISIS-Captura de esquemticos, y el ARES-Pcb que es para disear circuitos impresos.
Usamos dicho programa por que dentro de los paquetes existentes ISIS es el nico que tiene anexado el MM74C922 para simulacin, a continuacin se muestra el esquemtico;

Esquema simulado Obviamente se uso un display del tipo 7 segmentos pero con solo 4 entradas podra decirse que es un display 7 segmentos con entrada en binario.

Tabla de verdad

Practica # 4 Grupo 3552

Equipo 5 04 Noviembre 2008

Tabla obtenida de la hoja tcnica del MM74C922 De modo que cuando se presiona X1, Y1 el display mostrara un 0, enseguida se muestra la configuracin interna del codificador;

Esquema interno.

PDF to Word