Universidad Tecnolgica de Pereira. Facultad de Ingenieras, Programa de ingeniera electrnica, Laboratorio de Sistemas digitales I.

Caractersticas de las familias lgicas

Logical families parameters
Oscar Andrs Martnez Silva, Brett Michael Guerra
Universidad Tecnolgica de Pereira
ResumenLos Circuitos digitales se subdividen segn su tipo de tecnologa en ttl y cmos cada una de ellas maneja parmetros con diferentes niveles de voltaje y diferentes tiempos de respuesta. Entre ellos tambin existen tcnicas para reconocer cuando la salida debe tomarse como un cero lgico o como un uno lgico, y a partir de esto se inicia el estudio de esta clase de integrados. Estas tecnologas definen las capacidades de las compuertas digitales que llevan internamente y su respuesta ante las seales analgicas de entrada. Palabras clave: Familias Lgicas, lgica, Schmitt trigger, tecnologa cmos, tecnologa ttl.

NIVELES LGICOS Para que un CI TTL opere adecuadamente, el fabricante especifica que una entrada baja vare de 0 a 0.8V y una alta vare de 2 a 5V. La regin que esta comprendida entre 0.8 y 2V se le denomina regin prohibida o de incertidumbre y cualquier entrada en este rango dara resultados impredecibles. Los rangos de salidas esperados varan normalmente entre 0 y 0.4V para una salida baja y de 2.4 a 5V para una salida alta. La diferencia entre los niveles de entrada y salida (2-2.4V y 0.80.4V) es proporcionarle al dispositivo inmunidad al ruido que se define como la insensibilidad del circuito digital a seales elctricas no deseadas. Para los CI CMOS una entrada alta puede variar de 0 a 3V y una alta de 7 a 10V (dependiendo del tipo de CI CMOS). Para las salidas los CI toman valores muy cercanos a los de VCC Y GND (Alrededor de los 0.05V de diferencia). Este amplio margen entre los niveles de entrada y salida ofrece una inmunidad al ruido mucho mayor que la de los CI TTL. VELOCIDAD DE OPERACIN Cuando se presenta un cambio de estado en la entrada de un dispositivo digital, debido a su circuitera interna, este se demora un cierto tiempo antes de dar una respuesta a la salida. A este tiempo se le denomina retardo de propagacin. Este retardo puede ser distinto en la transicin de alto a bajo (H-L) y de bajo a alto (L-H). La familia TTL se caracteriza por su alta velocidad (bajo retardo de propagacin) mientras que la familia CMOS es de baja velocidad, sin embargo la subfamilia de CI CMOS HC de alta velocidad reduce considerablemente los retardos de propagacin.

I.

INTRODUCCIN

Los circuitos integrados se clasifican segn varios parmetros, entre ellos estn su escala de integracin, la cual nos dice cuntos transistores puede llevar en su interior que van desde menos de 13 compuertas en un integrado, hasta mas de mil compuertas (vlsi). Los circuitos integrados a su vez se han dividido en dos familias lgicas, cada familia lgica es un conjunto de componentes que comparten una tecnologa y tipo de gabricacin en comn y que sus salidas y entradas han sido estandarizadas para no requerir acople entre la conexin de varios integrados, lo cual hace mucho ms fcil las interconexiones sin necesidad de acoplamiento. Estas familias de circuitos digitales son los bipolares (ttl) y las mos. Las caractersticas de mayor inters dentro de cada integrado son la velocidad, el consumo de energa, la inmunidad al ruido y la confiabilidad. Los ttl se subdividen en categoras bsicas: Standard Shottky (s) Ttl de baja potencia (L) TTL shotky de baja potencia (ls)

TTl de alta velocidad (h) TTL shotky avanzada (AS) TTL shotky de baja potencia avanzada (ALS)

Practica de Laboratorio Sistemas Digitales I.

II. CONTENIDO Para el desarrollo de la prctica se requirieron los siguientes materiales: Osciloscopio Generador de seales CI 7404 Resistencias varias Se dio inicio haciendo el montaje de una sola puerta not del 7404, encontrando los siguientes datos: Compuerta 74hc04: VIH = 2,22v VIL= 2,72v VOH= 80mV VOL=4.88mV TPH=11.04ns TPL=13.4ns Las seales del osciloscopio permiten observar una respuesta al estado alto y bajo muy definida, con un pequeo intervalo de voltaje en el cual la compuerta no actua como debera.

Fig 2: zoom a la zona de incertidumbre donde la compuerta se comporta errticamente ante la amplitud de voltaje de entrada

En la figura 2 se puede apreciar la zona de incertidumbre de la compuerta, localizndose entre 2,2v y 2,7V aproximadamente la zona donde no opera bien. Compuerta 74ls04: VIH = 960mv VIL= 1,04V VOH= 240mV VOL=4.08mV TPH=11.04ns TPL=13.4ns

Fig 1: seal senoidal y la salida en una compuerta not de tecnologa cmos

En la figura 1 se aprecia la amplitud de Vol dado que es una compuerta NOT, cuando el estado de la seal es 0, a la salida se ve un 1. Y la amplitud de 4,88V

Fig 3: seal de salida y entrada en una compuerta not de tecnologa

TTL

Se puede apreciar que el punto de cambio (histresis) est ubicado para un voltaje mucho ms bajo, lo cual hace que la compuerta trabaje la mayor parte del tiempo con salida de estado alto (cero por ser not) y poco tiempo del ciclo en estado bajo (uno).

Laboratorio de Sistemas Digitales I

3 Estos valores guardan cercana relacin con los medidos en el punto anterior y con los que se encuentran en la hoja de datos del integrado. El porcentaje de error en las medidas fue de 3,8% respecto a los datos del fabricante.

Fig 4: tiempo de establecimiento de estado bajo a estado alto de una sola compuerta, dado por 197uS compuerta TTL

Fig 6: tiempo entre vih y vil

Por ltimo se realiz el montaje del generador de onda cuadrada con la compuerta not con disparador tipo Schmitt trigger, la cual a diferencia de las dems tiene un valor fijo de paso de 0 a 1 o de 1 a 0

La resistencia usada fue de 1k y el capacitor de 470uF Tambin se utiliz la compuerta not con Schmitt trigger 74ls14 y una resistencia El diseo fue el siguiente:

Fig 5: punto de cambio de estado alto a estado bajo de la compuerta.

R2 U1A 7414N R1 100 LED1

Como se aprecia en la figura 5, la seal de salida solo va a ser de estado alto cuando la compuerta tenga como entrada un voltaje menor a 1,04V. Luego de esto se repiti la prctica haciendo la misma toma de datos pero para 6 compuertas en cascada con el fin de tomar el tiempo de respuesta de las compuertas: 74HC04 Tph=74.4ns Tpl=55ns 74LS04 Tph=92nus Tpl 52.8ns

1.0k C1 470F

Fig 8: circuito diseado para generar una seal cuadrada Hubo un inconveniente con el montaje inicial por que no se us una compuerta con disparador Schmitt, la salida no generaba ningn pulso ni seal dado que el condensador iniciaba ciclos de

4 carga y descarga pero estos no alcanzaban a entrar en el rango de voltaje bajo para la compuerta, causando que siempre la salida fuera un cero lgico (aproximadamente 40mV). La compuerta con Schmitt trigger tiene un valor fijo en un punto ms alto de voltaje lo cual hace que las mismas variaciones en la amplitud de la seal del capacitor generen el cambio de estado bajo a estado alto porque el punto ms bajo de seal en el capacitor si alcanza a poner la puerta como si entrara un cero lgico y la puerta entrega un uno lgico (5v). Por esto mismo se tiene que la seal del capacitor en la mayor parte del tiempo sea alta, haciendo que la compuerta reciba un uno y de salida tenga un cero, y en la menor parte del tiempo cuando el voltaje baja ms que el valor de la histresis de la compuerta y hace que le llegue a la compuerta un cero lgico (por que el voltaje en el condensador baja de 2,4v y entra en estado bajo la compuerta) cuando entra ese cero lgico sale un uno de la compuerta not y por eso la seal se ve casi todo el tiempo en cero y el 1 se ve poco tiempo durante el periodo de la seal. Este comportamiento se muestra en la figura 7

Practica de Laboratorio Sistemas Digitales I.

En la figura 7 se aprecia la forma de onda obtenida a partir del circuito mostrado en la figura 8. Aqu se puede ver que el periodo de la seal es de 618mS y el estado alto de salida es de 1,96v.

Fig 10: tiempo de la seal de salida en estado bajo

En estado alto tiene una duracin de 166mS mientras que en estado bajo tarda 452mS lo cual indica que en estado alto solamente est el 27% del tiempo.

III. Conclusiones En el desarrollo de la prctica se ha podido comprender ms a fondo el funcionamiento interno de las compuertas y de los circuitos integrados digitales, en este caso la compuerta NOT La histresis en los circuitos con Schmitt trigger es el punto donde la seal pasa de estado alto a bajo o viceversa, esta tecnologa se diferencia de las por que permite que la compuerta entienda que valor le estoy enviando sin llegar a confundirlo, como pasaba con las dems compuertas que tienen zona de incertidumbre. A partir de la aplicacin de circuitos lgicos se puede hacer un generador de seal cuadrada. La tecnologa CMOS es diferente en caractersticas a la tecnologa TTL, dado que cada uno tiene tiempos de accin diferentes, voltajes de cambio diferentes y formas de onda levemente diferentes, esto debido a su funcionamiento interno, tener en cuenta estos tiempos es importante para mejores diseos segn la aplicacin.

Fig 7: seal cuadrada a partir de una compuerta NOT

Fig 9: tiempo de la seal de salida en estado alto

Laboratorio de Sistemas Digitales I

IV. BIBLOGRAFIA

http://www.ladelec.com/teoria/electronica-digital/176familias-logicas-de-circuitos-integrados Apuntes del cuaderno de sistemas Digitales 1